CN110797341B - 闪存器件及其制作方法 - Google Patents

Abstract

本发明提供了一种闪存器件及其制作方法，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述存储区内剩余的浮栅材料层形成浮栅且外围区保留有部分厚度的所述浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

Description

闪存器件及其制作方法

技术领域

本发明涉及半导体制造技术领域，具体涉及一种闪存器件及其制作方法。

背景技术

一般而言，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器件(nonvolatile memory)，易失性存储器在电源中断时易于丢失数据，而非易失性存储器件在电源关闭后仍可及时保存存储器内部信息，而且非易失性存储器件具有成本低、密度大等特点，使得非易失性存储器件广泛应用于各个领域。非易失性存储器件包含有与非(NAND)及或非(NOR)型闪存(Flash Memory)类型，其中与非型闪存存储容量较大，但读写速度较慢，而或非型闪存则速度较快。

而Nor Flash工艺在尺寸不断减小的过程中，对于浮栅的均一度要求也越来越高，同时对于ONO(氧化硅-氮化硅-氧化硅)填充之前存储区隔离氧化层去除后缺陷的要求也越来越高。

对于前者往往通过增加浮栅回刻或者添加浮栅平坦化阻挡氧化硅来实现。后者则形成了湿法加干法配以图形化的固定模式，特殊的还会为每一次刻蚀专门配以图形化来避免光刻胶在湿法刻蚀中迁移带来的缺陷，由此增加了生产成本。

因此，为了解决上述技术问题，有必要提出一种新的闪存器件及其制作方法。

发明内容

基于以上所述的问题，本发明的目的在于提供一种闪存器件及其制作方法，节省了图形化工艺，避免了缺陷的产生，降低了生产成本。

为实现上述目的，本发明提供一种闪存器件的制作方法，包括：

提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；

在所述隔离结构与所述衬底上形成浮栅材料层，在所述浮栅材料层上形成氧化层；

平坦化所述氧化层与所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面，所述存储区内剩余的浮栅材料层形成浮栅且所述外围区保留有部分厚度的浮栅材料层；

以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，

去除所述外围区保留的部分厚度的浮栅材料层。

可选的，在所述闪存器件的制作方法中，所述氧化层的厚度介于60nm～80nm之间。

可选的，在所述闪存器件的制作方法中，平坦化所述氧化层与所述浮栅材料层的步骤包括：

采用第一工艺平坦化所述氧化层，至暴露出所述存储区内的所述浮栅材料层，所述外围区剩余部分厚度的所述氧化层；

采用第二工艺平坦化所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面,所述外围区保留有部分厚度的所述浮栅材料层。

可选的，在所述闪存器件的制作方法中，所述氧化层的材质包含氧化硅，所述浮栅材料层的材质包含多晶硅。

可选的，在所述闪存器件的制作方法中，采用第一工艺平坦化所述氧化层的方法包括：使用氧化硅研磨剂研磨所述氧化层。

可选的，在所述闪存器件的制作方法中，采用第一工艺平坦化所述氧化层之后，所述外围区内剩余的所述氧化层的厚度介于5nm～10nm之间。

可选的，在所述闪存器件的制作方法中，采用第二工艺平坦化所述浮栅材料层的方法包括：使用多晶硅和氧化硅研磨选择比大于(7～10):1的研磨剂研磨所述浮栅材料层。

可选的，在所述闪存器件的制作方法中，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构的步骤包括：

采用湿法刻蚀去除所述浮栅之间部分深度的所述隔离结构；

采用干法刻蚀继续去除所述浮栅之间的所述隔离结构，至剩余的所述隔离结构的上表面与所述浮栅的下表面平齐。

可选的，在所述闪存器件的制作方法中，在所述衬底内形成多个隔离结构的方法包括：

依次形成栅介质层与牺牲层在所述衬底上；

刻蚀所述牺牲层、所述栅介质层以及所述衬底，以形成贯穿所述牺牲层和所述栅介质层并且底面位于所述衬底内的凹槽；

在所述凹槽内填充满隔离介质；

去除剩余的所述牺牲层。

相应的，本发明还提供一种闪存器件，采用如上所述的闪存器件的制作方法制作而成，所述闪存器件包括：

衬底，所述衬底包含存储区与外围区，且所述衬底内形成有多个隔离结构；

浮栅，所述浮栅位于所述衬底的存储区内，且所述浮栅位于所述隔离结构之间的所述衬底上。

与现有技术相比，本发明提供的闪存器件及其制作方法中，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述存储区内剩余的浮栅材料层形成浮栅且外围区保留有部分厚度的浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

附图说明

图1～6为一闪存器件的制作方法的各步骤结构示意图。

图7为本发明一实施例所提供的闪存器件的制作方法的流程图。

图8～13为本发明一实施例所提供的闪存器件的制作方法的各步骤结构示意图

具体实施方式

图1～6为一闪存器件的制作方法的各步骤结构示意图。请参照图1至图6所示，闪存器件的制作方法如下。

首先，请参考图1所示，提供一衬底10，所述衬底10包含存储区10A与外围区10B，所述衬底10内形成有多个隔离结构11，且所述隔离结构11的上表面高于所述衬底10的上表面。在所述衬底10上形成有栅介质层12，同样的，所述隔离结构11的上表面高于所述栅介质层12的上表面。所述隔离结构11的材质优选为氧化硅，所述栅介质层12的材质优选为氧化硅。

接着，在所述栅介质层12上形成浮栅材料层13，所述浮栅材料层13覆盖所述隔离结构11与所述栅介质层12。所述浮栅材料层13的材质优选为多晶硅。接着，在所述浮栅材料层13上形成氧化层14，所述氧化层14的材质优选为氧化硅，所述氧化层14的厚度介于5nm～15nm之间，优选为10nm。

接着，请参考图2所示，平坦化所述氧化层14，至暴露出所述存储区10A内的所述浮栅材料层13。平坦化结束之后，由于所述外围区10B的高度比较低，还保留有部分厚度的所述氧化层14’，剩余的所述氧化层14’的厚度介于1nm～2nm之间。

接着，请参考图3所示，平坦化所述浮栅材料层13至暴露出所述隔离结构11的上表面，以在所述存储区10A内形成形成浮栅13A，同时所述外围区10B内还剩余有部分厚度的所述浮栅材料层13B。由于所述氧化层14的存在，其平坦化使得所述浮栅材料层13具有比较平整的表面，从而在所述浮栅材料层13平坦化之后，获得均一度比较高的浮栅13A。

接着，请参考图4所示，形成光刻胶层(未图示)，所述光刻胶层覆盖所述浮栅13A、剩余的所述浮栅材料层13B以及所述隔离结构11。采用掩膜板15对所述光刻胶层进行图形化，以形成图形化的光刻胶层。接着，以图形化的光刻胶层为掩膜，采用湿法刻蚀去除所述浮栅13A之间的部分深度的所述隔离结构11。

接着，请参考图5所示，采用干法刻蚀继续去除所述浮栅13A之间的所述隔离结构11至预定的深度。本实施例中，预定的深度是指所述浮栅13A之间的所述隔离结构11完全去除时的深度，即所述浮栅13A之间的所述隔离结构11完全去除时,所述浮栅13A的下表面与剩余的所述隔离结构11的上表面平齐。

最后，请参考图6所示，去除所述外围区10B内剩余的所述浮栅材料层13B。

然而，由于湿法刻蚀容易侵蚀光刻胶边界，导致外围区光刻胶向存储区迁移，外围区光刻胶迁移至存储区所述隔离结构11顶部时，会影响后续的干法刻蚀，导致所述浮栅13A之间的所述隔离结构11不能被刻蚀到预定的深度，如图5与图6所示。因此，通常在干法刻蚀时，会再次进行光刻胶的图形化，即湿法刻蚀结束之后去除图形化的光刻胶层，之后再重新形成新的光刻胶层，再通过掩膜板15进行图形化，然后以图形化的光刻胶层为掩膜进行干法刻蚀。两次光刻胶的图形化，不仅增加了成本，也增加了工艺步骤，延长了器件的制作时间。

基于上述问题，本发明提供一种闪存器件的制作方法，包括：提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；在所述隔离结构与所述衬底上形成浮栅材料层，在所述浮栅材料层上形成氧化层；平坦化所述氧化层与所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面,所述存储区内剩余的浮栅材料层形成浮栅且所述外围区保留有部分厚度的所述浮栅材料层；以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，去除所述外围区保留的部分厚度的浮栅材料层。

相应的，本发明还提供一种闪存器件，包括：衬底，所述衬底包含存储区与外围区，且所述衬底内形成有多个隔离结构；浮栅，所述浮栅位于所述衬底的存储区内，且所述浮栅位于所述隔离结构之间的所述衬底上。

在本发明提供的闪存器件及其制作方法中，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述外围区保留的部分厚度的浮栅材料层外围区保留有部分厚度的所述浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。

图7为本发明一实施例所提供的闪存器件的制作方法的流程图。图8～13为本发明一实施例所提供的闪存器件的制作方法的各步骤结构示意图。以下结合附图7与附图8～13对本发明实施例中闪存器件的制作方法的各个步骤进行详细说明。

在步骤S100中，请参考图7与图8所示，提供一衬底100，所述衬底100包含存储区100A与外围区100B，所述衬底100内形成有多个隔离结构110，且所述隔离结构110的上表面高于所述衬底100的上表面。

在本发明实施例中，所述衬底100为半导体衬底，例如可以为硅衬底、锗(Ge)衬底、硅锗(GeSi)衬底或碳化硅(SiC)衬底，也可以是绝缘体上硅(SOI，Silicon On Insulator)，绝缘体上锗(GOI，Germanium On Insulator)等。在其他实施例中，半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs(砷化镓)、InP(磷化铟)或SiC(碳化硅)等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为硅衬底。

所述衬底100包含存储区100A与外围区100B，所述存储区100A用于形成存储单元，所述外围区100B用于形成外围电路。所述衬底100中形成有多个隔离结构110，所述隔离结构110的作用是实现不同半导体器件的电隔离，位于所述存储区100A和所述外围区100B交界处的隔离结构110将所述衬底100分为存储区衬底和外围区衬底。

所述隔离结构110的上表面高于所述衬底100的上表面。在本实施例中，具体的，可以通过以下的方法来形成所述隔离结构110。

请参考图8所示，首先，在所述衬底100上依次形成栅介质层120与牺牲层(未图示)。接着，刻蚀所述牺牲层、所述栅介质层120以及所述衬底100，以形成贯穿所述牺牲层和所述栅介质层120并且底面位于所述衬底100内的凹槽。接着，在所述凹槽内填充满隔离介质。最后，去除剩余的所述牺牲层。由此形成位于所述衬底100内，且上表面高于所述衬底100的上表面的隔离结构110。所述栅介质层120的材质可以为氧化硅或其他高K介质材料，所述隔离介质的材质可以包含氧化硅或其他可以隔离器件的有源区的材料，所述牺牲层的材质可以为氮化硅，也可以根据具体工艺的需要来选择。

在步骤S200中，请继续参考图7与图8所示，在所述隔离结构110与所述衬底100上形成浮栅材料层130，在所述浮栅材料层130上形成氧化层140，所述浮栅材料层130覆盖所述隔离结构110与所述衬底100，所述氧化层140覆盖所述浮栅材料层130。所述浮栅材料层130的材质优选为多晶硅，所述氧化层140的材质优选为氧化硅。

从图8中可以看出，形成所述浮栅材料层130之后，所述外围区100B的表面并不平整，且所述存储区100A的表面高度高于所述外围区100B的表面高度。

本发明实施例中，所述氧化层140的厚度介于60nm～80nm之间，例如所述氧化层140的厚度为60nm、70nm或80nm。所述氧化层140在该厚度内可以保证后续最终的平坦化工艺之后所述外围区100B保留有部分厚度的所述浮栅材料层。

在步骤S300中，请参考图7与图9、图10所示，平坦化所述氧化层140与所述浮栅材料层130，至暴露出所述存储区100A内的所述隔离结构110的上表面，所述存储区100A内剩余的浮栅材料层形成浮栅130A且所述外围区100B保留有部分厚度的浮栅材料层130B。

首先，请参考图9所示，采用第一工艺平坦化所述氧化层140，至暴露出所述存储区100A内的所述浮栅材料层130。所述氧化层140的材质包含氧化硅，使用氧化硅研磨剂研磨所述氧化层140，由于所述外围区100B的高度低于所述存储区100A的高度，因此，所述存储区100A内的所述氧化层140首先被研磨掉，平坦化步骤至此结束，所述外围区100B内还剩余部分厚度的所述氧化层140’，剩余的氧化层140’的厚度介于5nm～10nm之间，该厚度是由步骤S200中形成的所述氧化层140的厚度决定的。

接着，请参考图10所示，采用第二工艺平坦化所述浮栅材料层130，至暴露出所述存储区100A内的所述隔离结构110的上表面。所述浮栅材料层130的材质优选为多晶硅，使用多晶硅和氧化硅研磨选择比大于(7～10):1的研磨剂研磨所述浮栅材料层130，所述存储区100A内的所述浮栅材料层130研磨速度大于所述外围区100B内的所述氧化层140’的研磨速度，因此，当所述存储区100A内的所述浮栅材料层130被研磨掉，平坦化过程结束时，所述外围区100B内还保留有部分厚度的所述浮栅材料层130B。如图10所示，本发明实施例中，不仅是所述外围区100B内保留有部分厚度的所述浮栅材料层130B，位于交接处的隔离结构110(位于所述存储区100A和所述外围区100B交界处)在所述存储区100A内的部分上也保留有部分厚度的所述浮栅材料层130B。所述浮栅材料层130B可以作为后续刻蚀的掩膜层。所述浮栅材料层130B的厚度介于10nm～20nm之间，例如：所述浮栅材料层130B的厚度为10nm、15nm或20nm。

平坦化所述浮栅材料层130，至暴露出所述存储区100A内的所述隔离结构110的上表面，在所述存储区100A内形成浮栅130A。所述浮栅130A的上表面与所述隔离结构110的上表面平齐，并通过所述隔离结构110相隔离。

在步骤S400中，请参考图7与图11、12所示，以所述浮栅130A和所述外围区100B保留的部分厚度的浮栅材料层130B为掩膜，刻蚀所述浮栅130A之间的所述隔离结构110。

首先，请参考图11所示，采用湿法刻蚀去除所述浮栅130A之间部分深度的所述隔离结构110，可以采用合适的溶剂湿法刻蚀去除部分深度的所述隔离结构110，而后请参考图12所示，继续采用干法刻蚀，如等离子体刻蚀技术，继续刻蚀所述隔离结构110，通过工艺控制，使得剩余的所述隔离结构110达到预定的深度，本发明实施例中，剩余的所述隔离结构110的上表面与所述浮栅130A的下表面平齐。

以剩余的所述浮栅材料层130B为掩膜，刻蚀所述隔离结构110，与现有技术相比，省略了一次(湿法刻蚀)甚至两次(湿法刻蚀与干法刻蚀)光刻胶的形成，也省略了一次甚至两次光刻胶的图形化，提高了工作效率，降低了生产成本，并且，由于节省了光刻胶的图形化工艺，避免了由于光刻胶图形化造成的缺陷，即避免了缺陷的产生。同时，由于所述氧化层140的形成，所述浮栅130A的均一性也得到了提高。

在步骤S500中，请参考图7与图13所示，去除所述外围区100B保留的部分厚度的浮栅材料层130B。具体的，可以形成图形化的光刻胶层，暴露出所述浮栅材料层130B，然后以图形化的光刻胶层为掩膜，刻蚀去除所述浮栅材料层130B，最后灰化去除所述图形化的光刻胶层。

本发明提供的闪存器件的制作方法中，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述存储区内剩余的浮栅材料层形成浮栅且外围区保留有部分厚度的所述浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

相应的，本发明还提供一种闪存器件，采用如上所述的闪存器件的制作方法制作而成。请参考图13所示，所述闪存器件包括：

衬底100，所述衬底100包含存储区100A与外围区100B，且所述衬底100内形成有多个隔离结构110；

浮栅130A，所述浮栅130A位于所述衬底100的存储区100A内，且所述浮栅130A位于所述隔离结构110之间的所述衬底100上。

所述衬底100上还形成有栅介质层120，在所述存储区100A内，所述栅介质层120位于所述衬底100与所述浮栅130A之间，所述隔离结构贯穿所述栅介质层底地面位于所述衬底100内，在所述外围区100B内，所述栅介质层120位于所述衬底100上。

优选的，所述存储区100A内的隔离结构110的上表面与所述浮栅130A的下表面平齐。

位于所述存储区100A与外围区100B交界处的所述隔离结构110的上表面与所述浮栅130A的上表面平齐。

综上所述，本发明提供的闪存器件及其制作方法中，在浮栅材料层上形成氧化层，平坦化所述氧化层与所述浮栅材料层之后，所述存储区内剩余的浮栅材料层形成浮栅且外围区保留有部分厚度的所述浮栅材料层，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本，同时提高了浮栅的均一性。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种闪存器件的制作方法，其特征在于，包括：

提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；

在所述隔离结构与所述衬底上形成浮栅材料层，在所述浮栅材料层上形成氧化层；

采用第一工艺平坦化所述氧化层，至暴露出所述存储区内的所述浮栅材料层，所述外围区剩余部分厚度的所述氧化层；

采用第二工艺平坦化所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面,所述存储区内剩余的浮栅材料层形成浮栅且所述外围区保留有部分厚度的所述浮栅材料层；

以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，

去除所述外围区保留的部分厚度的浮栅材料层。

2.如权利要求1所述的闪存器件的制作方法，其特征在于，所述氧化层的厚度介于60nm～80nm之间。

3.如权利要求1所述的闪存器件的制作方法，其特征在于，所述氧化层的材质包含氧化硅，所述浮栅材料层的材质包含多晶硅。

4.如权利要求3所述的闪存器件的制作方法，其特征在于，采用第一工艺平坦化所述氧化层的方法包括：使用氧化硅研磨剂研磨所述氧化层。

5.如权利要求4所述的闪存器件的制作方法，其特征在于，采用第一工艺平坦化所述氧化层之后，所述外围区内剩余的所述氧化层的厚度介于5nm～10nm之间。

6.如权利要求3所述的闪存器件的制作方法，其特征在于，采用第二工艺平坦化所述浮栅材料层的方法包括：使用多晶硅和氧化硅研磨选择比大于(7～10):1的研磨剂研磨所述浮栅材料层。

7.如权利要求1所述的闪存器件的制作方法，其特征在于，以所述浮栅和所述外围区保留的部分厚度的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构的步骤包括：

采用湿法刻蚀去除所述浮栅之间部分深度的所述隔离结构；

采用干法刻蚀继续去除所述浮栅之间的所述隔离结构，至剩余的所述隔离结构的上表面与所述浮栅的下表面平齐。

8.如权利要求1所述的闪存器件的制作方法，其特征在于，在所述衬底内形成多个隔离结构的方法包括：

依次形成栅介质层与牺牲层在所述衬底上；

刻蚀所述牺牲层、所述栅介质层以及所述衬底，以形成贯穿所述牺牲层和所述栅介质层并且底面位于所述衬底内的凹槽；

在所述凹槽内填充满隔离介质；

去除剩余的所述牺牲层。

9.一种闪存器件，其特征在于，采用如权利要求1～8中任一项所述的闪存器件的制作方法制作而成，所述闪存器件包括：

衬底，所述衬底包含存储区与外围区，且所述衬底内形成有多个隔离结构；

浮栅，所述浮栅位于所述衬底的存储区内，且所述浮栅位于所述隔离结构之间的所述衬底上。

Images