CN116156887A - 一种平面闪存器件的形成方法 - Google Patents

Abstract

本申请提供一种平面闪存器件的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域和第二区域之间的半导体衬底中形成第一沟槽；在所述第一区域的半导体衬底中形成若干第二沟槽；在所述第一沟槽和所述第二沟槽中以及半导体衬底表面沉积隔离材料，所述隔离材料表面高于所述半导体衬底表面设定高度，所述设定高度为所述平面闪存器件的有效场高度；在所述第一隔离结构表面和所述第二隔离结构表面形成牺牲层；在所述半导体衬底表面形成表面与所述牺牲层共面的介质层；去除所述牺牲层。所述平面闪存器件的有效场高度是通过化学机械研磨工艺形成的，可以提高有效场高度均匀性，改善隔离结构表面形貌。

Description

一种平面闪存器件的形成方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种平面闪存器件的形成方法。

背景技术

闪存的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

根据结构不同，快闪闪存器件可以分为或非闪存(Nor Flash)和与非闪存(NANDFlash)两种。NAND闪存器件具有较高的单元密度、较高的存储密度、较快的写入和擦除速度等优势，逐渐成为了快闪闪存器件中较为普遍使用的一种结构。

目前的平面NAND闪存闪存器件存储区域的有效场高度由于工艺路线导致其均一性会受到比较大的影响，这会在很大程度上影响工作单元的写入、擦除电压的一致性以及相应期间的反应速度。

因此，有必要提供一种更有效、更可靠的技术方案。

发明内容

本申请提供一种平面闪存器件的形成方法，可以提高存储区有效场高度均匀性，改善存储区有效场表面形貌。

本申请提供一种平面闪存器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域为存储区，所述第二区域为外围电路区；在所述第一区域和第二区域之间的半导体衬底中形成第一沟槽，所述第二沟槽的深度小于所述所述第一沟槽的深度，且所述第二沟槽的宽度小于所述第一沟槽的宽度；在所述第一区域的半导体衬底中形成若干第二沟槽；在所述第一沟槽和所述第二沟槽中以及半导体衬底表面沉积隔离材料，所述隔离材料表面高于所述半导体衬底表面设定高度，其中，所述第一沟槽和所述第二沟槽对应位置的隔离材料分别形成第一隔离结构第二隔离结构，其中，所述设定高度为所述平面闪存器件的有效场高度；在所述第一隔离结构表面和所述第二隔离结构表面形成牺牲层；在所述半导体衬底表面形成表面与所述牺牲层共面的介质层；去除所述牺牲层。

在本申请的一些实施例中，在所述第一区域和第二区域之间的半导体衬底中形成第一沟槽的方法包括：在所述半导体层衬底表面形成图案化的第一光阻层，所述图案化的第一光阻层定义所述第一沟槽的位置；以所述图案化的第一光阻层为掩膜干法刻蚀所述半导体衬底形成所述第一沟槽；去除所述图案化的第一光阻层。

在本申请的一些实施例中，在所述第一区域的半导体衬底中形成若干第二沟槽的方法包括：在所述半导体层衬底表面和所述第一沟槽中形成图案化的第二光阻层，所述图案化的第二光阻层在所述第一区域定义所述若干第二沟槽的位置；以所述图案化的第二光阻层为掩膜干法刻蚀所述第一区域的半导体衬底形成所述若干第二沟槽；去除所述图案化的第二光阻层。

在本申请的一些实施例中，形成所述第一沟槽和所述若干第二沟槽之后，形成所述第一隔离结构和所述第二隔离结构之前，还包括：对所述半导体衬底使用退火工艺以修复所述第一沟槽和所述若干第二沟槽表面由于刻蚀形成的晶格损伤。

在本申请的一些实施例中，在所述第一沟槽和所述第二沟槽中以及半导体衬底表面沉积隔离材料，所述隔离材料表面高于所述半导体衬底表面设定高度的方法包括：在所述半导体衬底表面以及所述第一沟槽和所述若干第二沟槽中沉积隔离材料层；使用化学机械研磨工艺平坦化所述隔离材料层，并使所述隔离材料层表面高于所述半导体衬底表面设定高度，其中，所述第一沟槽和所述第二沟槽对应位置的隔离材料层分别形成第一隔离结构和第二隔离结构。

在本申请的一些实施例中，在所述第一隔离结构表面和所述第二隔离结构表面形成牺牲层的方法包括：在所述隔离材料层表面形成牺牲层；刻蚀去除位于所述第一隔离结构和所述若干第二隔离结构对应位置以外的牺牲层和隔离材料层至暴露所述半导体衬底表面。

在本申请的一些实施例中，在所述半导体衬底表面形成表面与所述牺牲层共面的介质层的方法包括：在所述半导体衬底表面和所述牺牲层表面形成表面高于所述牺牲层表面的介质层；使用化学机械研磨工艺研磨所述介质层至暴露所述牺牲层。

在本申请的一些实施例中，所述第一隔离结构和所述若干第二隔离结构表面高于所述半导体衬底表面的高度为50埃至150埃。

在本申请的一些实施例中，所述牺牲层的材料为有机介电层材料。

在本申请的一些实施例中，去除所述牺牲层的方法包括灰化工艺。

本申请所述的一种平面闪存器件的形成方法，存储区有效场是通过化学机械研磨工艺形成的，可以提高存储区有效场高度均匀性，改善存储区有效场表面形貌。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。

其中：

图1至图6为一种半导体结构的形成方法中各步骤的结构示意图；

图7为本申请实施例所述的半导体结构的形成方法的流程图；

图8至图21为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。

具体实施方式

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。

下面结合实施例和附图对本发明技术方案进行详细说明。

图1至图6为一种半导体结构的形成方法中各步骤的结构示意图。

参考图1所示，提供半导体衬底100，所述半导体衬底100包括第一区域101和第二区域102。所述第一区域101为存储区域，用于形成存储器；所述第二区域102为外围电路区域，用于形成外围电路。

参考图2所示，在所述半导体衬底100表面依次形成介质层110和硬掩膜层120。所述介质层110是后续制作存储器件的材料，所述硬掩膜层120用于保护所述介质层110。

参考图3所示，在所述第一区域101和第二区域102之间(也就是所述第一区域101和第二区域102相邻处的位置)的硬掩膜层120、介质层110、半导体衬底100中形成第一沟槽130。所述第一沟槽130用于形成隔离所述第一区域101和第二区域102的隔离结构。

参考图4所示，在所述第一区域101的硬掩膜层120、介质层110、半导体衬底100中形成若干第二沟槽140。在常规工艺中，是同时在所述半导体衬底100和所述介质层110中刻蚀形成所述若干第二沟槽140的，这导致所述若干第二沟槽140的深宽比较高，进而很容易在小线宽工艺节点的时候产生位线倾倒的现象(也就是被所述若干第二沟槽140分隔的那些介质层110和半导体衬底100容易倾倒)，这不仅会对后续有效场高度的均匀性产生严重影响，特别是同一截面上的均匀性会受到很大影响，同时还会再后续的制程中产生大量的物理缺陷，影响器件表现。

参考图5所示，在所述第一沟槽130和所述第二沟槽140中填充隔离材料分别形成表面高于硬掩膜层120表面的第一隔离结构131和第二隔离结构141。

参考图6所示，去除所述硬掩膜层120并使所述第一隔离结构131和第二隔离结构141的表面略高于所述半导体衬底100的表面(其中，高于所述半导体衬底100表面的那部分第一隔离结构131和第二隔离结构141叫做有效场)。如图6所示，为了保护介质层110表面的形貌，介质层110表面的硬掩膜层120以及多余的隔离材料需要在最后一步中使用湿法蚀刻的方式去除掉，而湿法刻蚀工艺不仅会导致在最终形成有效场的时候由于在介质层之间的形貌低洼处产生过量蚀刻，影响形状以及高度均匀性的控制，也会因为隔离材料蚀刻率存在差异，导致器件形成缝隙状的物理缺陷。

综上所述，在目前的一些常规工艺制作的平面NAND闪存存储器件中，存储区域的有效场高度由于工艺路线导致其均一性会受到比较大的影响，这会在很大程度上影响工作单元的写入、擦除电压的一致性以及相应期间的反应速度。这种均一性的差异主要表现在：同一截面上相邻几个有效场高度以及表面形貌差异比较大；晶圆面内的有效场(也就是一个有效场本身)高度以及表面形貌差异比较大。因此开发一种全新的工艺路线以解决存储器有效场高度的均一性问题就显得十分必要。这不仅可以有效改善NAND存储器件存储单元之间互相干扰、开启速率不一致等问题，还可以从本质上提升存储器件的可靠性。

针对上述问题，本申请提供一种平面闪存闪存器件的形成方法，存储区有效场是通过化学机械研磨工艺形成的，可以提高存储区有效场高度均匀性，改善存储区有效场表面形貌。

图7为本申请实施例所述的半导体结构的形成方法的流程图。

本申请的实施例提供一种平面闪存闪存器件的形成方法，参考图7所示，包括：

步骤S1：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；

步骤S2：在所述第一区域和第二区域之间的半导体衬底中形成第一沟槽；

步骤S3：在所述第一区域的半导体衬底中形成若干第二沟槽；

步骤S4：在所述第一沟槽和所述第二沟槽中填充隔离材料分别形成表面高于半导体衬底表面的第一隔离结构和第二隔离结构；

步骤S5：在所述第一隔离结构表面和所述第二隔离结构表面形成牺牲层；

步骤S6：在所述半导体衬底表面形成表面与所述牺牲层共面的介质层；

步骤S7：去除所述牺牲层。

图8至图21为本申请实施例所述的半导体结构的形成方法中各步骤的结构示意图。

参考图7和图8所示，步骤S1，提供半导体衬底200，所述半导体衬底200包括第一区域201和第二区域202。在本申请的一些实施例中，所述第一区域201为存储区域，用于形成存储电路；所述第二区域202为外围电路区域，用于形成外围电路。

在本申请的一些实施例中，所述半导体衬底200的材料包括(i)元素半导体，例如硅或锗等；(ii)化合物半导体，例如碳化硅、砷化镓、磷化镓或磷化铟等；(iii)合金半导体，例如硅锗碳化物、硅锗、磷砷化镓或磷化镓铟等；或(iv)上述的组合。此外，所述半导体衬底200可以被掺杂(例如，P型衬底或N型衬底)。在本申请的一些实施例中，所述半导体衬底200可以掺杂有P型掺杂剂(例如，硼、铟、铝或镓)或N型掺杂剂(例如，磷或砷)。

参考图7和图9至图11所示，步骤S2，在所述第一区域201和第二区域202之间(也就是所述第一区域201和第二区域202相邻处的位置)的半导体衬底100中形成第一沟槽210。所述第一沟槽210隔离所述第一区域201和所述第二区域202，用于形成隔离所述第一区域201和第二区域202的第一隔离结构。

参考图9所示，在所述半导体衬底200表面形成图案化的第一光阻层211，所述图案化的第一光阻层211定义所述第一沟槽210的位置。

在本申请的一些实施例中，形成所述图案化的第一光阻层211的方法包括：在所述半导体衬底200表面旋涂第一光阻层；对所述第一光阻层进行曝光、显影形成所述图案化的第一光阻层211。

参考图10所示，以所述图案化的第一光阻层211为掩膜干法刻蚀所述半导体衬底100形成所述第一沟槽210。所述干法刻蚀相对于湿法刻蚀具有容易控制刻蚀方向的优点，避免相邻的第一沟槽和第二沟槽之间被刻穿。所述干法刻蚀的刻蚀气体例如为CF₄，CF₂H₂等碳氟化合物。所述干法刻蚀的刻蚀时间例如为100至200秒。

参考图11所示，去除所述图案化的第一光阻层211。去除所述图案化的第一光阻层211的方法例如为灰化工艺。

在本申请的一些实施例中，所述第一沟槽210的深宽比例如为5至12，所述第一沟槽的深度例如为2500-3500埃，所述第一沟槽的宽度例如为300-500埃。

参考图7和图12至图14所示，步骤S3，在所述第一区域201的半导体衬底200中形成若干第二沟槽220。所述若干第二沟槽220用于形成第二隔离结构，所述第二隔离结构用于隔离相邻的存储器件。需要说明的是，本申请实施例仅以两个第二沟槽220作为示范，但所述第二沟槽220的数量并不被限制。所述第二沟槽220的数量以及尺寸等可以根据实际需要设置。

在本申请的一些实施例中，所述第二沟槽220的深度小于所述第一沟槽210的深度，所述第二沟槽220的宽度小于所述第一沟槽310的宽度。

在本申请的一些实施例中，所述第二沟槽220的深宽比例如为6至16，所述第二沟槽的深度例如为1500-2500埃，所述第二沟槽的宽度例如为150-250埃。

参考图12所示，在所述半导体层衬底200表面和所述第一沟槽210中形成图案化的第二光阻层221，所述图案化的第二光阻层221在所述第一区域定义所述若干第二沟槽220的位置。

在本申请的一些实施例中，形成所述图案化的第二光阻层221的方法包括：在所述半导体层衬底200表面和所述第一沟槽210中旋涂第二光阻层；对所述第二光阻层进行曝光、显影形成所述图案化的第二光阻层221。

参考图13所示，以所述图案化的第二光阻层221为掩膜干法刻蚀所述第一区域201的半导体衬底200形成所述若干第二沟槽220。所述干法刻蚀相对于湿法刻蚀具有容易控制刻蚀方向的优点，避免相邻的第一沟槽之间被刻穿。所述干法刻蚀的刻蚀气体例如为CF₄，CF₂H₂等碳氟化合物。所述干法刻蚀的刻蚀时间例如为100至200秒。

参考图14所示，去除所述图案化的第二光阻层221。去除所述图案化的第二光阻层221的方法例如为灰化工艺。

本申请的实施例中并不限制形成所述第一沟槽210的步骤和形成所述第二沟槽220的步骤的先后顺序。也就是说，既可以先形成所述第一沟槽210，再形成所述第二沟槽220；也可以先形成所述第二沟槽220，再形成所述第一沟槽210；甚至还可以同时形成所述第一沟槽210和所述第二沟槽220。

在本申请的一些实施例中，形成所述第一沟槽210和所述若干第二沟槽220之后，形成所述第一隔离结构211和所述第二隔离结构221之前，还包括：对所述半导体衬底200执行退火工艺以修复所述第一沟槽210和所述若干第二沟槽220表面由于刻蚀形成的晶格损伤。

刻蚀工艺可能会损伤半导体衬底表面形成晶格损伤，这会影响后续在所述第一沟槽210和第二沟槽220中形成第一隔离结构和第二隔离结构的工艺，影响第一隔离结构和第二隔离结构的功能。因此，在形成第一隔离结构和第二隔离结构之前，需要使用退火工艺来修复所述晶格损伤。使用退火工艺修复所述晶格损伤时，会在半导体衬底200表面以及第一沟槽210和第二沟槽220表面形成一层薄氧化层(出于简洁的目的，图中未示出)。所述氧化层的厚度例如为100至200埃。

在常规工艺中，参考图4，所述若干第二沟槽贯穿整个介质层并延伸至半导体衬底中，这导致所述若干第二沟槽的深宽比较高，进而在小线宽工艺节点的时候产生位线倾倒的现象(也就是所述若干第二沟槽之间的介质层和半导体衬底容易倾倒)，这不仅会对后续有效场高度的均匀性产生严重影响，特别是同一截面上的均匀性会受到很大影响，同时还会在后续的制程中产生大量的物理缺陷，影响器件性能。而在本申请的技术方案中，参考图14所示，所述若干第二沟槽仅位于半导体衬底中，所述若干第二沟槽的深宽比不高，因此对刻蚀工艺的挑战较小，不容易发生位线倾倒的现象，进而提高了器件可靠性。

参考图7和图15至图16所示，步骤S4，在所述第一沟槽210和所述第二沟槽220中填充隔离材料分别形成表面高于半导体衬底200表面的第一隔离结构211和第二隔离结构221。具体地，在所述第一沟槽210和所述第二沟槽220中以及半导体衬底200表面沉积隔离材料，所述隔离材料表面高于所述半导体衬底200表面设定高度，其中，所述第一沟槽210和所述第二沟槽220对应位置的隔离材料分别形成第一隔离结构211和第二隔离结构221，其中，所述设定高度为所述平面闪存器件的有效场高度。

参考图15所示，在所述半导体衬底200表面以及所述第一沟槽210和所述若干第二沟槽220中沉积隔离材料层230。所述隔离材料层230的材料例如为氧化硅或氮化硅等。形成所述隔离材料层230的方法包括化学气相沉积工艺或物理气相沉积工艺等。

参考图16所示，使用化学机械研磨工艺平坦化所述隔离材料层230并使所述隔离材料层230表面高于所述半导体衬底200表面设定高度，其中，所述第一沟槽210和所述第二沟槽220对应位置的隔离材料层分别形成第一隔离结构211和第二隔离结构221。其中，所述设定高度(也就是所述第一隔离结构211和第二隔离结构221高于所述半导体衬底200表面的高度)为所述平面闪存器件的有效场高度。所述有效场高度与存储器件的工作电压相关。

在本申请的一些实施例中，所述第一隔离结构211和所述若干第二隔离结构221表面高于所述半导体衬底200表面的高度(也就是所述有效场的高度)为50埃至150埃。

在常规工艺中，参考图5至图6，所述第一隔离结构和第二隔离结构最终是由刻蚀工艺形成，因此所述第一隔离结构和第二隔离结构的表面(也就是有效场的表面)形貌较差，表面高度也不一致，容易出现″V字型″或者″奶嘴型″的表面形貌，影响器件表现。而在本申请的技术方案中，参考图15至图16所示，所述第一隔离结构和第二隔离结构最终是由化学机械研磨工艺形成的，因此所述第一隔离结构和第二隔离结构的表面(也就是有效场的表面)形貌较好，表面高度也较为一致，能够避免出现″V字型″或者″奶嘴型″的表面形貌，从而提高了器件可靠性。

参考图7和图17至图18所示，步骤S5，在所述第一隔离结构211表面和所述第二隔离结构221表面形成牺牲层240。

参考图17所示，在所述隔离材料层230表面形成牺牲层240。

在本申请的一些实施例中，所述牺牲层240的材料为有机介电层(OrganicDielectric Layer，ODL)材料。这种ODL材料容易使用灰化工艺烧掉去除，而不需要再使用难以控制表面形貌的刻蚀工艺来去除，可以保证有效场的表面形貌不受影响。

在本申请的一些实施例中，在所述隔离材料层230表面形成牺牲层240的方法包括化学气相沉积工艺或物理气相沉积工艺等。

参考图18所示，刻蚀去除位于所述第一隔离结构211和所述若干第二隔离结构221对应位置以外的牺牲层240和隔离材料层230至暴露所述半导体衬底200表面，仅保留位于所述第一隔离结构211和所述若干第二隔离结构221表面的牺牲层240。

参考图7和图19至图20所示，步骤S6，在所述半导体衬底200表面形成表面与所述牺牲层240共面的介质层250。

参考图19所示，在所述半导体衬底200表面和所述牺牲层240表面形成表面高于所述牺牲层240表面的介质层250。所述介质层250的材料例如为氧化硅或多晶硅等。形成所述介质层250的方法包括化学气相沉积工艺或物理气相沉积工艺等。

参考图20所示，使用化学机械研磨工艺研磨所述介质层250至暴露所述牺牲层240。

参考图7和图21，步骤S7，去除所述牺牲层240。去除所述牺牲层240的方法例如包括灰化工艺。所述牺牲层240的材料为ODL材料，较为容易使用灰化工艺去除，不会对第一隔离结构211和第二隔离结构221表面(也就是有效场表面)有任何影响。

在本申请的技术方案中，采用″先形成与第一隔离结构211和第二隔离结构221位置相对应的所述牺牲层240，再形成被所述牺牲层240隔离的介质层250，最后去除所述牺牲层240以剩下被分立的介质层250″的方式来形成所述介质层250，而不使用常规的″先形成覆盖隔离材料层230表面的介质层250，再使用刻蚀工艺刻蚀出分立的介质层250″的方法来形成所述介质层250，避免了刻蚀工艺对第一隔离结构211和第二隔离结构221表面(也就是有效场表面)产生任何影响。

本申请的技术方案，通过将工艺路线进行调整，从传统的先形成位线形貌再进行第二隔离结构的填充以及有效场高度的形成，优化为先形成有效场高度再形成位线形貌。这种工艺路线的优化可以有针对性的解决传统工艺的缺陷。首先，在形成有效场高度时将传统的干法蚀刻加湿法蚀刻的方式优化为使用化学机械研磨工艺进行(参考图15至图16)，这不但可以最大程度的保证晶圆内不同位置的有效场高度一致，同时也可以有效控制有效场表面的最终形貌，避免″V字型″或者″奶嘴型″表面形貌的出现，影响器件可靠性。其次，在新的工艺路线中，第二沟槽的深宽比(参考图14)与传统工艺路线(参考图4)相比大幅降低，这可以有效降低位线产生倾倒的风险，同时由于有效场高度的形成工艺前置并在其上形成一层牺牲层，因此后续工艺也可以最大程度降低对其产生影响。最后，在新的工艺路线中，由于最后形成位线是通过灰化工艺氧气烧掉牺牲层来形成的(参考图21)，避免了湿法蚀刻导致的有效场高度以及位线由于蚀刻过量带来的损伤。

本申请所述的一种平面闪存闪存器件的形成方法，存储区有效场是通过化学机械研磨工艺形成的，可以提高存储区有效场高度均匀性，改善存储区有效场表面形貌。

综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。

应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。

类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (10)

1.一种平面闪存器件的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域为存储区，所述第二区域为外围电路区；

在所述第一区域和第二区域之间的半导体衬底中形成第一沟槽；

在所述第一区域的半导体衬底中形成若干第二沟槽，所述第二沟槽的深度小于所述所述第一沟槽的深度，且所述第二沟槽的宽度小于所述第一沟槽的宽度；

在所述第一沟槽和所述第二沟槽中以及半导体衬底表面沉积隔离材料，所述隔离材料表面高于所述半导体衬底表面设定高度，其中，所述第一沟槽和所述第二沟槽对应位置的隔离材料分别形成第一隔离结构第二隔离结构，其中，所述设定高度为所述平面闪存器件的有效场高度；

在所述第一隔离结构表面和所述第二隔离结构表面形成牺牲层并去除所述半导体衬底表面上的所述隔离材料；

在所述半导体衬底表面形成表面与所述牺牲层共面的介质层；

去除所述牺牲层。

2.如权利要求1所述闪存器件的形成方法，其特征在于，在所述第一区域和第二区域之间的半导体衬底中形成第一沟槽的方法包括：

在所述半导体层衬底表面形成图案化的第一光阻层，所述图案化的第一光阻层定义所述第一沟槽的位置；

以所述图案化的第一光阻层为掩膜干法刻蚀所述半导体衬底形成所述第一沟槽；

去除所述图案化的第一光阻层。

3.如权利要求1所述闪存器件的形成方法，其特征在于，在所述第一区域的半导体衬底中形成若干第二沟槽的方法包括：

在所述半导体层衬底表面和所述第一沟槽中形成图案化的第二光阻层，所述图案化的第二光阻层在所述第一区域定义所述若干第二沟槽的位置；

以所述图案化的第二光阻层为掩膜干法刻蚀所述半导体衬底形成所述若干第二沟槽；

去除所述图案化的第二光阻层。

4.如权利要求1所述闪存器件的形成方法，其特征在于，形成所述第一沟槽和所述若干第二沟槽之后，形成所述第一隔离结构和所述第二隔离结构之前，还包括：对所述半导体衬底执行退火工艺。

5.如权利要求1所述闪存器件的形成方法，其特征在于，在所述第一沟槽和所述第二沟槽中以及半导体衬底表面沉积隔离材料，所述隔离材料表面高于所述半导体衬底表面设定高度的方法包括：

在所述半导体衬底表面以及所述第一沟槽和所述若干第二沟槽中沉积隔离材料层；

使用化学机械研磨工艺平坦化所述隔离材料层，并使所述隔离材料层表面高于所述半导体衬底表面设定高度，其中，所述第一沟槽和所述第二沟槽对应位置的隔离材料层分别形成第一隔离结构和第二隔离结构。

6.如权利要求5所述闪存器件的形成方法，其特征在于，在所述第一隔离结构表面和所述第二隔离结构表面形成牺牲层的方法包括：

在所述隔离材料层表面形成牺牲层；

刻蚀去除位于所述第一隔离结构和所述若干第二隔离结构对应位置以外的牺牲层和隔离材料层至暴露所述半导体衬底表面。

7.如权利要求1所述闪存器件的形成方法，其特征在于，在所述半导体衬底表面形成表面与所述牺牲层共面的介质层的方法包括：

在所述半导体衬底表面和所述牺牲层表面形成表面高于所述牺牲层表面的介质层；

使用化学机械研磨工艺研磨所述介质层至暴露所述牺牲层。

8.如权利要求1所述闪存器件的形成方法，其特征在于，所述第一隔离结构和所述若干第二隔离结构表面高于所述半导体衬底表面的高度为50埃至150埃。

9.如权利要求1所述闪存器件的形成方法，其特征在于，所述牺牲层的材料为有机介电层材料。

10.如权利要求9所述闪存器件的形成方法，其特征在于，去除所述牺牲层的方法包括灰化工艺。

Images