CN110783339B - 闪存器件及其制作方法 - Google Patents
闪存器件及其制作方法 Download PDFInfo
- Publication number
- CN110783339B CN110783339B CN201911089015.9A CN201911089015A CN110783339B CN 110783339 B CN110783339 B CN 110783339B CN 201911089015 A CN201911089015 A CN 201911089015A CN 110783339 B CN110783339 B CN 110783339B
- Authority
- CN
- China
- Prior art keywords
- floating gate
- gate material
- material layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000007667 floating Methods 0.000 claims abstract description 179
- 239000000463 material Substances 0.000 claims abstract description 132
- 238000002955 isolation Methods 0.000 claims abstract description 90
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 230000002093 peripheral effect Effects 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 78
- 238000005530 etching Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000059 patterning Methods 0.000 abstract description 20
- 230000007547 defect Effects 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
Abstract
本发明提供了一种闪存器件及其制作方法，刻蚀存储区内的浮栅材料层在所述浮栅材料层内形成第一凹槽，平坦化所述浮栅材料层以在所述存储区内形成浮栅之后，使得外围区保留有部分厚度的所述浮栅材料层，以剩余的所述浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种闪存器件及其制作方法。
背景技术
一般而言，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器件(nonvolatile memory)，易失性存储器在电源中断时易于丢失数据，而非易失性存储器件在电源关闭后仍可及时保存存储器内部信息，而且非易失性存储器件具有成本低、密度大等特点，使得非易失性存储器件广泛应用于各个领域。非易失性存储器件包含有与非(NAND)及或非(NOR)型闪存(Flash Memory)类型，其中与非型闪存存储容量较大，但读写速度较慢，而或非型闪存则速度较快。
而Nor Flash工艺在尺寸不断减小的过程中，对于浮栅的均一度要求也越来越高，同时对于ONO(氧化硅-氮化硅-氧化硅)填充之前存储区隔离氧化层去除后缺陷的要求也越来越高。
对于前者往往通过增加浮栅回刻或者添加浮栅平坦化阻挡氧化硅来实现。后者则形成了湿法加干法配以图形化的固定模式，特殊的还会为每一次刻蚀专门配以图形化来避免光刻胶在湿法刻蚀中迁移带来的缺陷，由此增加了生产成本。
因此，为了解决上述技术问题，有必要提出一种新的闪存器件及其制作方法。
发明内容
基于以上所述的问题，本发明的目的在于提供一种闪存器件及其制作方法，节省了图形化工艺，避免了缺陷的产生，降低了生产成本。
为实现上述目的，本发明提供一种闪存器件的制作方法，包括：
提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；
形成浮栅材料层在所述隔离结构与所述衬底上，并刻蚀所述存储区内的所述浮栅材料层以在所述浮栅材料层内形成第一凹槽；
平坦化所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面以在所述存储区内形成浮栅，且所述外围区保留有部分厚度的所述浮栅材料层；
以剩余的所述浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，
去除剩余的所述浮栅材料层。
可选的，在所述闪存器件的制作方法中，所述凹槽的深度大于所述浮栅材料层厚度的六分之五。
可选的，在所述闪存器件的制作方法中，所述氧化层的材质包含氧化硅，所述浮栅材料层的材质包含多晶硅。
可选的，在所述闪存器件的制作方法中，平坦化所述浮栅材料层的方法包括：使用多晶硅研磨剂研磨所述浮栅材料层。
可选的，在所述闪存器件的制作方法中，所述外围区保留有的所述浮栅材料层的厚度介于10nm～20nm之间。
可选的，在所述闪存器件的制作方法中，以剩余的所述栅极材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构的步骤包括：
采用湿法刻蚀去除所述浮栅之间部分深度的所述隔离结构；
采用干法刻蚀继续去除所述浮栅之间的所述隔离结构，至剩余的所述隔离结构的上表面与所述浮栅的下表面平齐。
可选的，在所述闪存器件的制作方法中，在所述衬底内形成多个隔离结构的方法包括：
依次形成栅介质层与牺牲层在所述衬底上；
刻蚀所述牺牲层、所述栅介质层以及所述衬底，以形成贯穿所述牺牲层和所述栅介质层并且底面位于所述衬底内的凹槽；
在所述凹槽内填充满隔离介质；
去除剩余的所述牺牲层。
可选的，在所述闪存器件的制作方法中，刻蚀所述存储区内的所述浮栅材料层以在所述浮栅材料层内形成第一凹槽的步骤包括：
形成图形化的第一光刻胶层在所述浮栅材料层上，所述图形化的第一光刻胶层暴露出所述存储区内的所述浮栅材料层；
以所述图形化的第一光刻胶层为掩膜，刻蚀部分厚度的所述浮栅材料层；
去除图形化的第一光刻胶层。
可选的，在所述闪存器件的制作方法中，去除剩余的所述浮栅材料层的步骤包括：
形成图形化的第二光刻胶层在所述浮栅、所述隔离结构以及剩余的所述浮栅材料层上，所述图形化的第二光刻胶层暴露出剩余的所述浮栅材料层；
以所述图形化的第二光刻胶层为掩膜，刻蚀去除剩余的所述浮栅材料层；
去除图形化的第二光刻胶层。
相应的，本发明还提供一种闪存器件，采用如上所述的闪存器件的制作方法制作而成，所述闪存器件包括：
衬底，所述衬底包含存储区与外围区，且所述衬底内形成有多个隔离结构；
浮栅，所述浮栅位于所述衬底的存储区内，且所述浮栅位于所述隔离结构之间的所述衬底上。
与现有技术相比，本发明提供的闪存器件及其制作方法中，刻蚀存储区内的浮栅材料层在所述浮栅材料层内形成第一凹槽，平坦化所述浮栅材料层以在所述存储区内形成浮栅之后，使得外围区保留有部分厚度的所述浮栅材料层，以剩余的所述浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本。
附图说明
图1～6为一闪存器件的制作方法的各步骤结构示意图。
图7为本发明一实施例所提供的闪存器件的制作方法的流程图。
图8～13为本发明一实施例所提供的闪存器件的制作方法的各步骤结构示意图。
具体实施方式
图1～6为一闪存器件的制作方法的各步骤结构示意图。请参照图1至图6 所示，闪存器件的制作方法如下。
首先，请参考图1所示，提供一衬底10，所述衬底10包含存储区10A与外围区10B，所述衬底10内形成有多个隔离结构11，且所述隔离结构11的上表面高于所述衬底10的上表面。在所述衬底10上形成有栅介质层12，同样的，所述隔离结构11的上表面高于所述栅介质层12的上表面。所述隔离结构11的材质优选为氧化硅，所述栅介质层12的材质优选为氧化硅。
接着，在所述栅介质层12上形成浮栅材料层13，所述浮栅材料层13覆盖所述隔离结构11与所述栅介质层12。所述浮栅材料层13的材质优选为多晶硅。所述外围区10B内的所述浮栅材料层13的上表面并不平整，且部分上表面低于所述存储区10A内的所述浮栅材料层13的上表面。接着，刻蚀所述存储区10A 内的所述浮栅材料层13以在所述浮栅材料层13内形成一凹槽14，如图2所示，所述凹槽14的深度14小于所述浮栅材料层13厚度的三分之一，以此降低所述外围区10B内与所述存储区10A内的所述浮栅材料层13的高度差，方便后续所述浮栅材料层13的平坦化。
接着，请参考图3所示，平坦化所述浮栅材料层13至暴露出所述隔离结构 11的上表面，以在所述存储区10A内形成浮栅13A，同时所述外围区10B内还剩余有部分厚度的所述浮栅材料层13B。由于所述凹槽14的形成，平坦化时所述外围区10B内与所述存储区10A内的所述浮栅材料层13的高度差比较小，使得平坦化之后获得均一度比较高的浮栅13A。
接着，请参考图4所示，形成光刻胶层(未图示)，所述光刻胶层覆盖所述浮栅13A、剩余的所述浮栅材料层13B以及所述隔离结构11。采用掩膜板15 对所述光刻胶层进行图形化，以形成图形化的光刻胶层。接着，以图形化的光刻胶层为掩膜，采用湿法刻蚀去除所述浮栅13A之间的部分深度的所述隔离结构11。
接着，请参考图5所示，采用干法刻蚀继续去除所述浮栅13A之间的所述隔离结构11至预定的深度。本实施例中，预定的深度是指所述浮栅13A之间的所述隔离结构11完全去除，即所述浮栅13A的下表面与剩余的所述隔离结构11 的上表面平齐。
最后，请参考图6所示，去除所述外围区10B内剩余的所述浮栅材料层13B。
然而，由于湿法刻蚀容易侵蚀光刻胶边界，导致外围区光刻胶向存储区迁移，外围区光刻胶迁移至存储区所述隔离结构11顶部时，会影响后续的干法刻蚀，导致所述浮栅13A之间的所述隔离结构11不能被刻蚀到预定的深度，如图 5与图6所示。因此，通常在干法刻蚀时，会再次进行光刻胶的图形化，即湿法刻蚀结束之后去除图形化的光刻胶层，之后再重新形成新的光刻胶层，再通过掩膜板15进行图形化，然后以图形化的光刻胶层为掩膜进行干法刻蚀。两次光刻胶的图形化，不仅增加了成本，也增加了工艺步骤，延长了器件的制作时间。
基于上述问题，本发明提供一种闪存器件的制作方法，包括：提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；形成浮栅材料层在所述隔离结构与所述衬底上，并刻蚀所述存储区内的所述浮栅材料层以在所述浮栅材料层内形成第一凹槽；平坦化所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面以在所述存储区内形成浮栅，且所述外围区保留有部分厚度的所述浮栅材料层；以剩余的所述浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，去除剩余的所述浮栅材料层。
相应的，本发明还提供一种闪存器件，包括：衬底，所述衬底包含存储区与外围区，且所述衬底内形成有多个隔离结构；浮栅，所述浮栅位于所述衬底的存储区内，且所述浮栅位于所述隔离结构之间的所述衬底上。
在本发明提供的闪存器件及其制作方法中刻蚀存储区内的浮栅材料层在所述浮栅材料层内形成第一凹槽，平坦化所述浮栅材料层以在所述存储区内形成浮栅之后，使得外围区保留有部分厚度的所述浮栅材料层，以剩余的所述浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图7为本发明一实施例所提供的闪存器件的制作方法的流程图。图7～11为本发明一实施例所提供的闪存器件的制作方法的各步骤结构示意图。以下结合附图7与附图8～13对本发明实施例中闪存器件的制作方法的各个步骤进行详细说明。
在步骤S100中，请参考图7与图8所示，提供一衬底100，所述衬底100 包含存储区100A与外围区100B，所述衬底100内形成有多个隔离结构110，且所述隔离结构110的上表面高于所述衬底100的上表面。
在本发明实施例中，所述衬底100为半导体衬底，例如可以为硅衬底、锗 (Ge)衬底、硅锗(GeSi)衬底或碳化硅(SiC)衬底，也可以是绝缘体上硅(SOI， Silicon OnInsulator)，绝缘体上锗(GOI，Germanium On Insulator)等。在其他实施例中，半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs(砷化镓)、InP(磷化铟)或SiC(碳化硅)等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底100为硅衬底。
所述衬底100包含存储区100A与外围区100B，所述存储区100A用于形成存储单元，所述外围区100B用于形成外围电路。所述衬底100中形成有多个隔离结构110，所述隔离结构110的作用是实现不同半导体器件的电隔离，位于所述存储区100A和所述外围区100B交界处的隔离结构110将所述衬底100分为存储区衬底和外围区衬底。
所述隔离结构110的上表面高于所述衬底100的上表面。在本实施例中，具体的，可以通过以下的方法来形成所述隔离结构110。
请参考图8所示，首先，在所述衬底100上依次形成栅介质层120与牺牲层(未图示)。接着，刻蚀所述牺牲层、所述栅介质层120以及所述衬底100，以形成贯穿所述牺牲层和所述栅介质层120并且底面位于所述衬底100内的第二凹槽。接着，在所述第二凹槽内填充满隔离介质。最后，去除剩余的所述牺牲层。由此形成位于所述衬底100内，且上表面高于所述衬底100的上表面的隔离结构110。所述栅介质层120的材质可以为氧化硅或其他高K介质材料，所述隔离介质的材质可以包含氧化硅或其他可以隔离器件的有源区的材料，所述牺牲层的材质可以为氮化硅，也可以根据具体工艺的需要来选择。
在步骤S200中，请继续参考图7与图8、图9所示，形成浮栅材料层130 在所述隔离结构110与所述衬底100上，并刻蚀所述存储区100A内的所述浮栅材料层130以在所述浮栅材料层130内形成第一凹槽140。
从图8中可以看出，形成所述浮栅材料层130之后，所述外围区100B的上表面并不平整，且部分上表面低于所述存储区100A的上表面。刻蚀所述存储区 100A内的所述浮栅材料层130形成所述第一凹槽140，如图9所示，所述第一凹槽140的深度大于所述浮栅材料层130厚度的六分之五，以保证所述存储区 100A内的所述浮栅材料层130的上表面低于所述外围区100B内的所述浮栅材料层130的上表面，使得后续平坦化时所述外围区100B保留有部分厚度的所述浮栅材料层130。
所述浮栅材料层130的材质包含多晶硅。本发明实施例中，可以采用以下方法来形成所述第一凹槽140。
首先，形成第一光刻胶层(未图示)在所述第一浮栅材料层130上，图形化所述第一光刻胶层，例如曝光与显影，形成图形化的第一光刻胶层，所述图形化的第一光刻胶层暴露出所述存储区100A内的所述浮栅材料层130。接着，以所述图形化的第一光刻胶层为掩膜，刻蚀部分厚度的所述浮栅材料层130，以在所述浮栅材料层130内形成所述第一凹槽140。最后，去除图形化的第一光刻胶层，例如采用灰化方法去除，形成如图9所示的结构。
在步骤S300中，请参考图7与图10所示，平坦化所述浮栅材料层130，至暴露出所述存储区100A内的所述隔离结构110的上表面以在所述存储区100A 内形成浮栅130A，且所述外围区100B保留有部分厚度的所述浮栅材料层130B。
平坦化所述浮栅材料层130，至暴露出所述存储区100A内的所述隔离结构 110的上表面。所述浮栅材料层130的材质优选为多晶硅，使用多晶硅研磨剂研磨所述浮栅材料层130，由于所述第一凹槽140的存在，所述存储区100A内的所述浮栅材料层130的上表面低于所述外围区100B内的所述浮栅材料层130的上表面，因此，当所述存储区100A内的所述浮栅材料层130被研磨掉，平坦化过程结束时，所述外围区100B内还保留有部分厚度的所述浮栅材料层130B。如图10所示，本发明实施例中，不仅是所述外围区100B内保留有部分厚度的所述浮栅材料层130B，位于交接处的隔离结构110(位于所述存储区100A和所述外围区100B交界处)在所述存储区100A内的部分上也保留有部分厚度的所述浮栅材料层130B。所述浮栅材料层130B可以作为后续刻蚀的掩膜层。所述浮栅材料层130B的厚度介于10nm～20nm之间，例如：所述浮栅材料层130B 的厚度为10nm、15nm或20nm。
平坦化所述浮栅材料层130，至暴露出所述存储区100A内的所述隔离结构 110的上表面，在所述存储区100A内形成浮栅130A。所述浮栅130A的上表面与所述隔离结构110的上表面平齐，并通过所述隔离结构110相隔离。
在步骤S400中，请参考图7与图11、12所示，以剩余的所述浮栅材料层 130B为掩膜，刻蚀所述浮栅130A之间的所述隔离结构110。
首先，请参考图11所示，以剩余的所述浮栅材料层130B为掩膜，采用湿法刻蚀去除所述浮栅130A之间部分深度的所述隔离结构110，可以采用合适的溶剂湿法刻蚀去除部分深度的所述隔离结构110，而后请参考图12所示，以剩余的所述浮栅材料层130B为掩膜，继续采用干法刻蚀，如等离子体刻蚀技术，继续刻蚀所述隔离结构110，通过工艺控制，使得剩余的所述隔离结构110达到预定的深度，本发明实施例中，剩余的所述隔离结构110的上表面与所述浮栅 130A的下表面平齐。
以剩余的所述浮栅材料层130B为掩膜，刻蚀所述隔离结构110，与现有技术相比，省略了一次(湿法刻蚀)甚至两次(湿法刻蚀与干法刻蚀)光刻胶的形成，也省略了一次甚至两次光刻胶的图形化，提高了工作效率，降低了生产成本，并且，由于节省了光刻胶的图形化工艺，避免了由于光刻胶图形化造成的缺陷，即避免了缺陷的产生。
在步骤S500中，请参考图7与图13所示，去除剩余的所述浮栅材料层130B。即去除上一步骤中剩余的所述浮栅材料层130B。在本发明实施例中，例如，首先形成第二光刻胶层(未图示)，所述第二光刻胶层覆盖所述浮栅130A、所述隔离结构110以及剩余的所述浮栅材料层130B。接着，图形化所述第二光刻胶层，形成图形化的第二光刻胶层，所述图形化的第二光刻胶层暴露出所述浮栅材料层130B，然后以所述图形化的第二光刻胶层为掩膜，刻蚀去除所述浮栅材料层130B，最后灰化去除所述图形化的第二光刻胶层。
本发明提供的闪存器件的制作方法中，刻蚀存储区内的浮栅材料层在所述浮栅材料层内形成第一凹槽，平坦化所述浮栅材料层以在所述存储区内形成浮栅之后，使得外围区保留有部分厚度的所述浮栅材料层，以剩余的所述浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本。
相应的，本发明还提供一种闪存器件，可以采用如上所述的闪存器件的制作方法制作而成。请参考图13所示，所述闪存器件包括：
衬底100，所述衬底100包含存储区100A与外围区100B，且所述衬底100 内形成有多个隔离结构110；
浮栅130A，所述浮栅130A位于所述衬底100的存储区100A内，且所述浮栅130A位于所述隔离结构110之间的所述衬底100上。
所述衬底100上还形成有栅介质层120，在所述存储区100A内，所述栅介质层120位于所述衬底100与所述浮栅130A之间，所述隔离结构贯穿所述栅介质层底地面位于所述衬底100内，在所述外围区100B内，所述栅介质层120位于所述衬底100上。
优选的，所述存储区100A内的隔离结构110的上表面与所述浮栅130A的下表面平齐。
位于所述存储区100A与外围区100B交界处的所述隔离结构110的上表面与所述浮栅130A的上表面平齐。
综上所述，本发明提供的闪存器件及其制作方法中，刻蚀存储区内的浮栅材料层在所述浮栅材料层内形成第一凹槽，平坦化所述浮栅材料层以在所述存储区内形成浮栅之后，使得外围区保留有部分厚度的所述浮栅材料层，以剩余的所述浮栅材料层为掩膜刻蚀所述浮栅之间的隔离结构，能够节省图形化工艺，避免了由于光刻胶图形化造成的缺陷，并且降低了生产成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种闪存器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底包含存储区与外围区，所述衬底内形成有多个隔离结构，且所述隔离结构的上表面高于所述衬底的上表面；
形成浮栅材料层在所述隔离结构与所述衬底上，并刻蚀所述存储区内的所述浮栅材料层以在所述浮栅材料层内形成第一凹槽；
平坦化所述浮栅材料层，至暴露出所述存储区内的所述隔离结构的上表面以在所述存储区内形成浮栅，且所述外围区保留有部分厚度的所述浮栅材料层；
以所述存储区和所述外围区剩余的浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构；以及，
去除所述外围区剩余的所述浮栅材料层。
2.如权利要求1所述的闪存器件的制作方法，其特征在于，所述第一凹槽的深度大于所述浮栅材料层厚度的六分之五。
3.如权利要求2所述的闪存器件的制作方法，其特征在于，平坦化所述浮栅材料层的方法包括：使用多晶硅研磨剂研磨所述浮栅材料层。
4.如权利要求3所述的闪存器件的制作方法，其特征在于，所述外围区保留有的所述浮栅材料层的厚度介于10nm～20nm之间。
5.如权利要求1所述的闪存器件的制作方法，其特征在于，以所述存储区和所述外围区剩余的所述浮栅材料层为掩膜，刻蚀所述浮栅之间的所述隔离结构的步骤包括：
采用湿法刻蚀去除所述浮栅之间部分深度的所述隔离结构；
采用干法刻蚀继续去除所述浮栅之间的所述隔离结构，至剩余的所述隔离结构的上表面与所述浮栅的下表面平齐。
6.如权利要求1所述的闪存器件的制作方法，其特征在于，在所述衬底内形成多个隔离结构的方法包括：
依次形成栅介质层与牺牲层在所述衬底上；
刻蚀所述牺牲层、所述栅介质层以及所述衬底，以形成贯穿所述牺牲层和所述栅介质层并且底面位于所述衬底内的第二凹槽；
在所述第二凹槽内填充满隔离介质；
去除剩余的所述牺牲层。
7.如权利要求1所述的闪存器件的制作方法，其特征在于，刻蚀所述存储区内的所述浮栅材料层以在所述浮栅材料层内形成第一凹槽的步骤包括：
形成图形化的第一光刻胶层在所述浮栅材料层上，所述图形化的第一光刻胶层暴露出所述存储区内的所述浮栅材料层；
以所述图形化的第一光刻胶层为掩膜，刻蚀部分厚度的所述浮栅材料层；
去除图形化的第一光刻胶层。
8.如权利要求1所述的闪存器件的制作方法，其特征在于，去除剩余的所述浮栅材料层的步骤包括：
形成图形化的第二光刻胶层在所述浮栅、所述隔离结构以及剩余的所述浮栅材料层上，所述图形化的第二光刻胶层暴露出剩余的所述浮栅材料层；
以所述图形化的第二光刻胶层为掩膜，刻蚀去除剩余的所述浮栅材料层；
去除图形化的第二光刻胶层。
9.一种闪存器件，其特征在于，采用如权利要求1～8中任一项所述的闪存器件的制作方法制作而成，所述闪存器件包括：
衬底，所述衬底包含存储区与外围区，且所述衬底内形成有多个隔离结构；
浮栅，所述浮栅位于所述衬底的存储区内，且所述浮栅位于所述隔离结构之间的所述衬底上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911089015.9A CN110783339B (zh) | 2019-11-08 | 2019-11-08 | 闪存器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911089015.9A CN110783339B (zh) | 2019-11-08 | 2019-11-08 | 闪存器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110783339A CN110783339A (zh) | 2020-02-11 |
| CN110783339B true CN110783339B (zh) | 2022-04-05 |
Family
ID=69389784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911089015.9A Active CN110783339B (zh) | 2019-11-08 | 2019-11-08 | 闪存器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110783339B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113823566B (zh) * | 2021-09-23 | 2023-12-01 | 武汉新芯集成电路制造有限公司 | 存储器件的制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050005678A (ko) * | 2003-07-07 | 2005-01-14 | 동부아남반도체 주식회사 | 플래쉬 셀의 제조방법 |
| CN103107076A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 分离栅极式快闪存储器及存储器组的制作方法 |
| CN104282630A (zh) * | 2013-07-02 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 一种制作闪存的方法 |
| CN106409836A (zh) * | 2016-11-21 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种闪存单元制作方法 |
| CN106783859A (zh) * | 2016-11-21 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 |
| CN108122989A (zh) * | 2017-12-19 | 2018-06-05 | 武汉新芯集成电路制造有限公司 | 一种提升mos器件栅控能力的方法 |
| CN108257966A (zh) * | 2018-01-18 | 2018-07-06 | 武汉新芯集成电路制造有限公司 | 一种嵌入式闪存栅极的制作方法 |
| CN108389790A (zh) * | 2018-02-27 | 2018-08-10 | 武汉新芯集成电路制造有限公司 | 浮栅的形成方法和浮栅型存储器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9305930B2 (en) * | 2013-12-11 | 2016-04-05 | Globalfoundries Inc. | Finfet crosspoint flash memory |
-
2019
- 2019-11-08 CN CN201911089015.9A patent/CN110783339B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050005678A (ko) * | 2003-07-07 | 2005-01-14 | 동부아남반도체 주식회사 | 플래쉬 셀의 제조방법 |
| CN103107076A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 分离栅极式快闪存储器及存储器组的制作方法 |
| CN104282630A (zh) * | 2013-07-02 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 一种制作闪存的方法 |
| CN106409836A (zh) * | 2016-11-21 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种闪存单元制作方法 |
| CN106783859A (zh) * | 2016-11-21 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 |
| CN108122989A (zh) * | 2017-12-19 | 2018-06-05 | 武汉新芯集成电路制造有限公司 | 一种提升mos器件栅控能力的方法 |
| CN108257966A (zh) * | 2018-01-18 | 2018-07-06 | 武汉新芯集成电路制造有限公司 | 一种嵌入式闪存栅极的制作方法 |
| CN108389790A (zh) * | 2018-02-27 | 2018-08-10 | 武汉新芯集成电路制造有限公司 | 浮栅的形成方法和浮栅型存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110783339A (zh) | 2020-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10381358B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW201547008A (zh) | 積體電路與其形成方法 | |
| US6436751B1 (en) | Fabrication method and structure of a flash memory | |
| US7960266B2 (en) | Spacer patterns using assist layer for high density semiconductor devices | |
| CN106952922B (zh) | 一种半导体器件的制造方法 | |
| US7592225B2 (en) | Methods of forming spacer patterns using assist layer for high density semiconductor devices | |
| US20070264827A1 (en) | Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing | |
| US20210343734A1 (en) | Method for improving control gate uniformity during manufacture of processors with embedded flash memory | |
| CN110783339B (zh) | 闪存器件及其制作方法 | |
| KR100575339B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20100078263A (ko) | 플래시 메모리 소자의 제조방법 | |
| CN101989566B (zh) | 半导体器件和闪存器件的制作方法 | |
| KR20070044284A (ko) | 화학기계적 연마 방법 및 이를 이용한 반도체 장치의 제조방법 | |
| CN110797341B (zh) | 闪存器件及其制作方法 | |
| KR20100040219A (ko) | 게이트 금속 실리사이드막을 갖는 집적 회로 반도체 소자의제조방법 | |
| CN108511342B (zh) | 半导体器件的制备方法 | |
| US6610577B1 (en) | Self-aligned polysilicon polish | |
| US20070262476A1 (en) | Method for providing STI structures with high coupling ratio in integrated circuit manufacturing | |
| CN113506806B (zh) | Mcu半导体器件的形成方法 | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| CN112530963B (zh) | 闪存器件及其制作方法 | |
| CN116437668A (zh) | 半导体器件及其形成方法 | |
| CN115528040A (zh) | 闪存器件的制造方法 | |
| KR100529435B1 (ko) | 플래시 메모리의 플로팅 게이트 형성 방법 | |
| CN115274428A (zh) | 多晶硅cmp负载的改善方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |