CN108511342B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN108511342B CN108511342B CN201710104031.5A CN201710104031A CN108511342B CN 108511342 B CN108511342 B CN 108511342B CN 201710104031 A CN201710104031 A CN 201710104031A CN 108511342 B CN108511342 B CN 108511342B
- Authority
- CN
- China
- Prior art keywords
- mask layer
- dielectric layer
- semiconductor device
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 238000005530 etching Methods 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000011049 filling Methods 0.000 claims abstract description 15
- 238000005498 polishing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 238000000227 grinding Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 description 9
- 230000009286 beneficial effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- -1 gallium arsenide Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 102200027488 rs63749907 Human genes 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Abstract
本发明揭示了一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层；在所述凹槽中填充第一电介质层；至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域；形成第二电介质层，所述第二电介质层覆盖所述第一掩膜层和第一电介质层；进行选择性刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。本发明提供的方法可以增加接触孔的可靠性，从而提高器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制备方法。
背景技术
半导体行业的目标之一是缩小半导体器件的尺寸。为实现这个目标，半导体器件的各个部分的关键尺寸(Critical Dimension,简称CD)越来越小，例如栅极的关键尺寸、接触孔(contact)的关键尺寸等都越来越小。然而，当接触孔的关键尺寸减小到一定尺寸时，会出现接触孔不能完全打开或栅极漏电等问题，影响器件的可靠性以及性能。
发明内容
本发明的目的在于，提供一种半导体器件的制备方法，可以增加接触孔的可靠性，从而提高器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层；
在所述凹槽中填充第一电介质层；
至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域；
形成第二电介质层，所述第二电介质层覆盖所述第一掩膜层和第一电介质层；以及
进行选择性刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。
进一步的，在所述半导体器件的制备方法中，采用研磨工艺对所述第一电介质层和第一掩膜层进行研磨，其中，所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率。
进一步的，在所述半导体器件的制备方法中，所述研磨工艺的压力大于等于2psi。
进一步的，在所述半导体器件的制备方法中，所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率的2倍。
进一步的，在所述半导体器件的制备方法中，在所述凹槽中填充第一电介质层的步骤中，还在所述第一掩膜层上覆盖所述第一电介质层。
进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之前，进行预研磨，暴露出所述第一掩膜层。
进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之前，采用干法刻蚀工艺，将所述第一掩膜层上覆盖所述第一电介质层减薄至一预定厚度。
进一步的，在所述半导体器件的制备方法中，所述预定厚度为
进一步的，在所述半导体器件的制备方法中，所述预研磨工艺的压力小于2psi。
进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之前，所述第一掩膜层的厚度为
进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之后，在去除部分厚度的所述第一掩膜层之后，所述第一掩膜层边缘区域比所述第一掩膜层顶部中央区域高
进一步的，在所述半导体器件的制备方法中，在去除部分厚度的所述第一掩膜层之后，所述第一掩膜层边缘区域的剩余厚度大于等于
进一步的，在所述半导体器件的制备方法中，所述第一掩膜层的材料为氮化硅。
进一步的，在所述半导体器件的制备方法中，所述第一电介质层的材料为氧化物。
进一步的，在所述半导体器件的制备方法中，采用流体化学气相沉积工艺或旋涂工艺形成所述第一电介质层。
进一步的，在所述半导体器件的制备方法中，所述栅极部分包括自下至上依次层叠的浮栅、栅间介质层以及控制栅。
进一步的，在所述半导体器件的制备方法中，采用等离子体增强化学气相沉积法或高密度电浆法沉积法形成所述第二电介质层。
进一步的，在所述半导体器件的制备方法中，所述第二电介质层的材料为氧化物。
进一步的，在所述半导体器件的制备方法中，进行选择性刻蚀的步骤包括：
在所述第二电介质层上形成图形化的第二掩膜层；
以所述第二掩膜层为掩膜进行刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。
进一步的，在所述半导体器件的制备方法中，在所述第二电介质层和第二掩膜层之间，自下至上还形成有硬掩膜层和抗反射层。
进一步的，在所述半导体器件的制备方法中，所述硬掩膜层的材料为碳。
进一步的，在所述半导体器件的制备方法中，所述半导体衬底包括有源区，经过选择性刻蚀后，暴露出部分所述有源区。
与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：
在本发明提供的半导体器件的制备方法中，至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域，在进行选择性刻蚀时，所述第一掩膜层顶部的边缘区域比所述第一掩膜层顶部的中间区域的刻蚀速度快，所述第一掩膜层顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，在保证接触孔完全打开的同时，可以避免所述栅极部分上顶角被暴露，可以增加接触孔的可靠性，从而提高器件的性能。并且，所述第一掩膜层顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，可以使得所述第一掩膜层顶部边缘具有利于填充的弧度，在后续填充导电材料以形成导电插塞时，有利于导电材料的填充。此外，还可以保证所述第一掩膜层215具有足够多的剩余厚度。
附图说明
图1-图5为一种半导体器件在制备过程中的结构示意图；
图6为本发明一实施例的半导体器件的制备方法的流程图；
图7-图15为本发明一实施例的半导体器件在制备过程中的结构示意图。
具体实施方式
图1-图5为一种半导体器件在制备过程中的结构示意图。图1为结构的俯视图，在图1中清楚地显示结构，省略了电介质层、掩膜层和刻蚀停止层。图2为图1沿AA’线的剖面图，图3为图1沿BB’线的剖面图。
参考图1至图3，半导体衬底100包括有源区101以及隔离区102，半导体衬底100上形成有栅极部分110，所述栅极部分110上形成有第一掩膜层111。电介质层120覆盖第一掩膜层111和半导体衬底100，在所述电介质层120上形成图形化的第二掩膜层130。
当以第二掩膜层130为掩膜进行刻蚀时，会出现图4和图5两种情况，其中，图4和图5为图1的结构进行刻蚀后沿BB”线的剖面图。如图4所示，由于接触孔121深宽比较大，如果刻蚀不足，底部的所述电介质层120和刻蚀停止层112不能去除干净，接触孔(contact)121内会残留部分所述电介质层120，在接触孔121内填充导电插塞后，导电插塞无法将有源区101电性引出；如图5所示，如果刻蚀过量，第一掩膜层111会过多的去除，特别是所述栅极部分110上顶角的第一掩膜层111被去除，使得所述栅极部分110上顶角(a区域)被暴露，在接触孔121内填充导电插塞后，导电插塞和栅极部分110串联漏电。
发明人进行研究发现，当以第二掩膜层130为掩膜进行刻蚀时，第一掩膜层111顶部的边缘区域(a区域)比第一掩膜层111顶部的中间区域的刻蚀速度快，使得所述栅极部分110上顶角(a区域)被暴露。发明人进一步研究发现，如果在刻蚀之前，使得所述第一掩膜层111顶部边缘区域高于所述第一掩膜层111顶部中间区域，则可以补偿在刻蚀时第一掩膜层111顶部的边缘区域的过多刻蚀损失，使得所述栅极部分110上顶角(a区域)不会被暴露。
根据上述研究，发明人提供一种半导体器件的制备方法，如图6所示，包括：
步骤S11、提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层；
步骤S12、在所述凹槽中填充第一电介质层；
步骤S13、至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域；
步骤S14、形成第二电介质层，所述第二电介质层覆盖所述第一掩膜层和第一电介质层；以及
步骤S15、进行选择性刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。
至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域，在进行选择性刻蚀时，所述第一掩膜层顶部的边缘区域比所述第一掩膜层顶部的中间区域的刻蚀速度快，所述第一掩膜层顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，在保证接触孔完全打开的同时，可以避免所述栅极部分上顶角被暴露，可以增加接触孔的可靠性，从而提高器件的性能。并且，所述第一掩膜层顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，可以使得所述第一掩膜层顶部边缘具有利于填充的弧度，在后续填充导电材料以形成导电插塞时，有利于导电材料的填充。此外，还可以保证所述第一掩膜层215具有足够多的剩余厚度。
下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。为了清楚，对于本领域技术人员公知的内容，本文中不再描述应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下请参阅图7-图15具体说明本发明的半导体器件的制备方法。
首先，进行步骤S11，提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层。具体的，在本实施例中，所述步骤S11包括以下子步骤：
如图7所示，提供所述半导体衬底200，所述半导体衬底200的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物，在本实施例中，所述半导体衬底200的材料为单晶硅(Si)。所述半导体衬底200包括有源区201以及隔离区。
在所述半导体衬底200上形成栅极膜层，继续参考图7，在本实施例中，所述栅极膜层包括浮栅膜211’、栅间介质层膜212’以及控制栅膜213’，其中，所述栅间介质层膜212’可以包括自下至上依次堆叠的氧化层、氮化层、氧化层，用于形成ONO层。此外，所述浮栅膜211’和半导体衬底200之间还可以形成氧化层214’，用于形成栅氧层；
如图8所示，在所述栅极膜层上形成第一掩膜215’，在本实施例中，所述第一掩膜215’的材料为氮化硅，可以采用化学气相沉积工艺或炉管工艺形成所述氮化硅。较佳的，所述第一掩膜215’的厚度较厚，为预留步骤S13中的第一掩膜层的刻蚀量，优选的，所述第一掩膜215’为
例如
等等，可以保证在步骤S13中有足够的厚度被去除，并且在步骤S13结束之后，还剩余足够的厚度，以在步骤S15中阻挡刻蚀；
如图9所示，选择性刻蚀所述第一掩膜215’以及栅极膜层、氧化层214’，形成所述栅极结构210以及位于所述栅极结构210上的第一掩膜层215，并且，在所述栅极结构210和第一掩膜层215所形成的结构210a之间形成凹槽221，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层。其中所述栅极结构210包括自下至上依次层叠的浮栅211、栅间介质层212以及控制栅213，所述栅极结构210与所述半导体衬底200之间形成有栅氧层214；
之后，还可以在所述栅极结构210的侧壁处形成侧墙，所述侧墙为本领域的普通技术人员可以理解的，在图中未具体示出。
然后，进行步骤S12，在所述凹槽221中填充第一电介质层，较佳的，所述第一电介质层的材料为氧化物。具体的，在本实施例中，所述步骤S12包括以下子步骤：
如图10所示，采用流体化学气相沉积工艺或旋涂工艺等工艺形成所述第一电介质层220，所述第一电介质层220填充所述凹槽221，并覆盖所述第一掩膜层215。由于所述凹槽221的深宽比较大，往往大于10:1，所以，采用流体化学气相沉积工艺或旋涂工艺等工艺可以使得所述第一电介质层220较好的填充进所述凹槽221中，但是，采用流体化学气相沉积工艺或旋涂工艺等工艺可以使得所述第一电介质层220的质地较软，刻蚀的阻挡性较差；
如图11所示，对所述第一电介质层220进行平坦化，并暴露出所述第一掩膜层215。一般的，采用预研磨工艺处理所述第一电介质层220，去除高于所述第一掩膜层215的所述第一电介质层220，较佳的，所述预研磨工艺的压力小于2psi，可以保证预研磨的速度，此时，所述第一掩膜层215的研磨速率小于所述第一电介质层220的研磨速率。
在其它实施例中，预研磨工艺可以替换为干法刻蚀工艺，将所述第一掩膜层215上覆盖所述第一电介质层220减薄至一预定厚度，所述预定厚度较佳的为
例如
可以保护所述第一掩膜层215，防止所述第一掩膜层215在步骤S13前被不期望的损伤。
之后，进行步骤S13，如图12所示，至少去除所述第一掩膜层215顶部中间区域的部分厚度，使得所述第一掩膜层215顶部边缘区域高于所述第一掩膜层215顶部中央区域。较佳的，采用研磨工艺对所述第一电介质层220和第一掩膜层215进行研磨，其中，所述第一掩膜层215的研磨速率大于所述第一电介质层220的研磨速率，优选的，所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率的2倍，使得所述第一掩膜层215顶部边缘区域的去除量小于所述第一掩膜层215顶部中央区域的去除量，使得所述第一掩膜层215顶部边缘区域高于所述第一掩膜层215顶部中央区域。较佳的，所述预研磨工艺的压力大于等于2psi(pounds per square inch，磅/平方英寸)，可以保证所述第一掩膜层215的研磨速率大于所述第一电介质层220的研磨速率。
在去除部分厚度的所述第一掩膜层215之后，所述第一掩膜层215边缘区域高出所述第一掩膜层215顶部中央区域的高度H1为
例如
等等，可以保证在步骤S15中，所述第一掩膜层215顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，在保证接触孔完全打开的同时，可以避免所述栅极部分210上顶角被暴露，可以增加接触孔的可靠性，从而提高器件的性能。在去除部分厚度的所述第一掩膜层之后，所述第一掩膜层215边缘区域的剩余厚度为
例如
等等，以保证能够完全阻挡所述栅极部分210。
接着，进行步骤S14，如图13所示，采用等离子体增强化学气相沉积法或高密度电浆法沉积法等方法形成第二电介质层230，所述第二电介质层230覆盖所述第一掩膜层215和第一电介质层230。在本实施例中，所述第二电介质层230的材料为氧化物。采用等离子体增强化学气相沉积法或高密度电浆法沉积法等方法形成所述第二电介质层230的质地较硬，刻蚀的阻挡性较好，在后续步骤去除硬掩膜层和抗反射层时，使得被第二掩膜层覆盖的所述第二电介质层230可以保留下来。
随后，进行步骤S15，进行选择性刻蚀，去除部分所述第一电介质,220和部分所述第二电介质层230。具体的，在本实施例中，所述步骤S15包括以下子步骤：
参考图13和图14，在所述第二电介质层230上形成图形化的第二掩膜层243，较佳的，在所述第二电介质层230和第二掩膜层243之间，自下至上还形成硬掩膜层241和抗反射层242，以提高在选择性刻蚀中的刻蚀可靠性，保证刻蚀的形貌，其中，所述硬掩膜层241的材料为碳，例如无定形碳，可以有效地提高刻蚀的形貌。其中，图14为结构的俯视图，图13为图14沿CC’线的剖面示意图，在图14中为了清楚地显示结构，省略了第一电介质层220、第二电介质层230、第一掩膜层215、硬掩膜层241和抗反射层242。在本实施例中，所述第二掩膜层243是为了形成自对准的接触孔，所以，所述第二掩膜层243覆盖部分所述栅极结构210。所述半导体衬底200包括有源区201以及隔离区202。一般的，所述第三掩膜层243的材料为光阻；
然后，以所述第二掩膜层243为掩膜进行刻蚀，如图15所示，去除部分所述第一电介质层220和部分所述第二电介质层230。所述刻蚀的刻蚀气体包括氢氟气体、氢氟烃气体、氩气、氧气、氮气、一氧化碳、二氧化碳或羰基硫中的几种，受刻蚀工艺的影响，所述第一掩膜层215顶部的边缘区域比所述第一掩膜层215顶部的中间区域的刻蚀速度快，所述第一掩膜层215顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，在保证接触孔222完全打开的同时，可以避免所述栅极部分210上顶角被暴露，可以增加接触孔222的可靠性，从而提高器件的性能；并且，所述第一掩膜层215顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，可以使得所述第一掩膜层215顶部边缘具有利于填充的弧度，在后续填充导电材料以形成导电插塞时，有利于导电材料的填充；此外，还可以保证所述第一掩膜层215具有足够多的剩余厚度，一般的，所述第一掩膜层215的平均剩余厚度大于
经过所述选择性刻蚀后，暴露出部分所述有源区201，暴露出所述有源区201的孔作为接触孔222，在后续的步骤中，向所述接触孔222内填充导电材料以形成导电插塞。
经过上述步骤，所述接触孔222可以完全导通所述有源区201，并且可以避免暴露出所述栅极结构210，提高器件的可靠性。
本发明的较佳实施例如上所述，但是，本发明并不限于上述实施例，例如，在本实施例中，步骤S13采用研磨方法同时去除所述第一掩膜层215和第一电介质层220，在其它实施例中，还可以采用干法刻蚀的工艺，控制所述第一掩膜层215顶部边缘区域的刻蚀速率大于所述第一掩膜层215顶部中央区域的刻蚀速率，例如，刻蚀气体的有机物较多，在所述第一掩膜层215顶部边缘区域形成聚合物的堆积，亦可以使得所述第一掩膜层215顶部边缘区域高于所述第一掩膜层215顶部中央区域，亦在本发明的思想范围之内。
综上，本发明提供一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层；在所述凹槽中填充第一电介质层；至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域；形成第二电介质层，所述第二电介质层覆盖所述第一掩膜层和第一电介质层；进行选择性刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。
其中，至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域，在进行选择性刻蚀时，所述第一掩膜层顶部的边缘区域比所述第一掩膜层顶部的中间区域的刻蚀速度快，所述第一掩膜层顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，在保证接触孔完全打开的同时，可以避免所述栅极部分上顶角被暴露，可以增加接触孔的可靠性，从而提高器件的性能。并且，所述第一掩膜层顶部边缘区域的较高的厚度可以补偿较快的刻蚀速度带来的刻蚀损失，可以使得所述第一掩膜层顶部边缘具有利于填充的弧度，在后续填充导电材料以形成导电插塞时，有利于导电材料的填充。此外，还可以保证所述第一掩膜层215具有足够多的剩余厚度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (22)
1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有多个结构，相邻的所述结构之间具有凹槽，所述结构包括栅极部分和位于所述栅极部分上的第一掩膜层；
在所述凹槽中填充第一电介质层；
至少去除所述第一掩膜层顶部中间区域的部分厚度，所述第一掩膜层顶部边缘区域高于所述第一掩膜层顶部中央区域；
形成第二电介质层，所述第二电介质层覆盖所述第一掩膜层和第一电介质层；以及
进行选择性刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，在至少去除所述第一掩膜层顶部中间区域的部分厚度的步骤中，采用研磨工艺对所述第一电介质层和第一掩膜层进行研磨，其中，所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述研磨工艺的压力大于等于2psi。
4.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第一掩膜层的研磨速率大于所述第一电介质层的研磨速率的2倍。
5.如权利要求1至4中任意一项所述的半导体器件的制备方法，其特征在于，在所述凹槽中填充第一电介质层的步骤中，还在所述第一掩膜层上覆盖所述第一电介质层。
6.如权利要求5所述的半导体器件的制备方法，其特征在于，在去除部分厚度的所述第一掩膜层之前，进行预研磨，暴露出所述第一掩膜层。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述预研磨工艺的压力小于2psi。
8.如权利要求5所述的半导体器件的制备方法，其特征在于，在去除部分厚度的所述第一掩膜层之前，采用干法刻蚀工艺，将所述第一掩膜层上覆盖所述第一电介质层减薄至一预定厚度。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述预定厚度为
10.如权利要求1至4中任意一项所述的半导体器件的制备方法，其特征在于，在去除部分厚度的所述第一掩膜层之前，所述第一掩膜层的厚度为
11.如权利要求1至4中任意一项所述的半导体器件的制备方法，其特征在于，在去除部分厚度的所述第一掩膜层之后，所述第一掩膜层边缘区域的剩余厚度为
12.如权利要求1至4中任意一项所述的半导体器件的制备方法，其特征在于，在去除部分厚度的所述第一掩膜层之后，所述第一掩膜层边缘区域比所述第一掩膜层顶部中央区域高
13.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一掩膜层的材料为氮化硅。
14.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一电介质层的材料为氧化物。
15.如权利要求1所述的半导体器件的制备方法，其特征在于，采用流体化学气相沉积工艺或旋涂工艺形成所述第一电介质层。
16.如权利要求1所述的半导体器件的制备方法，其特征在于，所述栅极部分包括自下至上依次层叠的浮栅、栅间介质层以及控制栅。
17.如权利要求1所述的半导体器件的制备方法，其特征在于，采用等离子体增强化学气相沉积法或高密度电浆法沉积法形成所述第二电介质层。
18.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第二电介质层的材料为氧化物。
19.如权利要求1所述的半导体器件的制备方法，其特征在于，进行选择性刻蚀的步骤包括：
在所述第二电介质层上形成图形化的第二掩膜层；
以所述第二掩膜层为掩膜进行刻蚀，去除部分所述第一电介质层和部分所述第二电介质层。
20.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述第二电介质层和第二掩膜层之间，自下至上还形成有硬掩膜层和抗反射层。
21.如权利要求20所述的半导体器件的制备方法，其特征在于，所述硬掩膜层的材料为碳。
22.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体衬底包括有源区，经过选择性刻蚀后，暴露出部分所述有源区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710104031.5A CN108511342B (zh) | 2017-02-24 | 2017-02-24 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710104031.5A CN108511342B (zh) | 2017-02-24 | 2017-02-24 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511342A CN108511342A (zh) | 2018-09-07 |
| CN108511342B true CN108511342B (zh) | 2021-05-14 |
Family
ID=63373087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710104031.5A Active CN108511342B (zh) | 2017-02-24 | 2017-02-24 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511342B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725083A (zh) * | 2020-05-25 | 2021-11-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197319A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 自对准接触孔的制造方法 |
| KR20080095669A (ko) * | 2007-04-25 | 2008-10-29 | 삼성전자주식회사 | 콘택 구조물 형성 방법 |
| CN103337475A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 双结构接触孔同步刻蚀工艺 |
| CN103681604A (zh) * | 2012-09-07 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 带有自对准接触孔的半导体器件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8741723B2 (en) * | 2012-04-25 | 2014-06-03 | Globalfoundries Inc. | Methods of forming self-aligned contacts for a semiconductor device |
| US9799567B2 (en) * | 2014-10-23 | 2017-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming source/drain contact |
-
2017
- 2017-02-24 CN CN201710104031.5A patent/CN108511342B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197319A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 自对准接触孔的制造方法 |
| KR20080095669A (ko) * | 2007-04-25 | 2008-10-29 | 삼성전자주식회사 | 콘택 구조물 형성 방법 |
| CN103681604A (zh) * | 2012-09-07 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 带有自对准接触孔的半导体器件及其制备方法 |
| CN103337475A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 双结构接触孔同步刻蚀工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511342A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101221598B1 (ko) | 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법. | |
| US10381358B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20220328493A1 (en) | Semiconductor memory device | |
| US20020110973A1 (en) | Fabrication method and structure of a flash memory | |
| CN111508966B (zh) | 三维存储器及其制备方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN111430361A (zh) | 一种3d nand存储器件的制造方法 | |
| WO2022057341A1 (zh) | 半导体结构及其制作方法 | |
| CN108511342B (zh) | 半导体器件的制备方法 | |
| CN101989566B (zh) | 半导体器件和闪存器件的制作方法 | |
| CN105762114A (zh) | 半导体结构的形成方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| US10868022B2 (en) | Flash memory device and fabrication method thereof | |
| US6559009B2 (en) | Method of fabricating a high-coupling ratio flash memory | |
| CN108054167B (zh) | 嵌入式闪存的制作方法 | |
| CN110783339B (zh) | 闪存器件及其制作方法 | |
| US11925017B2 (en) | Semiconductor device having a wall structure surrounding a stacked gate structure | |
| US20060038219A1 (en) | Memory device | |
| CN107564913B (zh) | 一种阶梯覆盖层的平坦化方法 | |
| CN110391241B (zh) | 存储器装置及其制造方法 | |
| US20080135915A1 (en) | Non-volatile memory and method of fabricating the same | |
| US9343477B2 (en) | Semiconductor device and method for fabricating the same | |
| CN108511337B (zh) | 半导体器件的制备方法 | |
| CN104752358A (zh) | 闪存器件及其形成方法 | |
| CN110797341B (zh) | 闪存器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |