CN108511337B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN108511337B CN108511337B CN201710104018.XA CN201710104018A CN108511337B CN 108511337 B CN108511337 B CN 108511337B CN 201710104018 A CN201710104018 A CN 201710104018A CN 108511337 B CN108511337 B CN 108511337B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- mask layer
- mask
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 238000005530 etching Methods 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000007789 gas Substances 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 3
- 239000001569 carbon dioxide Substances 0.000 claims description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 8
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- -1 gallium arsenide Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明揭示了一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层；形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；在所述电介质层上形成图形化的第三掩膜层；以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率，可以增加接触孔的可靠性，从而提高器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制备方法。
背景技术
半导体行业的目标之一是缩小半导体器件的尺寸。为实现这个目标，半导体器件的各个部分的关键尺寸(Critical Dimension，简称CD)越来越小，例如栅极的关键尺寸、接触孔(contact)的关键尺寸等都越来越小。然而，当接触孔的关键尺寸减小到一定尺寸时，会出现接触孔不能完全打开或栅极漏电等问题，影响器件的可靠性以及性能。
发明内容
本发明的目的在于，提供一种半导体器件的制备方法，可以增加接触孔的可靠性，从而提高器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层；
形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；
在所述电介质层上形成图形化的第三掩膜层；
以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以及
以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率。
进一步的，在所述半导体器件的制备方法中，所述第一掩膜层和刻蚀停止层的材料均包括氮化硅，且所述第一掩膜层中氮化硅的密度低于所述刻蚀停止层中氮化硅的密度。
进一步的，在所述半导体器件的制备方法中，采用第一化学气相沉积工艺形成所述第一掩膜层，所述第一化学气相沉积工艺的温度小于500℃。
进一步的，在所述半导体器件的制备方法中，采用第二化学气相沉积工艺或炉管工艺形成所述刻蚀停止层，所述第二化学气相沉积工艺的温度大于等于500℃。
进一步的，在所述半导体器件的制备方法中，所述第一次选择性刻蚀为干法刻蚀，所述第一次选择性刻蚀的刻蚀气体包括氢氟气体、氢氟烃气体、氩气、氧气、氮气、一氧化碳、二氧化碳或羰基硫中的几种。
进一步的，在所述半导体器件的制备方法中，所述第二次选择性刻蚀为干法刻蚀，射频偏压为30W～100W。
进一步的，在所述半导体器件的制备方法中，所述第二次选择性刻蚀的刻蚀气体包括氢氟烃气体、氩气和氧化性气体。
进一步的，在所述半导体器件的制备方法中，所述进行第一次选择性刻蚀的步骤中，剩余至少部分厚度的所述第二掩膜层。
进一步的，在所述半导体器件的制备方法中，所述第二掩膜层的剩余厚度小于所述刻蚀停止层的厚度。
进一步的，在所述半导体器件的制备方法中，所述第二掩膜层的剩余厚度大于等于
进一步的，在所述半导体器件的制备方法中，所述栅极结构包括自下至上依次层叠的浮栅、栅间介质层以及控制栅。
进一步的，在所述半导体器件的制备方法中，所述第二掩膜层和刻蚀停止层的材料相同。
进一步的，在所述半导体器件的制备方法中，所述第二掩膜层的厚度大于所述刻蚀停止层的厚度。
进一步的，在所述半导体器件的制备方法中，所述提供半导体衬底的步骤包括：
提供所述半导体衬底；
在所述半导体衬底上形成有栅极膜层；
在所述栅极膜层上形成有第一掩膜；
在所述第一掩膜上形成有第二预掩膜；
选择性刻蚀所述第二预掩膜、第一掩膜以及栅极膜层，形成所述栅极结构以及位于所述栅极结构上的第一掩膜层以及第二预掩膜；
形成所述刻蚀停止膜，所述刻蚀停止膜覆盖所述第二预掩膜层和所述栅极结构以外的半导体衬底。
进一步的，在所述半导体器件的制备方法中，在所述第一次选择性刻蚀中，所述电介质层与所述刻蚀停止层的刻蚀选择比大于等于3∶1，且，所述电介质层与所述第二掩膜层的刻蚀选择比大于等于3∶1。
进一步的，在所述半导体器件的制备方法中，所述电介质层的材料为氧化物。
进一步的，在所述半导体器件的制备方法中，采用流体化学气相沉积工艺、旋涂工艺或高深宽比工艺形成所述电介质层。
进一步的，在所述半导体器件的制备方法中，在所述电介质层和第三掩膜层之间，自下至上还形成硬掩膜层和抗反射层。
进一步的，在所述半导体器件的制备方法中，所述硬掩膜层的材料为碳。
与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：
在本发明提供的半导体器件的制备方法中，所述栅极结构上自下至上依次形成第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成刻蚀停止层；形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；在所述电介质层上形成图形化的第三掩膜层；以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率。所述第一掩膜层上设置有第二掩膜层，在进行第一次选择性刻蚀时，可以防止所述第一掩膜层被过早地刻蚀，在进行第二次选择性刻蚀时，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率，可以避免所述第一掩膜层被过度刻蚀，可以增加接触孔的可靠性，从而提高器件的性能。
附图说明
图1-图5为一种半导体器件在制备过程中的结构示意图；
图6为本发明一实施例的半导体器件的制备方法的流程图；
图7-图15为本发明一实施例的半导体器件在制备过程中的结构示意图。
具体实施方式
图1-图5为一种半导体器件在制备过程中的结构示意图。图1为结构的俯视图，在图1中清楚地显示结构，省略了电介质层、掩膜层和刻蚀停止层。图2为图1沿AA’线的剖面图，图3为图1沿BB’线的剖面图。
参考图1至图3，半导体衬底100包括有源区101以及隔离区102，半导体衬底100上形成有栅极结构110，所述栅极结构110上形成有掩膜层111，刻蚀停止层112覆盖所述栅极结构110和半导体衬底100。电介质层120覆盖所述刻蚀停止层112，在所述电介质层120上形成图形化的光掩膜层130。
当以光掩膜层130为掩膜进行刻蚀时，会出现图4和图5两种情况，其中，图4和图5为图1的结构进行刻蚀后沿BB’线的剖面图。如图4所示，由于接触孔121深宽比较大，如果刻蚀不足，底部的所述电介质层120和刻蚀停止层112不能去除干净，接触孔(contact)121内会残留部分所述电介质层120，在接触孔121内填充导电插塞后，导电插塞无法将有源区101电性引出；如图5所示，如果刻蚀过量，掩膜层111会过多的去除，特别是所述栅极结构110上顶角的掩膜层111被去除，使得所述栅极结构110上顶角(a区域)被暴露，在接触孔121内填充导电插塞后，导电插塞和栅极结构110串联漏电。
发明人进行研究发现，当刻蚀位于所述半导体衬底100上的刻蚀停止层112时，位于所述栅极结构110上的刻蚀停止层112以及掩膜层111亦会被刻蚀，使得掩膜层111被不期望的刻蚀。发明人进一步研究发现，如果在刻蚀位于所述半导体衬底100上的刻蚀停止层112时，如果能够使所述刻蚀停止层112的刻蚀速率大于所述掩膜层111的刻蚀速率，则不会过多的损伤所述掩膜层；并且，在刻蚀所述电介质层120时，如果所述掩膜层111上的刻蚀停止层112能够很好地保护所述掩膜层111，则可以进一步防止掩膜层111被不期望的刻蚀。
根据上述研究，发明人提供一种半导体器件的制备方法，如图6所示，包括：
步骤S11、提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层；
步骤S12、形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；
步骤S13、在所述电介质层上形成图形化的第三掩膜层；
步骤S14、以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以及
步骤S15、以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率。
所述第一掩膜层上设置有第二掩膜层，在步骤S14中进行第一次选择性刻蚀时，可以防止所述第一掩膜层被过早地刻蚀，在步骤S15中进行第二次选择性刻蚀时，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率，可以避免所述第一掩膜层被过度刻蚀，可以增加接触孔的可靠性，从而提高器件的性能。
下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下请参阅图7-图15具体说明本发明的半导体器件的制备方法。
首先，进行步骤S11，提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层。具体的，在本实施例中，所述步骤S11包括以下子步骤：
如图7所示，提供所述半导体衬底200，所述半导体衬底200的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物，在本实施例中，所述半导体衬底200的材料为单晶硅(Si)。所述半导体衬底200包括有源区201以及隔离区。
在所述半导体衬底200上形成栅极膜层，继续参考图7，在本实施例中，所述栅极膜层包括浮栅膜211’、栅间介质层膜212’以及控制栅膜213’，其中，所述栅间介质层膜212’可以包括自下至上依次堆叠的氧化层、氮化层、氧化层，用于形成ONO层。此外，所述浮栅膜211’和半导体衬底200之间还可以形成氧化层214’，用于形成栅氧层；
如图8所示，在所述栅极膜层上形成第一掩膜215’，在本实施例中，所述第一掩膜215’的材料为低密度的氮化硅，可以采用第一化学气相沉积工艺形成所述低密度的氮化硅，所述第一化学气相沉积工艺的温度小于500℃，例如200℃、300℃或400℃，以保证氮化硅的密度；
如图9所示，在所述第一掩膜215’上形成第二预掩膜216’，在本实施例中，所述第二预掩膜216’的材料为高密度的氮化硅，即所述第二预掩膜216’的氮化硅的密度大于所述第一掩膜215’的氮化硅的密度。可以采用第二化学气相沉积工艺或炉管工艺形成所述第二预掩膜216’，所述第二化学气相沉积工艺的温度大于等于500℃，例如600℃、700℃或800℃；
如图10所示，选择性刻蚀所述第二预掩膜216’、第一掩膜215’以及栅极膜层、氧化层214’，形成所述栅极结构210以及位于所述栅极结构210上的第一掩膜层215以及第二预掩膜层216。其中所述栅极结构210包括自下至上依次层叠的浮栅211、栅间介质层212以及控制栅213，所述栅极结构210与所述半导体衬底200之间形成有栅氧层214；
之后，还可以在所述栅极结构210的侧壁处形成侧墙，所述侧墙为本领域的普通技术人员可以理解的，在图中未具体示出；
继续参考图10，形成所述刻蚀停止膜217，所述刻蚀停止膜217覆盖所述第二预掩膜层216和所述栅极结构210以外的半导体衬底200，此外，所述刻蚀停止膜217还可以覆盖所述栅极结构210的侧壁。在本实施例中，所述刻蚀停止膜217的材料为高密度的氮化硅，即所述刻蚀停止膜217的氮化硅的密度大于所述第一掩膜215’的氮化硅的密度。可以采用第二化学气相沉积工艺或炉管工艺形成所述刻蚀停止膜217，所述第二化学气相沉积工艺的温度大于等于500℃，例如600℃、700℃或800℃。所述刻蚀停止层217包括第一部分2171和第二部分2172，所述第一部分2171位于所述第二预掩膜层216上，所述第二部分2172位于所述栅极结构210以外的半导体衬底200上。所述第一部分2171和第二预掩膜层216共同形成第二掩膜层218，所述第二部分2172作为刻蚀停止层。所述第二掩膜层218的厚度大于所述刻蚀停止层2172的厚度，可以在第一次选择性刻蚀中，保证至少有部分厚度的第二掩膜层218被保留。
然后，进行步骤S12，如图11所示，形成一电介质层220，所述电介质层220覆盖所述第二掩膜层218和刻蚀停止层2172。在本实施例中，所述电介质层220的材料为氧化物，可以保证在第一次选择性刻蚀中，所述电介质层220与所述刻蚀停止层2172的刻蚀选择比以及所述电介质层220与所述第二掩膜层218的刻蚀选择比。较佳的，采用流体化学气相沉积工艺、旋涂工艺或高深宽比工艺(HARP)形成所述电介质层220，可以提高所述电介质层220的填充能力。
接着，进行步骤S13，在所述电介质层220上形成图形化的第三掩膜层。较佳的，如图12所示，在所述电介质层220和第三掩膜层之间，自下至上还形成硬掩膜层231和抗反射层232，以提高在第一次选择性刻蚀中的刻蚀可靠性，保证刻蚀的形貌，其中，所述硬掩膜层231的材料为碳，例如无定形碳，可以有效地提高刻蚀的形貌。参考图12和图13，其中，图13为结构的俯视图，图12为图13沿CC’线的剖面示意图，在图13中为了清楚地显示结构，省略了电介质层220、第一掩膜层215、第二掩膜层218、刻蚀停止层2172、硬掩膜层231和抗反射层232。在本实施例中，所述第三掩膜层233是为了形成自对准的接触孔，所以，所述第三掩膜层233覆盖部分所述栅极结构210。一般的，所述第三掩膜层233的材料为光阻。
之后，进行步骤S14，如图14所示，以所述第三掩膜层233为掩膜，进行第一次选择性刻蚀，去除未被所述第三掩膜层233覆盖的所述电介质层220，由于所述栅极结构210上的电介质层220比所述第一部分2171上的电介质层220薄，所以，在此过程中，会去除至少部分厚度的所述第二掩膜层218，在图14中，去除了所述第一部分2171和部分所述第二预掩膜层216。
较佳的，所述进行第一次选择性刻蚀的步骤中，剩余至少部分厚度的所述第二掩膜层218(在本实施例中剩余至少部分厚度的所述第二预掩膜层216)，可以保证在第一次选择性刻蚀中所述第一掩膜层215不会被刻蚀，使得在第二次选择性刻蚀中，所述第一掩膜层215具有足够的厚度阻挡第二次选择性刻蚀，而不会被过度刻蚀而暴露出所述栅极结构210。优选的，所述第二掩膜层218的剩余厚度大于等于
例如
等等。
进一步的，所述第二掩膜层218的剩余厚度小于所述刻蚀停止层2172的厚度，以保证第二次选择性刻蚀时能暴露出所述第一掩膜层215。
在本实施例中，所述第一次选择性刻蚀为干法刻蚀，所述第一次选择性刻蚀的刻蚀气体包括氢氟气体、氢氟烃气体、氩气、氧气、氮气、一氧化碳、二氧化碳或羰基硫中的几种，可以保证在所述第一次选择性刻蚀中，所述电介质层220与所述刻蚀停止层2172的刻蚀选择比大于等于3∶1，且，所述电介质层220与所述第二掩膜层218的刻蚀选择比大于等于3∶1，保证被暴露的所述电介质层220可以去除干净，并且不会过度刻蚀所述刻蚀停止层2172和第二掩膜层218。
随后，进行步骤S15，如图15所示，继续以所述第三掩膜层233为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层2172，在所述第二次选择性刻蚀中，所述刻蚀停止层2172的刻蚀速率大于所述第一掩膜层215的刻蚀速率，可以避免所述第一掩膜层215被过度刻蚀，避免暴露出所述栅极结构210。在本实施例中，由于所述刻蚀停止层2172的氮化硅的密度大于所述第一掩膜层215的氮化硅的密度，所以，所述第二次选择性刻蚀为偏压较低的干法刻蚀，可以保证在第二次选择性刻蚀中，所述刻蚀停止层2172的刻蚀速率远远大于所述第一掩膜层215的刻蚀速率，较佳的，射频偏压为30W～100W，可以保证所述刻蚀停止层2172被刻蚀干净，而所述第一掩膜层215被刻蚀的较少。优选的，所述第二次选择性刻蚀的刻蚀气体包括氢氟烃气体、氩气和氧化性气体，使得所述刻蚀停止层2172的刻蚀速率远远大于所述第一掩膜层215的刻蚀速率。
经过所述第二次选择性刻蚀后，暴露出部分所述有源区201，暴露出所述有源区201的孔作为接触孔121，在后续的步骤中，向所述接触孔121内填充导电材料以形成导电插塞。
经过上述步骤，所述接触孔121可以完全导通所述有源区201，并且可以避免暴露出所述栅极结构210，提高器件的可靠性。
本发明的较佳实施例如上所述，但是，本发明并不限于上述实施例，例如，在本实施例中，所述第二掩膜层和刻蚀停止层的材料相同，均为高密度的氮化硅，所述第一掩膜层的材料为低密度的氮化硅，在其他实施例中，所述第一掩膜层、第二掩膜层和刻蚀停止层的材料可以为其它材料，只要保证在所述第一次选择性刻蚀中，去除至少部分厚度的所述第二掩膜层，并且，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率，亦可以实现所述接触孔可以完全导通所述有源区，并且可以避免暴露出所述栅极结构，亦在本发明的思想范围之内。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (20)
1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构，所述栅极结构上自下至上依次形成有第一掩膜层和第二掩膜层，所述栅极结构以外的半导体衬底上形成有刻蚀停止层；
形成一电介质层，所述电介质层覆盖所述第二掩膜层和刻蚀停止层；
在所述电介质层上形成图形化的第三掩膜层；
以所述第三掩膜层为掩膜，进行第一次选择性刻蚀，去除部分所述电介质层，并去除至少部分厚度的所述第二掩膜层；以及
以所述第三掩膜层为掩膜，进行第二次选择性刻蚀，去除部分所述刻蚀停止层，在所述第二次选择性刻蚀中，所述刻蚀停止层的刻蚀速率大于所述第一掩膜层的刻蚀速率。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述第一掩膜层和刻蚀停止层的材料均包括氮化硅，且所述第一掩膜层中氮化硅的密度低于所述刻蚀停止层中氮化硅的密度。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，采用第一化学气相沉积工艺形成所述第一掩膜层，所述第一化学气相沉积工艺的温度小于500℃。
4.如权利要求2所述的半导体器件的制备方法，其特征在于，采用第二化学气相沉积工艺或炉管工艺形成所述刻蚀停止层，所述第二化学气相沉积工艺的温度大于等于500℃。
5.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第一次选择性刻蚀为干法刻蚀，所述第一次选择性刻蚀的刻蚀气体包括氢氟气体、氢氟烃气体、氩气、氧气、氮气、一氧化碳、二氧化碳或羰基硫中的几种。
6.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第二次选择性刻蚀为干法刻蚀，射频偏压为30W～100W。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述第二次选择性刻蚀的刻蚀气体包括氢氟烃气体、氩气和氧化性气体。
8.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，所述进行第一次选择性刻蚀的步骤中，剩余至少部分厚度的所述第二掩膜层。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述第二掩膜层的剩余厚度小于所述刻蚀停止层的厚度。
10.如权利要求8所述的半导体器件的制备方法，其特征在于，所述第二掩膜层的剩余厚度大于等于
11.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，所述栅极结构包括自下至上依次层叠的浮栅、栅间介质层以及控制栅。
12.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，所述第二掩膜层和刻蚀停止层的材料相同。
13.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，所述第二掩膜层的厚度大于所述刻蚀停止层的厚度。
14.如权利要求13所述的半导体器件的制备方法，其特征在于，所述提供半导体衬底的步骤包括：
提供所述半导体衬底；
在所述半导体衬底上形成栅极膜层；
在所述栅极膜层上形成第一掩膜；
在所述第一掩膜上形成第二预掩膜；
选择性刻蚀所述第二预掩膜、第一掩膜以及栅极膜层，形成所述栅极结构以及位于所述栅极结构上的第一掩膜层以及第二预掩膜层；
形成刻蚀停止膜，所述刻蚀停止膜覆盖所述第二预掩膜层和所述栅极结构以外的半导体衬底。
15.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，在所述第一次选择性刻蚀中，所述电介质层与所述刻蚀停止层的刻蚀选择比大于等于3:1，且，所述电介质层与所述第二掩膜层的刻蚀选择比大于等于3:1。
16.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，所述电介质层的材料为氧化物。
17.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，采用流体化学气相沉积工艺、旋涂工艺或高深宽比工艺形成所述电介质层。
18.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，在所述电介质层和第三掩膜层之间，自下至上还形成硬掩膜层和抗反射层。
19.如权利要求18所述的半导体器件的制备方法，其特征在于，所述硬掩膜层的材料为碳。
20.如权利要求1至7中任意一项所述的半导体器件的制备方法，其特征在于，所述半导体衬底包括有源区，经过所述第二次选择性刻蚀后，暴露出部分所述有源区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710104018.XA CN108511337B (zh) | 2017-02-24 | 2017-02-24 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710104018.XA CN108511337B (zh) | 2017-02-24 | 2017-02-24 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511337A CN108511337A (zh) | 2018-09-07 |
| CN108511337B true CN108511337B (zh) | 2020-12-15 |
Family
ID=63372771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710104018.XA Active CN108511337B (zh) | 2017-02-24 | 2017-02-24 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511337B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866876A (zh) * | 2009-04-14 | 2010-10-20 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的制作工艺 |
| US9548366B1 (en) * | 2016-04-04 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self aligned contact scheme |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652791B1 (ko) * | 2003-12-18 | 2006-11-30 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
-
2017
- 2017-02-24 CN CN201710104018.XA patent/CN108511337B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866876A (zh) * | 2009-04-14 | 2010-10-20 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的制作工艺 |
| US9548366B1 (en) * | 2016-04-04 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self aligned contact scheme |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511337A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104795331B (zh) | 晶体管的形成方法 | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| CN109727908B (zh) | 3d nand存储器件中导电插塞的形成方法及3d nand存储器件 | |
| US9922985B2 (en) | Semiconductor memory device and fabrication method thereof | |
| US10483269B2 (en) | EEPROM device | |
| CN107316808B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| EP3179503B1 (en) | Fabrication methods for an nand flash memory | |
| US20240172434A1 (en) | Semiconductor device having stacks aside stacked gate structure and manufacturing method thereof | |
| CN109273359B (zh) | 一种刻蚀方法 | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| US9214392B1 (en) | Method of forming contact hole and semiconductor structure with contact plug | |
| KR102316932B1 (ko) | 집적 회로용 얕은 트렌치 격리부 | |
| CN108511337B (zh) | 半导体器件的制备方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN109461651A (zh) | 改善硅化物阻挡层刻蚀缺陷的方法 | |
| CN108511342B (zh) | 半导体器件的制备方法 | |
| CN113394222A (zh) | 闪存的制备方法 | |
| CN107799408B (zh) | 半导体器件的制备方法 | |
| CN107482008B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN110797344B (zh) | 一种半导体器件的制造方法 | |
| CN111725137B (zh) | 一种半导体器件的形成方法 | |
| CN111430241B (zh) | 半导体结构及其形成方法 | |
| CN115472615A (zh) | 闪存存储器及其制造方法 | |
| US20050090088A1 (en) | Method for forming a word line spacer with good square profile |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |