CN109273359B - 一种刻蚀方法 - Google Patents
一种刻蚀方法 Download PDFInfo
- Publication number
- CN109273359B CN109273359B CN201811124465.2A CN201811124465A CN109273359B CN 109273359 B CN109273359 B CN 109273359B CN 201811124465 A CN201811124465 A CN 201811124465A CN 109273359 B CN109273359 B CN 109273359B
- Authority
- CN
- China
- Prior art keywords
- channel hole
- layer
- etching process
- channel
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 168
- 238000005530 etching Methods 0.000 title claims abstract description 73
- 239000010410 layer Substances 0.000 claims abstract description 238
- 239000011241 protective layer Substances 0.000 claims abstract description 59
- 238000001039 wet etching Methods 0.000 claims abstract description 45
- 238000001312 dry etching Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 23
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 210000001503 joint Anatomy 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 13
- 239000007789 gas Substances 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 238000003860 storage Methods 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种刻蚀方法，该刻蚀方法在采用干法刻蚀工艺去除掉沟道孔底部的保护层之后，采用湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层，因湿法腐蚀工艺具有各向同性的特点，因此，在湿法去除沟道孔底部的存储器层时，湿法腐蚀工艺不仅会沿着沟道孔竖直方向向下腐蚀存储器层，还会沿着沟道孔横向方向横向刻蚀存储器层，如此，刻蚀掉的存储器层的横向尺寸大于先前干法刻蚀工艺刻蚀掉的保护层的横向尺寸，最后在去除掉沟道孔侧壁上的保护层之后，就会在沟道孔底部形成较大的横向空间。该较大的横向空间有利于后续沉积的多晶硅与沟道孔底部的外延结构的连接，进而有利于提高3D NAND存储器的性能。
Description
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种刻蚀方法。
背景技术
3D NAND存储器是一种拥有三维堆叠结构的闪存器件，其存储核心区是 由交替堆叠的金属栅层和绝缘层结合垂直沟道孔组成。相同面积条件下，垂直 堆叠的金属栅层越多，意味着闪存器件的存储密度越大、容量越大。目前常见 的存储结构的字线堆叠层数可达数十上百层。
在3D NAND存储器的制造过程中，需要去除掉形成于沟道孔底部的部分 存储器层。现有去除沟道孔底部的部分存储器层的方法一般是通过干法刻蚀工 艺实现。然而，由于干法刻蚀工艺的各向异性的特点，等离子体只能沿着沟道 孔竖直方向向下进行刻蚀，又由于在3D NAND存储器中，沟道孔的深度较深， 导致刻蚀的沟道孔底部的关键尺寸较小，如此，导致后续形成的沟道层与沟道 孔底部的外延结构的连接性较差，从而影响3D NAND存储器的性能。
此外，当3D NAND存储器为多个子堆叠结构形成的整体结构时，等离子 体还会破坏堆叠结构的临近子堆叠结构的对接位置处的薄膜，降低3D NAND 存储器的性能。
发明内容
有鉴于此，本申请提供了一种刻蚀方法，以解决上述技术问题。
为了解决上述技术问题，本申请采用了如下技术方案：
一种刻蚀方法，包括：
提供待刻蚀结构，所述待刻蚀结构包括衬底和位于所述衬底上的堆叠结 构，所述堆叠结构设置有沟道孔，所述沟道孔的内壁上形成有存储器层和覆盖 于所述存储器层之上的保护层；
采用干法刻蚀工艺去除沟道孔底部的保护层；
采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层。
可选地，所述沟道孔的底部形成有由衬底外延生长的外延结构，所述外延 结构位于所述存储器层的下方；
所述采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层 之后，还包括：
采用第二湿法腐蚀工艺刻蚀掉沟道孔底部的部分外延结构。
可选地，所述采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存 储器层之后，还包括：
采用第三湿法腐蚀工艺去除残留在沟道孔内部的保护层。
可选地，所述采用第三湿法腐蚀工艺去除残留在沟道孔内部的保护层之 后，还包括：
向所述沟道孔内填充沟道层，所述沟道层覆盖于所述存储器层和所述外延 结构之上。
可选地，所述保护层的材料为沟道材料，所述采用第一湿法腐蚀工艺或气 体刻蚀工艺去除沟道孔底部的存储器层之后，还包括：
向所述沟道孔内填充沟道材料薄膜层，所述沟道材料薄膜层覆盖于所述保 护层、所述存储器层和所述外延结构之上；所述沟道材料薄膜层和保护层共同 作为沟道层。
可选地，所述沟道材料薄膜层与保护层的材料相同。
可选地，所述采用第一湿法腐蚀工艺去除沟道孔底部的存储器层，具体包 括：
选用HF溶液和H3PO4溶液采用湿法腐蚀工艺或气体刻蚀工艺去除沟道孔 底部的存储器层。
可选地，所述采用第三湿法腐蚀工艺去除残留在沟道孔内部的保护层，具 体包括：
采用HF溶液和TMAH溶液去除残留在沟道孔内部的保护层。
可选地，所述采用第二湿法腐蚀工艺刻蚀掉沟道孔底部的部分外延结构， 具体包括：
采用HF溶液和TMAH溶液刻蚀掉沟道孔底部的部分外延结构。
可选地，采用气体刻蚀工艺去除沟道孔底部的存储器层，具体包括：
采用HF气体和氨气去除沟道孔底部的存储器层。
可选地，所述采用HF气体和氨气去除沟道孔底部的存储器层的工艺条件 如下：
压力小于100Torr，温度小于70℃。
可选地，所述堆叠结构包括第一子堆叠结构和位于所述第一子堆叠结构之 上的第二子堆叠结构；
所述沟道孔包括贯穿所述第一子堆叠结构的第一子沟道孔和贯穿所述第 二子堆叠结构的第二子沟道孔，所述第一子沟道孔和第二子沟道孔连通，且所 述第一子沟道孔的底部口径小于所述第二子沟道孔的顶部口径。
可选地，所述保护层为多晶硅层。
可选地，所述待刻蚀结构为3D NAND存储器。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请提供的刻蚀方法中，在采用干法刻蚀工艺 去除掉沟道孔底部的保护层之后，采用湿法腐蚀工艺或气体刻蚀工艺去除沟道 孔底部的存储器层，因湿法腐蚀工艺和气体刻蚀工艺具有各向同性的特点，因 此，在湿法腐蚀工艺和气体刻蚀工艺去除沟道孔底部的存储器层时，湿法溶液 或刻蚀气体不仅会沿着沟道孔竖直方向向下腐蚀存储器层，还会沿着沟道孔横 向方向横向刻蚀存储器层，如此，刻蚀掉的存储器层的横向尺寸大于先前干法 刻蚀工艺刻蚀掉的保护层的横向尺寸，最后在去除掉沟道孔侧壁上的保护层之 后，就会在沟道孔底部形成较大的横向空间。该较大的横向空间有利于后续沉 积的沟道层与沟道孔底部的外延结构的连接，进而有利于提高3D NAND存储 器的性能。
而且，当3D NAND存储器为多个子堆叠结构键合形成的整体结构时，因 采用湿法工艺去除存储器层，因此，不存在等离子体对子堆叠结构邻近键合位 置处的薄膜的破坏，因而也就不会对3D NAND存储器的性能带来负面影响。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式 时用到的附图做一简要说明。显而易见地，这些附图仅是本申请的部分实施例。
图1是一种用于制造3D NAND存储器的堆叠结构的剖面示意图；
图2是一种去除沟道孔底部的存储器层的方法的流程示意图；
图3(1)至图3(4)为图2所示的方法流程中的各步骤对应的剖面结构 示意图；
图4是另一种用于制造3D NAND存储器的堆叠结构的剖面示意图；
图5是本申请实施例提供的一种刻蚀方法流程示意图；
图6(1)至图6(6)是本申请实施例提供的一种刻蚀方法一系列制程对 应的剖面结构示意图；
图7是本申请实施例提供的另一种刻蚀方法流程示意图；
图8(1)至图8(2)是本申请实施例提供的另一种刻蚀方法一系列制程 对应的剖面结构示意图；
图9是本申请实施例提供的一种3D NAND存储器结构示意图。
具体实施方式
通常情况下，用于制造3D NAND存储器的堆叠结构的剖面示意图如图1所 示，其包括形成于衬底101之上的氮化硅和二氧化硅交替层叠的堆叠结构102， 在该堆叠结构102中形成有贯穿该堆叠结构102的沟道孔103，该沟道孔103的底 部形成有从衬底101外延生长出的外延结构104，为了形成存储结构，该沟道孔 103内还包括依次沉积在沟道孔103内壁上的存储器层。
在图1中，存储器层依次包括电荷阻挡层105、电荷捕获层106和电荷遂穿 层107，其对应的材料分别为氧化硅、氮化硅和氧化硅。该电荷阻挡层105、电 荷存储层196和电荷遂穿层107形成的结构在业界通常称为ONO结构。在3D NAND存储器的制造过程中，需要在沟道孔103底部的ONO结构中形成露出部 分外延结构104的开口，因此，需要沟道孔部分底部103上方的存储器层。
需要说明，在图1中示出的存储器是以电荷捕获型存储器为例说明的。实 际上，存储器也可以为电荷存储型存储器。当为电荷存储型存储器时，该存储 器层可以包括电荷阻挡层、电荷存储层和电荷遂穿层。
一种去除沟道孔部分底部103上方的存储器层的方法的流程示意图如图2 所示，其包括以下步骤：
S201：为了保护沟道孔103侧壁上的存储器层，先沿着沟道孔103的内表面 上形成一层多晶硅保护层108。
该步骤执行完对应的剖面结构示意图如图3(1)所示。
S202：采用干法刻蚀工艺刻蚀沟道孔103底部的多晶硅保护层108以及位于 多晶硅保护层108下方的存储器层，直至露出外延结构104。
需要说明，干法刻蚀工艺中，采用的等离子体的分布区域位于图中两条虚 线之间的范围内。
该步骤执行完对应的剖面结构示意图如图3(2)所示。
S203：采用湿法腐蚀工艺去除残留在沟道孔内部的保护层108。
该步骤执行完对应的剖面结构示意图如图3(3)所示。
S204：沿着沟道孔103内壁形成沟道层109。
该步骤执行完对应的剖面结构示意图如图3(4)所示。
此外，在上述方法中，在S202和S203之间，还可以包括：采用注入去离子 水的液体清洗干法刻蚀后的结构。
在上述去除沟道孔部分底部103的存储器层的方法中，存在以下问题：
因干法刻蚀工艺采用定向等离子体对待刻蚀结构进行刻蚀，因此，等离 子体只能沿着等离子体的运动方向进行刻蚀，因此，在本申请中，等离子体只 能沿着沟道孔竖直方向向下进行刻蚀，图3(2)中沟道孔内的两虚直线示意出 等离子体在沟道孔内的边界，又由于在3D NAND存储器中，沟道孔的深度较 深，导致刻蚀的沟道孔底部的关键尺寸较小，图3(2)中沟道孔底部的椭圆圈 定的区域中显示出沟道孔底部的关键尺寸CD。如此，导致后续形成的多晶硅 与沟道孔底部的外延结构的连接性较差，从而影响3D NAND存储器的性能。
此外，当3D NAND存储器为两个上下放置的子堆叠结构对接在一起的整 体结构时，3D NAND存储器的堆叠结构402如图4所示。其包括位于衬底401 之上，其包括第一子堆叠结构4021和位于第一子堆叠结构4021之上的第二子 堆叠结构4022；第一子堆叠结构4021内包括贯穿所述第一子堆叠结构4021 的第一子沟道孔4031，
第二子堆叠结构4022内部包括贯穿所述第二子堆叠结构4022的第二子沟 道孔4032，所述第一子沟道孔4031和第二子沟道孔4032连通，且所述第一 子沟道孔4031的底部口径小于所述第二子沟道孔4032的顶部口径。
作为示例，第一子沟道孔4031和第二子沟道孔4032的形状可以均为倒梯 形。
其中，在第一子沟道孔4031的底部设置有自衬底401外延生长的外延结构 404。
在该第一子沟道孔4031和第二子沟道孔的内壁上沿着沟道孔径向向内方 向依次层叠设置有电荷阻挡层405、存储层406和电荷遂穿层407。
因沟道孔形成工艺的原因，每个子堆叠结构的沟道孔通常为开口为上宽下 窄的形状。因此，在邻近两个子堆叠结构的对接位置处(图4中的椭圆圈A所 示的位置)，会形成一个很窄的通道，称为沟道孔的“颈部”，在“颈部”的下 方会形成死角，在“颈部”，因通道最窄，所以，通过此处的等离子体会破坏 该“颈部”表面的薄膜，而该处的薄膜为形成电荷存储器件的薄膜，因此，等 离子体对该处薄膜的破坏，会导致3D NAND存储器的失效。另外，等离子体 会在“颈部”的下方的死角聚集，如此，也会对该死角出的薄膜产生破坏作用。 因此，当3D NAND存储器为两个上下放置的子堆叠结构对接在一起的整体结 构时，若采用上述的方法来去除沟道孔103底部的存储器层，则会对3D NAND 存储器的性能带来负面影响。
为了解决上述技术问题，本申请实施例提供了一种去除3D NAND存储器 的沟道孔部分底部的存储器层的刻蚀方法。
该方法在采用干法刻蚀工艺去除掉沟道孔底部的保护层之后，采用湿法腐 蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层，因湿法腐蚀工艺和气体刻 蚀工艺具有各向同性的特点，因此，在湿法腐蚀工艺和气体刻蚀工艺去除沟道 孔底部的存储器层时，湿法溶液或刻蚀气体不仅会沿着沟道孔竖直方向向下腐 蚀存储器层，还会沿着沟道孔横向方向横向刻蚀存储器层，如此，刻蚀掉的存 储器层的横向尺寸大于先前干法刻蚀工艺刻蚀掉的保护层的横向尺寸，最后在 去除掉沟道孔侧壁上的保护层之后，就会在沟道孔底部形成较大的横向空间。 该较大的横向空间有利于后续沉积的多晶硅与沟道孔底部的外延结构的连接， 进而有利于提高3D NAND存储器的性能。
而且，当3D NAND存储器为多个子堆叠结构对接形成的整体结构时，因 采用湿法工艺去除存储器层，因此，不存在等离子体对子堆叠结构邻近对接界 面位置处的薄膜的破坏，因而也就不会对3D NAND存储器的性能带来负面影 响。
下面结合附图对本申请提供的一种3D NAND存储器沟道孔部分底部的存 储器层的刻蚀方法进行详细描述。
请参见图5，本申请实施例提供的一种3D NAND存储器沟道孔底部的存储 器层的刻蚀方法包括以下步骤：
S501：提供待刻蚀结构，所述待刻蚀结构包括衬底和位于所述衬底上的堆 叠结构，所述堆叠结构内部设置有沟道孔；所述沟道孔的内壁上形成有存储器 层和覆盖于所述存储器层之上的保护层，其中，存储器层包括沿沟道孔的径向 向内的方向依次层叠的电荷阻挡层、存储层和电荷遂穿层。
如图6(1)所示，该待刻蚀结构包括衬底700和位于所述衬底700上的 堆叠结构702，该堆叠结构702的内部设置有沟道孔703。在沟道孔703底部 包括由衬底700外延生长的外延结构704。当衬底700为硅衬底时，外延结构 704可以为单晶硅。
沟道孔703的内壁上沿沟道孔的径向向内的方向依次层叠的电荷阻挡层 705、存储层706、电荷遂穿层707和保护层708；其中，电荷阻挡层705可以 为氧化硅层，存储层706可以为氮化硅层、电荷遂穿层707可以为氧化硅层， 如此，电荷阻挡层705、存储层706、电荷遂穿层707组成存储器层。
需要说明，在本申请实施例中，根据3D NAND存储器的类型，存储层706 可以为电荷存储层，也可以为电荷捕获层。
作为示例，保护层708可以为多晶硅层。
S502：采用干法刻蚀工艺去除沟道孔底部的保护层。
该步骤执行完对应的结构示意图如图6(2)所示。
S503：采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器 层。
因存储器层具体为氧化硅-氮化硅-氧化硅组成的结构，基于该存储器层的 材料特点，作为一示例，为了简化刻蚀工艺，当采用第一湿法腐蚀工艺去除沟 道孔底部的存储器层时，可以选用HF溶液和H3PO4溶液采用湿法腐蚀工艺或 气体刻蚀工艺去除沟道孔底部的存储器层。
因HF溶液对氧化硅具有很强的腐蚀性，H3PO4溶液对氮化硅有很强的腐 蚀性，所以，作为一示例，本步骤可以具体为：先采用HF溶液去除沟道孔底 部的电荷遂穿层707，再采用H3PO4溶液去除沟道孔底部的存储层706，然后 再采用HF溶液去除沟道孔底部的电荷阻挡层705。作为另一示例，本步骤也 可以具体为：采用HF溶液和H3PO4溶液的混合溶液去除存储器层。
作为另一示例，当采用气体刻蚀工艺去除沟道孔底部的存储器层时，可以 采用HF和NH3的混合气体去除沟道孔底部的存储器层。更具体地，采用HF 和NH3的混合气体去除沟道孔底部的存储器层，可以采用低压低温工艺。更 具体地，该低压低温工艺的具体工艺条件可以为压力小于100Torr，温度小于 70℃。
需要说明，因湿法腐蚀方法和气体刻蚀工艺具有各向同性特点，在湿法或 气体刻蚀去除沟道孔底部的存储器层时，湿法溶液或刻蚀气体不仅会沿着沟道 孔竖直方向向下腐蚀存储器层，还会沿着沟道孔横向方向横向刻蚀存储器层， 如此，刻蚀掉的存储器层的横向尺寸大于先前干法刻蚀工艺刻蚀掉的保护层的 横向尺寸，最后在去除掉沟道孔侧壁上的保护层之后，就会在沟道孔底部形成 较大的横向空间。
而且，在本申请实施例中，仅用干法刻蚀工艺去除沟道孔底部的保护层， 因此，能够减少等离子体的轰击时间，从而减少了等离子体对沟道孔“颈部” 处的薄膜的破坏。
因此，如图6(3)所示，湿法腐蚀掉的存储器层的横向尺寸大于干法刻 蚀掉的保护层708的横向尺寸。相当于，在刻蚀掉的保护层708形成的窗口下 方掏出了一个较大的孔洞。
该较大的横向空间有利于后续沉积的多晶硅与沟道孔底部的外延结构的 连接，进而有利于提高3D NAND存储器的性能。
另外，当保护层为多晶硅材料时，HF溶液和H3PO4溶液对多晶硅材料几 乎没有刻蚀作用，因此，在湿法刻蚀沟道孔底部的存储器层时，可以有效减少 该刻蚀过程对侧壁保护层的破坏作用。同样的，HF和NH3的混合气体也对多 晶硅材料几乎没有刻蚀作用，因此，在气体刻蚀沟道孔底部的存储器层时，可 以有效减少该刻蚀过程对侧壁保护层的破坏作用。
S504：采用第三湿法腐蚀工艺去除残留在沟道孔内部的保护层。
在本申请实施例中，因保护层708为多晶硅材料，且该多晶硅材料很容易 与空气的氧气发生氧化反应，表面生成二氧化硅薄层。所以，S504可以具体 为：采用HF溶液和TMAH(四甲基氢氧化铵)溶液去除残留在沟道孔内部的 保护层708。
具体地，可以先采用HF溶液去除掉保护层表面氧化生成的二氧化硅薄层， 然后，再采用TMAH溶液去除残留在沟道孔内部的保护层。
需要说明，该残留在沟道孔内部的保护层708主要包括位于沟道孔侧壁上 的保护层，此外，还包括未被干法刻蚀工艺刻蚀掉的沟道孔底部的保护层708。
该步骤执行完对应的剖面结构示意图如图6(4)所示。
作为本申请的一具体示例，为了提高后续填充在沟道孔的沟道层与外延结 构704的连接性，在S504之后，还可以包括：
S505：采用第二湿法腐蚀工艺刻蚀掉沟道孔底部的部分外延结构。
作为一示例，当衬底700为硅衬底时，外延结构704可以为单晶硅。如此， 在该示例中，外延结构704与保护层708的材料相同，均为硅，因此，两者可 以通过同一刻蚀工艺去除掉或部分去除。如此，S504与S505可以采用同一湿 法腐蚀工艺。
作为本步骤的一具体实现方式，为了更好地调节刻蚀掉的外延结构的高 度，S505可以具体为：
采用HF溶液和TMAH溶液刻蚀掉沟道孔底部的部分外延结构。
具体地，可以先采用HF溶液去除掉外延结构表面氧化生成的二氧化硅薄 层，然后，再采用TMAH溶液刻蚀掉沟道孔底部的部分外延结构。
该步骤执行完对应的剖面结构示意图如图6(5)所示。
此外，作为本申请的另一实现方式，为了后续方便形成3D NAND存储器， 在S505之后，还可以包括：
S506:向沟道孔内填充沟道层，该沟道层覆盖于所述存储器层和所述外延 结构之上。
作为示例，本步骤可以采用本领域惯用的薄膜沉积工艺，向沟道孔内填充 沟道层709，该沟道层709覆盖与存储器层和外延结构704之上。
作为示例，该沟道层709的材料可以为多晶硅。
该步骤执行完对应的剖面结构示意图如图6(6)所示。
以上为本申请实施例提供的3D NAND存储器沟道孔底部的存储器层的刻 蚀方法的具体实现方式。在上述具体实现方式中，3D NAND存储器的堆叠结 构是以单个子堆叠结构为例说明的。实际上，本申请实施例提供的3D NAND 存储器的堆叠结构可以为单个子堆叠结构组成的，也可以由两个或两个以上的 子堆叠结构组成。当3D NAND存储器的堆叠结构包括上下层叠对接在一起的 多个3D NAND存储器的子堆叠结构，每个所述子堆叠结构内部设置有子沟道 孔，多个子堆叠结构上的子沟道孔上下对准形成沟道孔。作为示例，包括两个 子堆叠结构的堆叠结构示意图如图4所示。
需要说明，由两个或两个以上的子堆叠结构形成的3D NAND存储器的堆 叠结构的沟道孔底部的存储器层的刻蚀方法与上述单个子堆叠结构形成的3D NAND存储器的堆叠结构的沟道孔底部的存储器层的刻蚀方法相同，为了简 要起见，在此不再详细描述。
以上为本申请实施例提供的3D NAND存储器沟道孔底部的存储器层的刻 蚀方法的具体实现方式。在该具体实现方式中，在采用干法刻蚀工艺去除掉沟 道孔底部的保护层之后，采用湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的 存储器层，因湿法腐蚀工艺和气体刻蚀工艺具有各向同性的特点，因此，在湿 法腐蚀工艺和气体刻蚀工艺去除沟道孔底部的存储器层时，湿法溶液或刻蚀气 体不仅会沿着沟道孔竖直方向向下腐蚀存储器层，还会沿着沟道孔横向方向横 向刻蚀存储器层，如此，刻蚀掉的存储器层的横向尺寸大于先前干法刻蚀工艺 刻蚀掉的保护层的横向尺寸，最后在去除掉沟道孔侧壁上的保护层之后，就会 在沟道孔底部形成较大的横向空间。该较大的横向空间有利于后续沉积的沟道 层与沟道孔底部的外延结构的连接，进而有利于提高3D NAND存储器的性能。
而且，当3D NAND存储器为多个子堆叠结构对接形成的整体结构时，因 采用湿法工艺去除存储器层，因此，不存在等离子体对子堆叠结构邻近对接位 置处的薄膜的破坏，因而也就不会对3D NAND存储器的性能带来负面影响。
以上为本申请实施例提供的一种3D NAND存储器沟道孔底部的存储器层 的刻蚀方法的具体实现方式。在该具体实现方式中，会去除掉覆盖于沟道孔侧 壁的存储器层上的保护层，然后再在存储器层上形成沟道层。实际上，作为本 身的另一实施例，当保护层的材料为沟道材料时，该保护层作为沟道层。如此， 在该情形下，可以不去除覆盖于沟道孔侧壁的存储器层上的保护层。基于此， 本申请还提供了另一种3D NAND存储器沟道孔底部的存储器层的刻蚀方法的 具体实现方式。
请参见图7至图8(2)，本申请实施例提供的另一种3D NAND存储器沟道 孔底部的存储器层的刻蚀方法包括以下步骤：
S701至S703与上述实施例中的S501至S503相同，为了简要起见，在此不 再详细描述。
S704：采用第二湿法腐蚀工艺刻蚀掉沟道孔底部的部分外延结构。
该步骤与上述S505相同，为了简要起见，在此不再详细描述。
该步骤执行完对应的结构示意图如图8(1)所示。
S705：向所述沟道孔内填充沟道材料薄膜层，所述沟道材料薄膜层覆盖于 所述保护层、所述存储器层和所述外延结构之上；所述沟道材料薄膜层和保护 层共同作为沟道层。
本步骤可以具体为：采用本领域惯用的薄膜沉积工艺向沟道孔内填充沟道 材料薄膜层81，该沟道材料薄膜层覆盖于保护层708、存储器层和外延结构704 之上。其中，该沟道材料薄膜层和保护层可以共同作为3D NAND存储器的沟 道层。该步骤执行完对应的结构示意图如图8(2)所示。
作为示例，该沟道材料薄膜层81与保护层708的材料可相同。更具体地， 两者的材料可以均为多晶硅材料。
以上为本申请实施例提供的另一种3D NAND存储器沟道孔底部的存储器 层的刻蚀方法的具体实现方式。通过该具体实现方式，因保护层的材料与沟道 层的材料相同，所以，无需将保护层去除后再形成沟道层，而是将保护层作用 沟道层的一部分，其与后续形成的沟道材料薄膜层共同作为3D NAND存储器 的沟道层。如此，会减少沟道层的沉积时间，降低工艺成本。
基于上述实施例提供的另一种刻蚀方法的具体实现方式，本申请还提供了 一种3D NAND存储器的新结构。
如图9所示，该3D NAND存储器包括：
衬底901，
位于所述衬底901上的堆叠结构902，所述堆叠结构902设置有沟道孔 903，所述沟道孔903的底部形成有由衬底901外延生长的外延结构904，该 沟道孔904的内壁上形成有存储器层905和覆盖于所述存储器层905之上的第 一沟道层906，其中，所述第一沟道层906的底部设置有第一开口，所述存储 器层905的底部设置有第二开口，所述第一开口和第二开口连通，且所述第一 开口的口径小于所述第二开口的口径；
覆盖于所述第一沟道层906、第一开口以及第二开口的侧壁和底部的第二 沟道层907；
其中，外延结构904位于存储器层905、第一沟道层906和第二沟道层907 的下方，
所述第二沟道层907与所述外延结构904接触连接。
此外，该3D NAND存储器还包括填充在所述沟道孔内且覆盖于所述第二 沟道层907之上的绝缘芯层908。
此外，为了实现信号通路，该3D NAND存储器还包括：位于靠近所述沟 道孔CH上方的漏极塞909，所述漏极塞909与所述第二沟道层907、第一沟 道层906接触。
在本申请实施例中，衬底901可以可以为可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI (绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬 底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP 或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例 如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底901为体硅 衬底。
堆叠结构902可以由金属栅层9021和层间绝缘介质层9022交替层叠组 成。其中，层间绝缘介质层9022可以为氧化硅层，金属栅层9021可以为金属 钨层。
作为一可选实施例，该存储器层905可以包括沿所述沟道孔CH的径向向 内的方向依次层叠的电荷阻挡层9051、存储层9052和电荷遂穿层9053。
其中，根据3D NAND存储器的类型，存储层9052可以为不同的功能层。 当3D NAND存储器为电荷存储型存储器时，存储层9052可以为电荷存储层， 当3D NAND存储器为电荷捕获型存储器时，存储层9052可以为电荷捕获层。
作为具体示例，电荷阻挡层9051、存储层9052和电荷遂穿层9053的材料可 以分别为氧化硅、氮化硅和氧化硅，从而形成ONO结构。
作为另一可选实施例，第一沟道层906和第二沟道层907的材料可以相同， 例如均为多晶硅。
作为又一可选实施例，绝缘芯层908的材料可以为氧化硅。
另外，根据刻蚀工艺的不同，形成于堆叠结构902内的沟道孔903的形状可 以诶倒梯形，即沟道孔903的顶部口径大于底部口径。
以上为本申请实施例提供的一种3D NAND存储器的具体实现方式。在该 具体实现方式中，第一开口通过干法刻蚀形成，第二开口是在形成第一开口之 后，通过湿法腐蚀工艺或气体刻蚀工艺形成。因湿法腐蚀工艺和气体刻蚀工艺 具有各向同性的特点，在在湿法腐蚀工艺和气体刻蚀工艺去除沟道孔底部的存 储器层时，湿法溶液或刻蚀气体不仅会沿着第一开口竖直方向向下腐蚀存储器 层，还会沿着第一开口横向方向横向刻蚀存储器层，如此，刻蚀掉的存储器层 的横向尺寸大于先前干法刻蚀工艺刻蚀掉的保护层的横向尺寸因此，第二开口 的口径大于第一开口的口径，如此，该开口较大的第二开口有利于后续沉积的 第二沟道层907与沟道孔底部的外延结构904的连接，进而有利于提高3D NAND存储器的性能。
以上3D NAND存储器中，是以包括一个子堆叠结构为例进行说明的。实 际上，本申请实施例提供的3D NAND存储器的堆叠结构可以包括多个堆叠在 一起的子堆叠结构。作为示例，包括两个子堆叠结构的堆叠结构的示意图可以 如图4所示。
以上为本申请提供的具体实现方式。
Claims (13)
1.一种刻蚀方法，其特征在于，包括：
提供待刻蚀结构，所述待刻蚀结构包括衬底和位于所述衬底上的堆叠结构，所述堆叠结构设置有沟道孔，所述沟道孔的内壁上形成有存储器层和覆盖于所述存储器层之上的保护层；
所述堆叠结构包括第一子堆叠结构和位于所述第一子堆叠结构之上的第二子堆叠结构；
所述沟道孔包括贯穿所述第一子堆叠结构的第一子沟道孔和贯穿所述第二子堆叠结构的第二子沟道孔，所述第一子沟道孔和第二子沟道孔连通，且所述第一子沟道孔的底部口径小于所述第二子沟道孔的顶部口径；
所述第一子沟道孔和所述第二子沟道上下对准；所述第二子沟道孔的底部口径小于所述第一子沟道孔的顶部口径；
采用干法刻蚀工艺去除沟道孔底部的保护层，以减少对第一子堆叠结构与第二子堆叠结构对接位置处存储器层的破坏；
采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层。
2.根据权利要求1所述的方法，其特征在于，所述沟道孔的底部形成有由衬底外延生长的外延结构，所述外延结构位于所述存储器层的下方；
所述采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层之后，还包括：
采用第二湿法腐蚀工艺刻蚀掉沟道孔底部的部分外延结构。
3.根据权利要求2所述的方法，其特征在于，所述采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层之后，还包括：
采用第三湿法腐蚀工艺去除残留在沟道孔内部的保护层。
4.根据权利要求3所述的方法，其特征在于，所述采用第三湿法腐蚀工艺去除残留在沟道孔内部的保护层之后，还包括：
向所述沟道孔内填充沟道层，所述沟道层覆盖于所述存储器层和所述外延结构之上。
5.根据权利要求2所述的方法，其特征在于，所述保护层的材料为沟道材料，所述采用第一湿法腐蚀工艺或气体刻蚀工艺去除沟道孔底部的存储器层之后，还包括：
向所述沟道孔内填充沟道材料薄膜层，所述沟道材料薄膜层覆盖于所述保护层、所述存储器层和所述外延结构之上；所述沟道材料薄膜层和保护层共同作为沟道层。
6.根据权利要求5所述的方法，其特征在于，所述沟道材料薄膜层与保护层的材料相同。
7.根据权利要求1-6任一项所述的方法，其特征在于，采用第一湿法腐蚀工艺去除沟道孔底部的存储器层，具体包括：
选用HF溶液和H3PO4溶液去除沟道孔底部的存储器层。
8.根据权利要求3所述的方法，其特征在于，所述采用第三湿法腐蚀工艺去除残留在沟道孔内部的保护层，具体包括：
采用HF溶液和TMAH溶液去除残留在沟道孔内部的保护层。
9.根据权利要求2所述的方法，其特征在于，所述采用第二湿法腐蚀工艺刻蚀掉沟道孔底部的部分外延结构，具体包括：
采用HF溶液和TMAH溶液刻蚀掉沟道孔底部的部分外延结构。
10.根据权利要求1-6任一项所述的方法，其特征在于，采用气体刻蚀工艺去除沟道孔底部的存储器层，具体包括：
采用HF和NH3的混合气体去除沟道孔底部的存储器层。
11.根据权利要求10所述的方法，其特征在于，所述HF和NH3的混合气体去除沟道孔底部的存储器层的工艺条件如下：
压力小于100Torr，温度小于70℃。
12.根据权利要求1-6任一项所述的方法，其特征在于，所述保护层为多晶硅层。
13.根据权利要求1-6任一项所述的方法，其特征在于，所述待刻蚀结构为3D NAND存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811124465.2A CN109273359B (zh) | 2018-09-26 | 2018-09-26 | 一种刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811124465.2A CN109273359B (zh) | 2018-09-26 | 2018-09-26 | 一种刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109273359A CN109273359A (zh) | 2019-01-25 |
| CN109273359B true CN109273359B (zh) | 2020-11-20 |
Family
ID=65198197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811124465.2A Active CN109273359B (zh) | 2018-09-26 | 2018-09-26 | 一种刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109273359B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544695B (zh) * | 2019-09-09 | 2022-05-24 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
| CN110690221B (zh) * | 2019-12-11 | 2020-06-02 | 长江存储科技有限责任公司 | 一种沟道结构的制备方法及存储结构 |
| CN111403411B (zh) * | 2020-03-27 | 2023-05-26 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201371A (zh) * | 2010-03-26 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的制造方法 |
| CN105551939A (zh) * | 2015-12-29 | 2016-05-04 | 北京大学 | 自组装制备带空腔的iii-v族氮化物复合衬底的方法 |
| CN107591409A (zh) * | 2017-08-24 | 2018-01-16 | 长江存储科技有限责任公司 | 一种3d nand闪存中沟道结构的制作方法 |
| CN107731750A (zh) * | 2017-11-16 | 2018-02-23 | 长江存储科技有限责任公司 | 超高深宽比sono刻蚀工艺 |
| CN107731849A (zh) * | 2017-08-25 | 2018-02-23 | 长江存储科技有限责任公司 | 3d nand闪存沟道孔的制备方法及3d nand闪存 |
| CN107871744A (zh) * | 2017-11-09 | 2018-04-03 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102512328B1 (ko) * | 2016-01-19 | 2023-03-22 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
-
2018
- 2018-09-26 CN CN201811124465.2A patent/CN109273359B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201371A (zh) * | 2010-03-26 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的制造方法 |
| CN105551939A (zh) * | 2015-12-29 | 2016-05-04 | 北京大学 | 自组装制备带空腔的iii-v族氮化物复合衬底的方法 |
| CN107591409A (zh) * | 2017-08-24 | 2018-01-16 | 长江存储科技有限责任公司 | 一种3d nand闪存中沟道结构的制作方法 |
| CN107731849A (zh) * | 2017-08-25 | 2018-02-23 | 长江存储科技有限责任公司 | 3d nand闪存沟道孔的制备方法及3d nand闪存 |
| CN107871744A (zh) * | 2017-11-09 | 2018-04-03 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
| CN107731750A (zh) * | 2017-11-16 | 2018-02-23 | 长江存储科技有限责任公司 | 超高深宽比sono刻蚀工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109273359A (zh) | 2019-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786681B1 (en) | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure | |
| US9711524B2 (en) | Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof | |
| US9117923B2 (en) | Three-dimensional semiconductor memory device and a method of fabricating the same | |
| CN109755252B (zh) | 一种存储器件及其制造方法 | |
| CN109727908B (zh) | 3d nand存储器件中导电插塞的形成方法及3d nand存储器件 | |
| CN109273359B (zh) | 一种刻蚀方法 | |
| CN109872997B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN108962896B (zh) | 存储器 | |
| CN111785733A (zh) | 3d nand存储器的形成方法 | |
| CN111430361A (zh) | 一种3d nand存储器件的制造方法 | |
| CN112838095B (zh) | 一种三维存储器及其制作方法 | |
| CN111463219A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110634883A (zh) | 三维存储器及其制备方法、电子设备 | |
| CN112002695B (zh) | 一种3d nand存储器件的制造方法 | |
| CN110690221B (zh) | 一种沟道结构的制备方法及存储结构 | |
| US20200381453A1 (en) | Vertical type semiconductor devices and methods of manufacturing the same | |
| CN111162079B (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| CN111244098A (zh) | 三维存储器及其制备方法 | |
| CN109148468A (zh) | 一种3d nand存储器 | |
| CN112331662B (zh) | 三维存储器及其制备方法 | |
| CN208819881U (zh) | 一种3d nand存储器 | |
| CN111477632B (zh) | 一种3d nand存储器件的制造方法 | |
| CN110416222B (zh) | 三维存储器及其制备方法、电子设备 | |
| CN111312713B (zh) | 三维存储器及其制备方法、及电子设备 | |
| CN107799531A (zh) | 一种3d nand存储器等级层堆栈制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |