CN111312713B - 三维存储器及其制备方法、及电子设备 - Google Patents

Abstract

本发明提供一种三维存储器及其制备方法、及电子设备。制备方法包括：提供半导体器件，半导体器件包括栅线区、核心区、边缘区以及渐进区，其中渐进区位于核心区与边缘区之间，栅线区位于核心区、边缘区以及渐进区的外侧；在半导体器件上罩设第一掩膜，并以第一掩膜为掩膜刻蚀半导体器件以形成位于核心区的沟道孔和位于边缘区的接触孔，其中，第一掩膜的图案对应核心区和边缘区；在半导体器件上罩设第二掩膜，并以第二掩膜为掩膜刻蚀半导体器件以形成位于渐进区的渐进孔和位于栅线区的栅缝隙，其中，第二掩膜的图案对应栅线区和渐进区。本发明解决了在刻蚀沟道孔内的结构时，可能会影响渐进孔，破坏三维存储器的结构的技术问题。

Description

三维存储器及其制备方法、及电子设备

技术领域

本发明涉及半导体器件技术领域，特别涉及一种三维存储器及其制备方法、及电子设备。

背景技术

电荷俘获型三维存储器(CTM)由于高存储密度，高稳定性和成熟的制备工艺而成为存储器闪存(flash)主流结构。

现有的三维存储器的先形成渐进孔，然后对沟道孔内的结构进行刻蚀，为了避免刻蚀过程对渐进孔的影响，通常在渐进孔上设置保护掩膜，但是保护掩膜常常无法完全盖合渐进孔，进而保护掩膜不能完全起到保护的作用，可能会对渐进孔造成影响，破坏三维存储器的结构。

发明内容

本发明的目的在于提供一种三维存储器及其制备方法、及电子设备，以解为了避免刻蚀过程对渐进孔的影响，通常在渐进孔上设置保护掩膜，但是保护掩膜常常无法完全盖合渐进孔，进而保护掩膜不能完全起到保护的作用，可能会对渐进孔造成影响，破坏三维存储器的结构的技术问题。

本发明提供一种三维存储器的制备方法，包括：

提供半导体器件，所述半导体器件包括栅线区、核心区、边缘区以及渐进区，其中所述渐进区位于所述核心区与所述边缘区之间，所述栅线区位于所述核心区、所述边缘区以及所述渐进区的外侧；

在所述半导体器件上罩设第一掩膜，并以所述第一掩膜为掩膜刻蚀所述半导体器件以形成位于所述核心区的沟道孔和位于所述边缘区的接触孔，其中，所述第一掩膜的图案对应所述核心区和所述边缘区；

在所述半导体器件上罩设第二掩膜，并以所述第二掩膜为掩膜刻蚀所述半导体器件以形成位于所述渐进区的渐进孔和位于所述栅线区的栅缝隙，其中，所述第二掩膜的图案对应所述栅线区和所述渐进区。

其中，在形成所述沟道孔与所述接触孔之后，且在形成所述渐进孔之前，所述制备方法还包括：

在所述沟道孔内形成外延结构；

在所述沟道孔的侧壁与所述外延结构上形成电荷存储层；

刻蚀所述外延结构上的所述电荷存储层。

其中，所述半导体器件包括衬底以及设于所述衬底上的堆叠结构与介质层，所述介质层围绕所述堆叠结构，所述堆叠结构包括交替层叠设置的绝缘层与栅极牺牲层，所述渐进孔、所述栅缝隙以及所述沟道孔均形成在所述堆叠结构上；所述接触孔形成在所述堆叠结构上和/或所述介质层上；

在形成所述渐进孔与所述栅缝隙之后，所述制备方法还包括：

在所述渐进孔内形成支撑填充层；

以所述支撑填充层支撑所述堆叠结构，去除所述栅极牺牲层。

其中，在所述渐进孔内形成支撑填充层包括：

在所述渐进孔内以及在所述栅缝隙的内壁上形成支撑填充层；

去除所述栅缝隙内的所述支撑填充层。

其中，所述栅缝隙的宽度大于所述渐进孔的宽度。

其中，在所述渐进孔内形成支撑填充层包括：

在所述渐进孔内以及在所述栅缝隙的内壁上形成支撑填充层；

去除所述栅缝隙内的所述支撑填充层以及去除所述渐进孔内的所述支撑填充层，且使得所述渐进孔内的所述支撑填充层的去除深度小于等于预设深度。

其中，所述预设深度小于所述堆叠结构顶层的所述绝缘层的厚度。

其中，所述支撑填充层为单层结构或多层结构。

本发明提供一种三维存储器，所述三维存储器由上述的制备方法制备形成。

本发明提供一种电子设备，所述电子设备包括上述的三维存储器。

综上所述，本申请首先通过形成沟道孔和接触孔，后形成渐进孔，以避免在对沟道孔内的结构进行刻蚀时，破坏渐进孔的结构，破坏三维存储器的结构。也就是说，本申请在形成渐进孔之前，先在沟道孔内形成后续的结构，并对对沟道孔内的结构进行刻蚀，此时由于渐进孔并没有形成，沟道孔内结构的刻蚀过程并不会对渐进孔产生影响，不会破坏三维存储器的结构。从而，本申请解决了在对沟道孔内的结构刻蚀之前，渐进孔已经形成，在刻蚀沟道孔内的结构时，保护掩膜常常无法完全盖合渐进孔，可能会对渐进孔造成影响，破坏三维存储器的结构的技术问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为三维存储器的结构示意图。

图2为传统的方法制备三维存储器的结构示意图。

图3是本发明实施例提供的三维存储器的制备方法流程示意图。

图4是本发明实施例提供的第一掩膜的俯视结构示意图。

图5是本发明实施例提供的第二掩膜的俯视结构示意图。

图6是本发明实施例提供的半导体器件形成栅缝隙和渐进孔的结构示意图。

图7是本发明实施例提供的在栅缝隙和渐进孔内形成支撑填充层的结构示意图。

图8是本发明实施例提供的去除栅缝隙内的支撑填充层的结构示意图。

图9是本发明实施例提供的去除堆叠结构中栅极牺牲层的结构示意图。

图10为本发明实施例提供的电子设备的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在描述本发明的具体实施方式之前，先简单介绍下传统的三维存储器的制备方法。

请参阅图1-图2，传统的三维存储器的制备方法为首先提供半导体器件10，半导体器件10包括核心区20、渐进区30与边缘区40，渐进区30设于核心区20与边缘区40之间。在核心区20上形成沟道孔201，在渐渐区上形成渐进孔301，在边缘区40上形成接触孔401，渐进孔301设于沟道孔201与接触孔401之间，在沟道孔201内形成有外延结构70，在外延结构70与沟道孔201的侧壁上形成有电荷存储层80，在电荷存储层80上形成保护层，刻蚀沟道孔201底部的电荷存储层80与保护层。但是在刻蚀沟道孔201底部的电荷存储层80时，为了避免刻蚀到渐进孔301，对渐进孔301产生影响，通常在渐进孔301与接触孔401上设置保护掩膜90(图2)，但是由于渐进孔301与沟道孔201的数量较多，而且渐进孔301与沟道孔201之间的间距较小，保护掩膜90常常无法完全盖合靠近沟道孔201处的渐进孔301，保护掩膜90不能完全起到保护的作用，在对沟道孔201内的电荷存储层80于保护层进行刻蚀时，常常会刻蚀到渐进孔301，破坏渐进孔301的结构，破坏三维存储器100的结构，进而影响三维存储器100的电性能。

基于上述问题，本发明提供一种三维存储器的制备方法。请参阅图3，图3为本发明提供的一种三维存储器的制备方法。本申请首先通过形成沟道孔201和接触孔401，后形成渐进孔301，以避免在对沟道孔201内的结构进行刻蚀时，破坏渐进孔301的结构，破坏三维存储器100的结构。也就是说，本申请在形成渐进孔301之前，先在沟道孔201内形成后续的结构，并对对沟道孔201内的结构进行刻蚀，此时由于渐进孔301并没有形成，沟道孔201内结构的刻蚀过程并不会对渐进孔301产生影响，不会破坏三维存储器100的结构。

三维存储器的制备方法在图3中示出。如图3所示，该方法可以大致概括为如下过程：提供半导体器件10(S1)，在半导体器件10上罩设第一掩膜50，并以第一掩膜50为掩膜刻蚀半导体器件10以形成沟道孔201和接触孔401(S2)，在半导体器件10上罩设第二掩膜60，并以第二掩膜60为掩膜刻蚀半导体器件10以形成渐进孔301和栅缝隙1101(S3)。以下将分别描述。

请参阅图3，该方法首先执行S1-S3的操作：

S1，请继续参阅图1-图2，提供半导体器件10，半导体器件10包括栅线区110、核心区20、边缘区40以及渐进区30，其中渐进区30位于核心区20与边缘区40之间，栅线区110位于核心区20、边缘区40以及渐进区30的外侧。

S2，请参阅图4，在半导体器件10上罩设第一掩膜50，并以第一掩膜50为掩膜刻蚀半导体器件10以形成位于核心区20的沟道孔201和位于边缘区40的接触孔401，其中，第一掩膜50的图案对应核心区20和边缘区40。也就是说，第一掩膜50的第一图案501对应核心区20，第一掩膜50的第二图案502对应边缘区40，第一掩膜50对应渐进区30的位置为空白区，对应渐进区30的位置是没有图案的，刻蚀过程不会刻蚀到渐进区30。

S3，请参阅图5-图6，在半导体器件10上罩设第二掩膜60，并以第二掩膜60为掩膜刻蚀半导体器件10以形成位于渐进区30的渐进孔301和位于栅线区110的栅缝隙1101(如图6)，其中，第二掩膜60的图案对应栅线区110和渐进区30。也就是说，第二掩膜60的第一图案601对应栅线区110，第二掩膜60的第二图案602对应渐进区30，第二掩膜60对应核心区20的位置是空白区，第二掩膜60对应边缘区40的位置是空白区，第二掩膜60对应核心区20和对应边缘区40的位置是没有图案的，刻蚀过程不会刻蚀到核心区20与边缘区40，即不会刻蚀到沟道孔201与接触孔401，渐进孔301的形成过程也是不会破坏沟道孔201与接触孔401的结构，不会破坏三维存储器100的结构。本申请中，沟道孔201的孔径一致或者基本一致，接触孔401的孔径一致或者基本一致，沟道孔201的孔径小于接触孔401的孔径，渐进孔301的孔径在从核心区20到边缘区40的方向上逐渐增大，渐进孔301的孔径逐渐增大可以减小从较小孔径的沟道孔201突变到孔径较大的接触孔401所导致的应力突变。也就是说，核心区20上的沟道孔201的孔径较小，且孔径一致或者基本一致；边缘区40上的接触孔401的孔径较大，且孔径一致或者基本一致；渐进区30上的渐进孔301的孔径在从核心区20到边缘区40的方向上逐渐增大。

从而，本申请首先通过形成沟道孔201和接触孔401，后形成渐进孔301，以避免在对沟道孔201内的结构进行刻蚀时，破坏渐进孔301的结构，破坏三维存储器100的结构。也就是说，本申请在形成渐进孔301之前，先在沟道孔201内形成后续的结构，并对对沟道孔201内的结构进行刻蚀，此时由于渐进孔301并没有形成，沟道孔201内结构的刻蚀过程并不会对渐进孔301产生影响，不会破坏三维存储器100的结构。从而，本申请解决了在对沟道孔201内的结构刻蚀之前，渐进孔301已经形成，在刻蚀沟道孔201内的结构时，保护掩膜90常常无法完全盖合渐进孔301，可能会对渐进孔301造成影响，破坏三维存储器100的结构的技术问题。

同时，本申请在形成栅缝隙1101的过程中，同时形成渐进孔301，这就无需单独增加形成渐进孔301的工序，渐进孔301的形成过程只需在栅缝隙1101的形成过程中，随同栅缝隙1101一起形成即可。此外，在形成渐进孔301的过程中，由于第二掩膜60的图案对应栅线区110和渐进区30，也就是第二掩膜60覆盖沟道孔201和接触孔401，在刻蚀形成渐进孔301的过程中，不会破坏沟道孔201和接触孔401，不会破坏三维存储器100的结构。

因此，本申请在刻蚀沟道孔201内的结构时，不会破坏渐进孔301，不会破坏三维存储器100的结构，不会影响三维存储器100的电性能；而且渐进孔301的形成过程无需单独增加工序，节约成本。

在一个具体的实施例中，在半导体器件10上罩设第二掩膜60的过程包括：在半导体器件10上罩设完全覆盖沟道孔201与完全覆盖接触孔401的第二掩膜60。也就是说，第二掩膜60完全覆盖沟道孔201与接触孔401，渐进孔301的形成过程完全不会影响到沟道孔201与接触孔401。

在一个具体的实施例中，沟道孔201内的结构为电荷存储层80。在形成沟道孔201与接触孔401之后，且在形成渐进孔301之前，制备方法还包括：

在沟道孔201内形成外延结构70。

在沟道孔201的侧壁与外延结构70上形成电荷存储层80。

刻蚀外延结构70上的电荷存储层80。

具体的，电荷存储层80的形成方法可以采用化学气相沉积化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法。电荷存储层80包括沿沟道孔201的侧壁向孔中心的阻挡绝缘层、电荷捕获层和隧穿绝缘层。由于阻挡绝缘层和隧穿绝缘层的示例性材料为氧化硅，电荷捕获层的示例性材料为氮化硅。因此，电荷存储层80形成了氧化硅-氮化硅-氧化硅(ONO)的叠层结构。可以理解的是，阻挡绝缘层、电荷捕获层以及隧穿绝缘层可以选择其他材料，在此不做限定。

本申请中，在刻蚀外延结构70上的电荷存储层80之前，还可以在电荷存储层80上形成保护层，沟道孔201内的结构就形成了保护层-氧化硅-氮化硅-氧化硅(SONO)的叠层结构。刻蚀电荷存储层80的过程可以为刻蚀外延结构70底部上的SONO叠层结构，保护层的作用为可以避免沟道孔201侧壁的电荷存储层80被刻蚀。当刻蚀掉外延结构70上的电荷存储层80与保护层之后，在沟道孔201内形成沟道层，沟道孔201侧壁上的沟道层形成于电荷存储层80上，形成ONOP的叠层结构，沟道孔201底壁上的沟道层与外延结构70连接。

也就是说，本申请在形成渐进孔301之前，先在沟道孔201内形成外延结构70，并在外延结构70与沟道孔201的侧壁上形成电荷存储层80，在电荷存储层80上形成保护层，并对沟道孔201底部的电荷存储层80与保护层进行刻蚀。在对电荷存储层80和保护层(SONO)进行刻蚀的过程中，渐进孔301还没有形成，SONO的刻蚀过程不会影响到渐进孔301，不会破坏三维存储器100的结构。

在一个具体的实施例中，半导体器件10包括衬底101以及设于衬底101上的堆叠结构102与介质层103，介质层103围绕堆叠结构102，堆叠结构102包括交替层叠设置的绝缘层102a与栅极牺牲层102b，渐进孔301、栅缝隙1101以及沟道孔201均形成在堆叠结构102上。接触孔401形成在堆叠结构102上和/或介质层103上。具体的，接触孔401可以全部形成在堆叠结构102上；或者接触孔401部分形成在堆叠结构102上，部分形成在介质层103上；或者接触孔401可以全部形成在介质层103上。

在形成渐进孔301与栅缝隙1101之后，制备方法还包括：

请参阅图8，在渐进孔301内形成支撑填充层130；

请参阅图9，以支撑填充层130支撑堆叠结构102，去除栅极牺牲层102b。

具体的，栅极牺牲层102b需要从堆叠结构102中去除，替换成栅极层，从而在去除栅极牺牲层102b的过程中，需要保持堆叠结构102的稳定性，而且在去除栅极牺牲层102b后，原来填充栅极牺牲层102b的位置会形成空位，且为了避免在形成空位后，堆叠结构102发生倒塌，支撑填充层130形成在渐进孔301中可以连接渐进孔301两侧的堆叠结构102以支撑堆叠结构102，可以保持堆叠结构102在去除栅极牺牲层102b过程中的稳定，且使得即使去除栅极牺牲层102b，也不会使得堆叠结构102倒塌，提高了三维存储器100制备过程中的稳定性。

在一个具体的实施例中，在渐进孔301内形成支撑填充层130包括：

请参阅图7，在渐进孔301内以及在栅缝隙1101的内壁上形成支撑填充层130；

请继续参阅图8，去除栅缝隙1101内的支撑填充层130。

也就是说，为了制作的方便，可以在渐进孔301内与栅缝隙1101的内壁上形成支撑填充层130，栅缝隙1101内的支撑填充层130去除，但是保持渐进孔301内的支撑填充层130不去除，如此也可以达到支撑填充层130的支撑效果，且半导体器件10上的支撑填充层130可以方便制作。栅缝隙1101在去除支撑填充层130后，用于形成栅极线。

在一个具体的实施例中，栅缝隙1101的宽度大于渐进孔301的宽度。也就是说，栅缝隙1101的宽度较大，渐进孔301的宽度较小，在相同的形成时间，支撑填充层130可以填满渐进孔301，但是无法填满栅缝隙1101，只会在栅缝隙1101的内壁上形成支撑填充层130。栅缝隙1101的内壁上形成的支撑填充层130较薄，方便后续的去除，以方便后续在栅缝隙1101内形成栅极线。

在一个具体的实施例中，在渐进孔301内形成支撑填充层130包括：

在渐进孔301内以及在栅缝隙1101的内壁上形成支撑填充层130；

去除栅缝隙1101内的支撑填充层130以及去除渐进孔301内的支撑填充层130，且使得渐进孔301内的支撑填充层130的去除深度H小于等于预设深度。

也就是说，本实施例为了制作的方便，在渐进孔301内与栅缝隙1101的内壁上均形成支撑填充层130，然后将整个半导体器件10可以容置在去除液中，去除液同时对栅缝隙1101内的支撑填充层130和渐进孔301内的支撑填充层130进行去除，但是由于渐进孔301较小，去除液在完全去除栅缝隙1101内的支撑填充层130后，也只能去除渐进孔301内较少的支撑填充层130，且可以保证渐进孔301内的支撑填充层130的去除深度H小于等于预设深度，从而渐进孔301内剩余的支撑填充层130的厚度仍然可以保证堆叠结构102的完整，不会使得堆叠结构102发生倾斜倒塌。去除液可以为显影液。

在一个具体的实施例中，预设深度小于堆叠结构102顶层的绝缘层102a的厚度。也就是说，渐进孔301内的支撑填充层130在刻蚀去除的过程中，刻蚀去除的深度H都不超过堆叠结构102顶层的绝缘层102a的厚度，这样就使得堆叠结构102中没有任一单独的一层为悬空的状态，这样支撑填充层130的支撑效果就是最佳的。

从而，本申请既可以获得较稳定的堆叠结构102，同时还可以在刻蚀沟道孔201内的结构时，不会破坏渐进孔301，不会破坏三维存储器100的结构，不会影响三维存储器100的电性能，而且渐进孔301的形成过程无需单独增加工序，节约成本。

请继续参阅图1，本申请中，衬底101的材质例如为硅，当然还可以为其他含硅的衬底101，例如绝缘体上有硅(Silicon On Insulator，SOI)、SiGe、Si:C等，该衬底101内可通过离子注入等工艺形成了器件所需的p-型/n-型或深或浅的各种势阱。堆叠结构102为绝缘层102a和栅极牺牲层102b交替层叠的叠层。可以采用化学气相沉积(Chemical VaporDeposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法，依次在衬底101上交替沉积。绝缘层102a例如由氧化硅构成，栅极牺牲层102b例如由氮化硅构成，其会在后续工艺中会被金属替换而作为栅极层。绝缘层102a还可以为氮氧化硅等，栅极牺牲层102b还可以为无定型硅、多晶硅、氧化铝等。电荷存储层80的形成方法可以采用化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)或其他合适的沉积方法。电荷存储层80包括沿沟道孔201的侧壁向孔中心的阻挡绝缘层、电荷捕获层和隧穿绝缘层。由于阻挡绝缘层102a和隧穿绝缘层的示例性材料为氧化硅，电荷捕获层的示例性材料为氮化硅。因此，电荷存储层80形成了氧化硅-氮化硅-氧化硅(ONO)的叠层结构。可以理解的是，阻挡绝缘层102a、电荷捕获层以及隧穿绝缘层102a可以选择其他材料，在此不做限定。

在一个具体的实施例中，支撑填充层130为单层结构或多层结构。如支撑填充层130的结构可以为两层的结构，两层的结构为氧化硅-氮化硅(ON)结构或者氧化硅-多晶硅(OP)结构，支撑填充层130的结构还可以为三层，如氧化硅-氮化硅-氧化硅(ONO)或者更多层的结构，本申请在此不做限定支撑填充层130的具体层数。本申请的支撑填充层130的多层结构可以加强支撑效果。

请继续参阅图1，除了上述三维存储器的制备方法，本发明实施例还提供了一种三维存储器100。本发明实施例的三维存储器100及三维存储器的制备方法都可以实现本发明的优点，二者可以一起使用，当然也可以单独使用，本发明对此没有特别限制。例如，作为一种选择，本申请提供的三维存储器100可由上述的三维存储器的制备方法所形成。

请参阅图10，除了上述三维存储器、三维存储器的制备方法，本发明还提供一种电子设备1。电子设备1包括处理器200和上述的三维存储器100，处理器200用于向三维存储器100中写入数据和读取数据。

以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种三维存储器的制备方法，其特征在于，包括：

提供半导体器件，所述半导体器件包括栅线区、核心区、边缘区以及渐进区，其中所述渐进区位于所述核心区与所述边缘区之间，所述栅线区位于所述核心区、所述边缘区以及所述渐进区的外侧；

在所述半导体器件上罩设第一掩膜，并以所述第一掩膜为掩膜刻蚀所述半导体器件以形成位于所述核心区的沟道孔和位于所述边缘区的接触孔，其中，所述第一掩膜的图案对应所述核心区和所述边缘区；

在所述半导体器件上罩设第二掩膜，并以所述第二掩膜为掩膜刻蚀所述半导体器件以形成位于所述渐进区的渐进孔和位于所述栅线区的栅缝隙，其中，所述第二掩膜的图案对应所述栅线区和所述渐进区；

所述渐进孔的孔径在从核心区到边缘区的方向上逐渐增大。

2.根据权利要求1所述的制备方法，其特征在于，在形成所述沟道孔与所述接触孔之后，且在形成所述渐进孔之前，所述制备方法还包括：

在所述沟道孔内形成外延结构；

在所述沟道孔的侧壁与所述外延结构上形成电荷存储层；

刻蚀所述外延结构上的所述电荷存储层。

3.根据权利要求1所述的制备方法，其特征在于，所述半导体器件包括衬底以及设于所述衬底上的堆叠结构与介质层，所述介质层围绕所述堆叠结构，所述堆叠结构包括交替层叠设置的绝缘层与栅极牺牲层，所述渐进孔、所述栅缝隙以及所述沟道孔均形成在所述堆叠结构上；所述接触孔形成在所述堆叠结构上和/或所述介质层上；

在形成所述渐进孔与所述栅缝隙之后，所述制备方法还包括：

在所述渐进孔内形成支撑填充层；

以所述支撑填充层支撑所述堆叠结构，去除所述栅极牺牲层。

4.根据权利要求3所述的制备方法，其特征在于，在所述渐进孔内形成支撑填充层包括：

在所述渐进孔内以及在所述栅缝隙的内壁上形成支撑填充层；

去除所述栅缝隙内的所述支撑填充层。

5.根据权利要求3所述的制备方法，其特征在于，所述栅缝隙的宽度大于所述渐进孔的宽度。

6.根据权利要求5所述的制备方法，其特征在于，在所述渐进孔内形成支撑填充层包括：

在所述渐进孔内以及在所述栅缝隙的内壁上形成支撑填充层；

去除所述栅缝隙内的所述支撑填充层以及去除所述渐进孔内的所述支撑填充层，且使得所述渐进孔内的所述支撑填充层的去除深度小于等于预设深度。

7.根据权利要求6所述的制备方法，其特征在于，所述预设深度小于所述堆叠结构顶层的所述绝缘层的厚度。

8.根据权利要求3所述的制备方法，其特征在于，所述支撑填充层为单层结构或多层结构。

9.一种三维存储器，其特征在于，所述三维存储器由权利要求1-8任一项所述的制备方法制备形成。

10.一种电子设备，其特征在于，所述电子设备包括权利要求9所述的三维存储器。

Images