CN102201371A - 沟槽的制造方法 - Google Patents
沟槽的制造方法 Download PDFInfo
- Publication number
- CN102201371A CN102201371A CN2010101366924A CN201010136692A CN102201371A CN 102201371 A CN102201371 A CN 102201371A CN 2010101366924 A CN2010101366924 A CN 2010101366924A CN 201010136692 A CN201010136692 A CN 201010136692A CN 102201371 A CN102201371 A CN 102201371A
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- layer
- groove
- etching
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims description 38
- 206010010144 Completed suicide Diseases 0.000 claims description 37
- 230000008021 deposition Effects 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 238000003860 storage Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 22
- 239000007789 gas Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002912 waste gas Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种沟槽的制造方法，该方法包括：在掺杂的硅衬底沉积氮化硅层，再沉积氧化物层，采用光刻工艺和刻蚀工艺依次刻蚀氧化物层、氮化硅层及掺杂的硅衬底，形成沟道上半部分；在沟道上半部分和氧化物层表面沉积非金属硅化物层；以图案化的氧化物层为掩膜，刻蚀掉沟道上半部分底部的非金属硅化物层，继续刻蚀掺杂的硅衬底，得到沟道，形成沟道上半部分的非金属硅化物层侧壁；以沟道上半部分的非金属硅化物层侧壁为掩膜，采用湿法刻蚀沟道，扩宽沟道的下半部，形成沟槽；去除非金属硅化物层。本发明提供的方法在不污染半导体器件的基础上制作存储器的存取单元的沟槽，制作过程简单，能够提高所制作沟槽的特性。
Description
技术领域
本发明涉及半导体器件的制造技术，特别涉及一种沟槽的制造方法。
背景技术
随着半导体器件的制作工艺发展，半导体器件的特征尺寸(CD)越来越小，制作工艺的要求也越来越高。对于存储器来说，比如动态随机存取存储器(DRAM)，随着特征尺寸的减小，如何精确的制作存取单元的结构，使得特征尺寸在100纳米及以下的DRAM的存取单元的电容值为30毫微微法(fF)左右，已经成为制作过程的一个关键。
DRAM的存取单元通常采用堆叠式结构或沟道式结构，由于本发明只涉及沟道式结构的DRAM中的存取单元的结构改进，所以在这里只叙述沟道式结构的DRAM中的存取单元结构。随着DRAM的特征尺寸的减小，为了保证所制作的沟道式的存取单元仍然具有比较大的电容量，就需要增大存取单元的面积，即在掺杂的硅衬垫上将作为存取单元的沟槽刻蚀为瓶形结构，沟槽下半部的宽度大于沟槽上半部的宽度。在该瓶形结构的沟槽中沉积半球形晶粒膜(HSG)后，再沉积接介电薄膜内衬，掺杂的硅衬底、HSG及介电薄膜构成存取单元。
图1为现有技术提供的用于制作DRAM存取单元的沟槽结构剖面示意图，如图所示，包括掺杂的硅衬底10和其上的氮化硅层20，采用光刻工艺和刻蚀工艺在氮化硅层20和掺杂的硅衬底10刻蚀得到瓶形结构的沟槽30，该沟槽的下半部宽于上半部。
为了得到图1所示的沟槽结构，首先采用光刻工艺和刻蚀工艺在掺杂的硅衬底10上形成上下宽度相同的沟道，然后在沟道的上半部和氮化硅层20表面沉积湿法刻蚀阻挡层，保护沟道的上半部，然后再采用湿法刻蚀沟道的下半部，扩大沟道下半部，形成沟槽30。
图2为现有技术制作DRAM存取单元的沟槽的方法流程图，结合图3a～图3d所示的制作DRAM存取单元的沟槽的剖面结构图，进行详细说明：
步骤201、在掺杂的硅衬底10上沉积氮化硅层20后，采用光刻工艺和刻蚀工艺得到沟道40，如图3a所示；
在本步骤中，在氮化硅层20上涂覆光刻胶，按照沟道40的形状对光刻胶进行曝光后显影，得到图案化的光刻胶层，然后以图案化的光刻胶为掩膜，依次刻蚀氮化硅层20和掺杂的硅衬底10后，得到沟道40；
在本步骤中，所得到的沟道深度40就是最终要形成的沟槽30的深度；
步骤202、在氮化硅层20的表面及沟道40上半部沉积湿法刻蚀阻挡层50，该湿法刻蚀阻挡层50所采用的材料为三氧化二铝(AI2O3)，如图3b所示；
在本步骤中，该过程是将具有步骤201结构的半导体器件放置到特殊反应腔的晶舟上，然后在该反应腔通入AI(CH3)3(TMA)气体和氧气(O2)反应，得到三氧化二铝(AI2O3)后沉积到氮化硅层20的表面及沟道40上半部，得到作为废气的CO2H2O排出反应腔；
在本步骤中，由于只将湿法刻蚀阻挡层50沉积在氮化硅层20的表面及沟道40上半部，而不沉积在沟道40的下半部，所以在沉积过程中需要精确控制才能实现；
步骤203、采用湿法刻蚀沟道40，得到沟槽30，如图3c所示；
在本步骤中，湿法刻蚀主要采用酸性溶剂进行各向同性刻蚀，比如氢氟酸，由于氮化硅层20的表面及沟道40上半部具有湿法刻蚀阻挡层50的阻挡，所以不会被湿法刻蚀，沟道40下半部被湿法刻蚀，使得沟道40下半部的宽度大于沟道40上半部的宽度，形成沟槽30；
步骤204、去除湿法刻蚀阻挡层50，如图3d所示；
在本步骤中，去除的方式可以采用干法刻蚀，通常采用氯基气体刻蚀。
采用上述过程虽然可以制作DRAM存取单元的沟槽，但是在步骤202制作湿法刻蚀阻挡层50时，由于在化学作用过程中金属离子的存在，会污染半导体器件，且需要将湿法刻蚀阻挡层50精确沉积在氮化硅层20的表面及沟道40上半部，而不能沉积在沟道40的下半部，所以需要特殊的反应腔和精确的过程进行，比较难以控制。因此，所制作的DRAM存取结构的沟槽特性不高，造成最终得到的DRAM存取单元的存取性能不好。
发明内容
有鉴于此，本发明提供一种沟槽的制造方法，该方法能够在不污染半导体器件的基础上制作存储器的存取单元的沟槽，制作过程简单，能够提高所制作沟槽的特性。
为达到上述目的，本发明实施的技术方案具体是这样实现的：
一种沟槽的制造方法，该方法包括：
在掺杂的硅衬底沉积氮化硅层，再沉积氧化物层，采用光刻工艺和刻蚀工艺依次刻蚀氧化物层、氮化硅层及掺杂的硅衬底，形成沟道上半部分；
在沟道上半部分和氧化物层表面沉积非金属硅化物层；
以图案化的氧化物层为掩膜，刻蚀掉沟道上半部分底部的非金属硅化物层，继续刻蚀掺杂的硅衬底，得到沟道，形成沟道上半部分的非金属硅化物层侧壁；
以沟道上半部分的非金属硅化物层侧壁为掩膜，采用湿法刻蚀沟道，扩宽沟道的下半部，形成沟槽；
去除非金属硅化物层。
所述沟道上半部分为沟道的1/5～1/3。
所述沉积的氧化物层的厚度保证所述形成沟道时不损伤氮化硅层表面。
所述形成沟道上半部分采用氟碳化合物化学气体进行干法刻蚀得到。
所述沉积的非金属硅化物层厚度保证所述沟道下半部扩宽时，所保护的沟道上半部分不会被刻蚀。
所述沉积的非金属硅化物采用低压气悬有机化学气相沉积LP或高速原子层沉积ALD工艺进行。
所述得到沟道采用氟碳化合物化学气体进行干法刻蚀。
所述去除非金属硅化物层采用干法刻蚀。
由上述技术方案可见，本发明提供的方法采用两步刻蚀的方法制作DR存储器的存取单元的沟槽：首先在氮化硅层上沉积氧化层，采用光刻工艺和刻蚀工艺刻蚀氧化层、氮化硅和掺杂的硅衬底得到沟道上半部分，刻蚀掺杂的硅衬底的深度为最终要得到沟槽的1/5～1/3；然后在沟道上半部分和氧化层表面沉积非金属硅化物作为湿法刻蚀阻挡层，该非金属硅化物相对于掺杂的硅衬底来说，有很高的选择比；再后，继续以图案化的氧化层为掩膜，进行第二次刻蚀，得到沟道，使得沟道深度和最终要得到的沟槽深度相同；最后，对沟道进行湿法刻蚀，得到沟槽后，去除非金属硅化物层。由于本发明采用了非金属硅化物作为湿法刻蚀阻挡层，该湿法刻蚀阻挡层的材料不存在金属离子，所以不会对半导体器件造成污染；另外，在沉积该湿法刻蚀阻挡层时，可以采用现有的方法直接沉积在已经刻蚀得到的沟道上半部分上后再刻蚀沟道下半部分，而不像现有技术那样先制作好完整的沟道后再沉积到沟道的上半部分，需要精确控制和特殊反应腔进行。因此，该方法在不污染半导体器件的基础上制作存储器的存取单元的沟槽，制作过程简单，提高了所制作沟槽的特性。
附图说明
图1为现有技术提供的用于制作DRAM存取单元的沟槽结构剖面示意图；
图2为现有技术制作DRAM存取单元的沟槽的方法流程图；
图3a～图3d为现有技术制作DRAM存取单元的沟槽的剖面结构图；
图4为本发明提供的制作DRAM存取单元的沟槽的方法流程图；
图5a～图5e为本发明制作DRAM存取单元的沟槽的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
从现有技术可以看出，在制作存储器的存取单元的瓶形结构沟槽时，要制作的沟槽下部宽于沟槽上部，所以需要采用湿法刻蚀沟槽下半部，扩宽沟槽下半部时，为了防止同时扩宽沟槽上半部，就需要在沟槽上半部构造湿法刻蚀阻挡层。在现有技术中，湿法刻蚀阻挡层采用金属硅化物，制作时需要特殊的反应器和制作过程，才能保证该金属硅化物只沉积在已经刻蚀完整的沟槽上半部分上，而不沉积在已经刻蚀完整的沟槽下半部上，从而使得在难以控制，不好实现、另外，由于采用金属硅化物作为湿法刻蚀阻挡层，所以在制作沟槽过程中，有时也会造成半导体器件的污染。
为了克服现有技术的这些缺陷，本发明采用了非金属硅化物作为湿法刻蚀阻挡层，比如氮化硅或氧化硅等，只要该湿法刻蚀阻挡层相对于掺杂的硅衬底有很高的选择比，保证在后续湿法刻蚀扩宽沟道的下半部分过程中，沟道上半部则由于湿法刻蚀阻挡层的存在，而不被同时扩宽。本发明在制作沟道过程中，采用两次刻蚀制作的方式，第一次刻蚀的沟道上半部分，该沟道上半部分为整个沟道的1/5～1/3，然后采用现有的沉积非金属硅化物工艺，比如低压气悬有机化学气相沉积(LP)或高速原子层沉积(ALD)工艺直接沉积非金属硅化物层到沟道上半部分后，再继续刻蚀沟道下半部分，得到完整的沟道。这样，在沉积非金属硅化物过程中，就不需要像现有技术那样先制作好完整的沟道后再将湿法刻蚀阻挡层沉积到沟道的上半部分，需要特殊的反应腔及精确的制作过程，难以控制。本发明将湿法刻蚀阻挡层直接沉积在第一次已经刻蚀好的沟道上半部分内后再制作完整的沟道，不需要特殊的反应腔及制作过程，易于控制及实现。
以下结合附图，对本发明提供的方法进行详细说明。
图4为本发明提供的制作DRAM存取单元的沟槽的方法流程图，以特征尺寸为100纳米以下的存储器存储单元的沟槽制作方法举例，结合图5a～图5e为本发明制作DRAM电容器的沟槽的剖面结构示意图进行说明：
步骤401、在掺杂的硅衬底10沉积氮化硅层20，再沉积氧化物层30’，然后采用光刻工艺和刻蚀工艺依次刻蚀氧化物层30’、氮化硅层20及掺杂的硅衬底10，形成沟道上半部分11’，如图5a所示；
在本步骤中，沟道上半部分11’的深度为要形成完整的沟道22’的1/5～1/3，目的是在后续沉积湿法刻蚀阻挡层时只沉积在沟道上半部分11’上，也就是要形成沟道22’上半部的侧壁上；
在本步骤中，在氧化物层30’上涂覆光刻胶，按照沟道的形状对光刻胶进行曝光后显影，得到图案化的光刻胶，以图案化的光刻胶为掩膜，依次刻蚀氧化物层30’、氮化硅层20和硅衬底10后，得到沟道上半部分11’；
在本步骤中，沉积的氧化物层30’的厚度保证刻蚀形成沟道22’时不损伤氮化硅层20表面，也就是在刻蚀过程中保护氮化硅层20的表面，比如，氧化层30’的厚度可以为：1.5微米～2微米；
在本步骤中，采用的是干法刻蚀方法，采用的气体为氟碳化合物化学气体；
步骤402、在沟道上半部分11’和氧化物层30’表面沉积非金属硅化物层40’，如图5b所示；
在本步骤中，所沉积的非金属硅化物层40’的厚度保证后续沟道22’下半部扩宽到预设的宽度时，所保护的沟道上半部分11’不会被刻蚀，厚度可以为：20纳米～30纳米；
本步骤中，在沉积非金属硅化物层40’过程中，可以采用LP或ALD方式，非金属硅化物层为氮化硅层或氧化硅层，也可以为其他的非金属硅化物层，在后续湿法刻蚀过程中，保证和掺杂的硅衬底10有很好的选择比；
步骤403、以图案化的氧化物层30’为掩膜，刻蚀掉沟道底部的非金属硅化物层40’，继续刻蚀掺杂的硅衬底10，得到完整的沟道22’，该沟道上半部分具有非金属硅化物层侧壁，如图5c所示；
在本步骤中，完整的沟道22’的深度就是最终要得到的沟槽深度，在刻蚀过程中，氧化硅层30’被消耗完；
在本步骤中，采用的是干法刻蚀方法，采用的气体为氟碳化合物化学气体；由于干法刻蚀采用各向同性的方式，所以在沟道上半部分11’侧壁上的非金属硅化物层40’并没有被刻蚀掉，仍然可以在后续湿法刻蚀过程中作为沟道上半部分11’的阻挡；
在本步骤中，在氧化物层30’上的金属硅化物层40’及氧化物层30’被刻蚀完；
步骤404、以沟道上半部分的非金属硅化物层侧壁为掩膜，采用湿法刻蚀沟道22’，扩宽沟道22’的下半部，形成沟槽30，如图5d所示；
在本步骤中，湿法刻蚀主要采用酸性溶剂进行各向同性刻蚀，比如氢氟酸，由于沟道22’上半部分具有非金属硅化物层40’的阻挡，所以不会被湿法刻蚀，沟道22’下半部分被湿法刻蚀，使得沟道22’下半部的宽度大于沟道22’上半部的宽度，形成瓶形结构的沟槽30；
在本步骤中，沟道22’上半部由于湿法刻蚀阻挡层-非金属硅化物层40’的存在，所以只是扩宽沟道22’的下半部，而不会刻蚀到沟道22’的上半部；
步骤405、去除非金属硅化物层40’，如图5e所示；
在本步骤中，去除非金属硅化物层40’的方法为：采用干法刻蚀，比如氟碳化合物化学气体刻蚀，最终形成存储器的存取单元的瓶形沟槽结构。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种沟槽的制造方法，该方法包括：
在掺杂的硅衬底沉积氮化硅层，再沉积氧化物层，采用光刻工艺和刻蚀工艺依次刻蚀氧化物层、氮化硅层及掺杂的硅衬底，形成沟道上半部分；
在沟道上半部分和氧化物层表面沉积非金属硅化物层；
以图案化的氧化物层为掩膜，刻蚀掉沟道上半部分底部的非金属硅化物层，继续刻蚀掺杂的硅衬底，得到沟道，形成沟道上半部分的非金属硅化物层侧壁；
以沟道上半部分的非金属硅化物层侧壁为掩膜，采用湿法刻蚀沟道，扩宽沟道的下半部，形成沟槽；
去除非金属硅化物层。
2.如权利要求1所述的方法，其特征在于，所述沟道上半部分为沟道的1/5～1/3。
3.如权利要求1所述的方法，其特征在于，所述沉积的氧化物层的厚度保证所述形成沟道时不损伤氮化硅层表面。
4.如权利要求1所述的方法，其特征在于，所述形成沟道上半部分采用氟碳化合物化学气体进行干法刻蚀得到。
5.如权利要求1所述的方法，其特征在于，所述沉积的非金属硅化物层厚度保证所述沟道下半部扩宽时，所保护的沟道上半部分不会被刻蚀。
6.如权利要求1所述的方法，其特征在于，所述沉积的非金属硅化物采用低压气悬有机化学气相沉积LP或高速原子层沉积ALD工艺进行。
7.如权利要求1所述的方法，其特征在于，所述得到沟道采用氟碳化合物化学气体进行干法刻蚀。
8.如权利要求1所述的方法，其特征在于，所述去除非金属硅化物层采用干法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101366924A CN102201371A (zh) | 2010-03-26 | 2010-03-26 | 沟槽的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101366924A CN102201371A (zh) | 2010-03-26 | 2010-03-26 | 沟槽的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102201371A true CN102201371A (zh) | 2011-09-28 |
Family
ID=44661946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101366924A Pending CN102201371A (zh) | 2010-03-26 | 2010-03-26 | 沟槽的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102201371A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151244A (zh) * | 2011-12-07 | 2013-06-12 | 华邦电子股份有限公司 | 堆叠式电容器及其制造方法 |
| CN109273359A (zh) * | 2018-09-26 | 2019-01-25 | 长江存储科技有限责任公司 | 一种刻蚀方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1354889A (zh) * | 1999-06-09 | 2002-06-19 | 因芬尼昂技术北美公司 | 采用各向异性湿法刻蚀的宽展沟槽的方法 |
| CN1684247A (zh) * | 2004-03-30 | 2005-10-19 | 南亚科技股份有限公司 | 深沟槽电容的制作方法 |
| US20070020861A1 (en) * | 2005-07-16 | 2007-01-25 | Chartered Semiconductor Mfg Ltd And 2) Ibm | Method to engineer etch profiles in Si substrate for advanced semiconductor devices |
| CN101410988A (zh) * | 2006-05-26 | 2009-04-15 | 国际商业机器公司 | 不合并情况下的沟槽加宽 |
-
2010
- 2010-03-26 CN CN2010101366924A patent/CN102201371A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1354889A (zh) * | 1999-06-09 | 2002-06-19 | 因芬尼昂技术北美公司 | 采用各向异性湿法刻蚀的宽展沟槽的方法 |
| CN1684247A (zh) * | 2004-03-30 | 2005-10-19 | 南亚科技股份有限公司 | 深沟槽电容的制作方法 |
| US20070020861A1 (en) * | 2005-07-16 | 2007-01-25 | Chartered Semiconductor Mfg Ltd And 2) Ibm | Method to engineer etch profiles in Si substrate for advanced semiconductor devices |
| CN101410988A (zh) * | 2006-05-26 | 2009-04-15 | 国际商业机器公司 | 不合并情况下的沟槽加宽 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151244A (zh) * | 2011-12-07 | 2013-06-12 | 华邦电子股份有限公司 | 堆叠式电容器及其制造方法 |
| CN109273359A (zh) * | 2018-09-26 | 2019-01-25 | 长江存储科技有限责任公司 | 一种刻蚀方法 |
| CN109273359B (zh) * | 2018-09-26 | 2020-11-20 | 长江存储科技有限责任公司 | 一种刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752363B (zh) | 快闪存储器的形成方法 | |
| CN101546694B (zh) | 形成半导体器件的图案的方法 | |
| WO2021103537A1 (zh) | 半导体结构及其制作方法 | |
| CN104051260A (zh) | 沟槽型肖特基二极管的结构及制作方法 | |
| CN111199911A (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| CN104037082A (zh) | 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法 | |
| CN103227143B (zh) | 浅沟槽隔离工艺 | |
| CN102201371A (zh) | 沟槽的制造方法 | |
| JP2010153418A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN116600564A (zh) | 半导体结构的制造方法和半导体结构 | |
| CN102779728A (zh) | 利用脉冲式无氟碳化合物等离子体的沟槽蚀刻方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| US20210159078A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN113972163A (zh) | 半导体器件的隔离的形成方法 | |
| US9230967B2 (en) | Method for forming self-aligned isolation trenches in semiconductor substrate and semiconductor device | |
| CN103035486A (zh) | 同时填充及平坦化不同尺寸深沟槽的方法 | |
| WO2021233269A1 (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
| CN103681281A (zh) | 双重图形化膜层的方法 | |
| CN104733377B (zh) | 实现沟槽场效应晶体管源极接触槽自对准结构的方法 | |
| CN111799165B (zh) | 一种半导体结构的制备方法 | |
| US11723185B2 (en) | Capacitor structure, method for manufacturing same, and memory | |
| CN103066022B (zh) | 单侧埋入带的制造方法 | |
| US20230389264A1 (en) | Semiconductor structure and manufacturing method thereof | |
| WO2023010618A1 (zh) | 半导体结构的制备方法、半导体结构以及半导体存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121122 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121122 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110928 |