CN104051260A - 沟槽型肖特基二极管的结构及制作方法 - Google Patents
沟槽型肖特基二极管的结构及制作方法 Download PDFInfo
- Publication number
- CN104051260A CN104051260A CN201310082260.3A CN201310082260A CN104051260A CN 104051260 A CN104051260 A CN 104051260A CN 201310082260 A CN201310082260 A CN 201310082260A CN 104051260 A CN104051260 A CN 104051260A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon dioxide
- polysilicon
- trench
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 abstract 6
- 239000012790 adhesive layer Substances 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型肖特基二极管的制作方法，该方法在外延生长后，溅射粘附层前，进行步骤：1）在外延层上刻蚀沟槽和外围终端区域；2）生长二氧化硅层；3）淀积多晶硅，填满沟槽；4）回刻多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅；5）淀积二氧化硅介质层；6）除去沟槽上方多余的二氧化硅，仅外围终端区域保留一层二氧化硅介质层。本发明还公开了用上述方法制作的肖特基二极管的结构。本发明利用CMP工艺，实现了两层光罩的沟槽型肖特基二极管，不仅降低了生产成本，还提高了肖特基接触区域硅表面的平整度，避免了氧化层刻蚀后在沟槽内造成凹陷，以及由此导致的金属填充不良及尖端放电等不利于器件反向漏电性能的现象。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽型肖特基二极管的结构及其制作工艺方法。
背景技术
在半导体集成电路中，目前比较典型的是三层光罩的沟槽型肖特基二极管，第一层光罩定义器件单元尺寸，第二层光罩遮蔽终端区域，定义器件接触区域，第三层光罩定义器件金属阳极，其具体结构如图1所示。
这种沟槽型肖特基二极管是利用多数载流子导电的器件，不存在少数载流子寿命和反向恢复的问题，因此开关速度特别快。同时由于肖特基势垒高度的优势，更适用于低导通压降、高频整流的应用。
要实现这种肖特基二极管，需要通过光刻工艺对肖特基区域进行曝光、显影步骤，同时遮蔽终端区域；再通过选择性干法刻蚀的方法，将肖特基区域的介质层移除。由于现有的干法刻蚀二氧化硅的工艺会因为过刻蚀，导致沟槽内热氧界面低于多晶硅及硅表面，并进而容易导致尖端放电，影响器件的反向漏电性能。
发明内容
本发明要解决的技术问题之一是提供一种沟槽型肖特基二极管的制作方法，它可以优化肖特基接触区域硅表面的平整度，并可以少用一层光罩。
为解决上述技术问题，本发明的沟槽型肖特基二极管的制作方法，在完成外延层的生长后，溅射粘附层及淀积金属层前，包括有以下步骤：
1）在外延层上刻蚀出沟槽和外围终端区域；
2）生长一层二氧化硅；
3）淀积多晶硅，完全填充沟槽内部；
4）回刻多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅；
5）淀积二氧化硅介质层；
6）除去沟槽上方多余的二氧化硅，仅在外围终端区域保留一层二氧化硅介质层。
本发明要解决的技术问题之二是提供用上述方法制作的沟槽型肖特基二极管的结构，该种结构的肖特基二极管性能好，生产成本低。
为解决上述技术问题，本发明的沟槽型肖特基二极管，其外围终端区域侧壁的两层二氧化硅层和一层多晶硅层与外延层的上表面齐平。
本发明利用CMP（化学机械抛光）工艺，在保证终端结构不受影响的基础上，实现了两层光罩的沟槽型肖特基二极管，不仅极大地降低了产品的生产成本，还提高了肖特基接触区域硅表面的平整度，避免了氧化层刻蚀后在沟槽内造成凹陷，以及由此导致的金属填充不良及尖端放电等不利于器件反向漏电性能的现象，从而提升了产品的性能。
附图说明
图1是目前典型的沟槽型肖特基二级管的截面结构示意图。
图2是本发明的沟槽型肖特基二级管的制作工艺流程示意图。
图3是用本发明的工艺方法制作得到的沟槽型肖特基二级管的截面结构示意图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本实施例的沟槽型肖特基二极管，其制作工艺方法如下：
步骤1，在外延层上定义出沟槽的图形和外围终端结构的图形，用目前通用的刻蚀工艺刻蚀出沟槽和外围终端结构（本实施例采用的是常用的长沟槽终端结构），然后通过热氧化工艺在器件表面和沟槽内部生长一层厚度为的二氧化硅层，如图2（a）所示。
步骤2，用多晶硅淀积（LPC）工艺在器件表面和沟槽内部淀积多晶硅，并使沟槽内部完全填满，如图2（b）所示。
步骤3，通过干法回刻去除器件表面的多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅，如图2（c）所示。
步骤4，在整个器件表面通过化学气相沉积方法淀积一层厚度为的二氧化硅介质层，如图2（d）所示。
步骤5，化学机械研磨（CMP）至沟槽上方，以除去器件表面多余的二氧化硅和多晶硅，如图2（e）所示。
研磨后，芯片区表面的二氧化硅介质层与二氧化硅热氧化层被全部去除；外围终端区由于是沟槽结构，因此二氧化硅介质层被部分保留下来，作为芯片外围终端结构的隔离与耐压层。
由于CMP会损伤外延层的硅，因此本步骤中，可以在CMP后保留的介质层，采用干刻的方式去除剩余的介质层，由于时间较短，可以很好的控制沟槽内的热氧凹陷，同时外围终端中的介质层也不会损失过多。
步骤6，后续工艺与常规的肖特基二极管一致：首先是在器件表面溅射粘附层，然后淀积金属层，与外延层形成肖特基势垒接触；通过一道光罩定义出芯片的阳极，然后选择性刻蚀表面金属，形成阳极和终端耐压区域，如图2（f）所示；硅片衬底背面减薄后，再在衬底背面蒸镀一层金属，形成器件的阴极，如图2（g）所示。
最后形成的肖特基二极管的结构如图2（g）或图3所示，图中外围终端区域通过CMP工艺去除二氧化硅介质层的部分（即图3右上角部分），经仿真，确认该区域并不影响器件的正常工作。通过对比图1与图3，可以看到，本发明的肖特基二极管的结构与常规肖特基二极管的结构相比，肖特基工作区域表面更加平坦，从而避免了氧化层刻蚀后，在沟槽内造成凹陷，以及由此导致的金属填充不良及尖端放电等不利于器件反向漏电的现象产生。
Claims (9)
1.沟槽型肖特基二极管的制作方法，其特征在于，在完成外延层的生长后，溅射粘附层及淀积金属层前，包括有以下步骤：
1）在外延层上刻蚀出沟槽和外围终端区域；
2）生长一层二氧化硅；
3）淀积多晶硅，完全填充沟槽内部；
4）回刻多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅；
5）淀积二氧化硅介质层；
6）除去沟槽上方多余的二氧化硅，仅在外围终端区域保留一层二氧化硅介质层。
2.根据权利要求1所述的方法，其特征在于，步骤1），所述外围终端区域呈长沟槽形。
3.根据权利要求1所述的方法，其特征在于，步骤2），采用热氧化工艺生长二氧化硅。
4.根据权利要求3所述的方法，其特征在于，步骤2），二氧化硅的厚度为。
5.根据权利要求1所述的方法，其特征在于，步骤3），淀积的多晶硅的厚度为6000～。
6.根据权利要求1所述的方法，其特征在于，步骤4），采用干法回刻多晶硅。
7.根据权利要求1所述的方法，其特征在于，步骤5），二氧化硅介质层的厚度为2000～。
8.根据权利要求1所述的方法，其特征在于，步骤6），采用化学机械抛光工艺研磨掉沟槽上方多余的二氧化硅。
9.用权利要求1至8任何一种方法制作的沟槽型肖特基二极管的结构，其特征在于，外围终端区域侧壁的两层二氧化硅层和一层多晶硅层与外延层上表面齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310082260.3A CN104051260A (zh) | 2013-03-15 | 2013-03-15 | 沟槽型肖特基二极管的结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310082260.3A CN104051260A (zh) | 2013-03-15 | 2013-03-15 | 沟槽型肖特基二极管的结构及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104051260A true CN104051260A (zh) | 2014-09-17 |
Family
ID=51503946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310082260.3A Pending CN104051260A (zh) | 2013-03-15 | 2013-03-15 | 沟槽型肖特基二极管的结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104051260A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105720109A (zh) * | 2014-12-05 | 2016-06-29 | 无锡华润上华半导体有限公司 | 一种沟槽型肖特基势垒二极管及其制备方法 |
| CN105957884A (zh) * | 2016-06-24 | 2016-09-21 | 上海格瑞宝电子有限公司 | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 |
| CN107346733A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 沟槽型肖特基二极管的制备方法 |
| CN107634008A (zh) * | 2017-07-07 | 2018-01-26 | 成都迈斯派尔半导体有限公司 | 一种高压功率器件的终端结构的制作方法 |
| CN108807554A (zh) * | 2018-08-03 | 2018-11-13 | 深圳市晶相技术有限公司 | 肖特基二极管及其制作方法 |
| CN109390416A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 沟槽式肖特基的终端结构及沟槽式肖特基 |
| CN110690115A (zh) * | 2019-10-15 | 2020-01-14 | 扬州虹扬科技发展有限公司 | 一种沟槽式肖特基二极管终端防护结构的制备方法 |
| CN113097126A (zh) * | 2020-01-09 | 2021-07-09 | 珠海格力电器股份有限公司 | 芯片、功率器件及芯片的制作方法 |
-
2013
- 2013-03-15 CN CN201310082260.3A patent/CN104051260A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105720109A (zh) * | 2014-12-05 | 2016-06-29 | 无锡华润上华半导体有限公司 | 一种沟槽型肖特基势垒二极管及其制备方法 |
| CN107346733A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 沟槽型肖特基二极管的制备方法 |
| CN105957884A (zh) * | 2016-06-24 | 2016-09-21 | 上海格瑞宝电子有限公司 | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 |
| CN107634008A (zh) * | 2017-07-07 | 2018-01-26 | 成都迈斯派尔半导体有限公司 | 一种高压功率器件的终端结构的制作方法 |
| CN107634008B (zh) * | 2017-07-07 | 2020-02-07 | 成都迈斯派尔半导体有限公司 | 一种高压功率器件的终端结构的制作方法 |
| CN109390416A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 沟槽式肖特基的终端结构及沟槽式肖特基 |
| CN108807554A (zh) * | 2018-08-03 | 2018-11-13 | 深圳市晶相技术有限公司 | 肖特基二极管及其制作方法 |
| CN110690115A (zh) * | 2019-10-15 | 2020-01-14 | 扬州虹扬科技发展有限公司 | 一种沟槽式肖特基二极管终端防护结构的制备方法 |
| CN110690115B (zh) * | 2019-10-15 | 2022-12-13 | 扬州虹扬科技发展有限公司 | 一种沟槽式肖特基二极管终端防护结构的制备方法 |
| CN113097126A (zh) * | 2020-01-09 | 2021-07-09 | 珠海格力电器股份有限公司 | 芯片、功率器件及芯片的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051260A (zh) | 沟槽型肖特基二极管的结构及制作方法 | |
| TWI480982B (zh) | 垂直記憶體單元 | |
| US8530327B2 (en) | Nitride shallow trench isolation (STI) structures and methods for forming the same | |
| WO2022205679A1 (zh) | 半导体结构及其制备方法 | |
| CN105336695A (zh) | 半导体器件的形成方法 | |
| CN105448741A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
| CN104752361A (zh) | 半导体结构的形成方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN103199053B (zh) | 沟槽的形成方法及半导体结构 | |
| CN101414573A (zh) | 一种可改善微笑效应的沟槽隔离结构制作方法 | |
| CN103811307B (zh) | 半导体器件及其形成方法 | |
| CN101989566B (zh) | 半导体器件和闪存器件的制作方法 | |
| CN102810471B (zh) | 利用含硅掩模形成沟渠的方法 | |
| CN104701161A (zh) | 一种沟槽型肖特基二极管的制备工艺方法 | |
| US20120181592A1 (en) | Methods and structures for customized sti structures in semiconductor devices | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN103022036B (zh) | 单边存取器件 | |
| CN104134628A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN103441076A (zh) | 一种形成侧墙的制备方法 | |
| CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
| TW200727389A (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
| CN103632950B (zh) | 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN109509751A (zh) | 具有字符线的半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140917 |
|
| RJ01 | Rejection of invention patent application after publication |