CN107346733A - 沟槽型肖特基二极管的制备方法 - Google Patents
沟槽型肖特基二极管的制备方法 Download PDFInfo
- Publication number
- CN107346733A CN107346733A CN201610290493.6A CN201610290493A CN107346733A CN 107346733 A CN107346733 A CN 107346733A CN 201610290493 A CN201610290493 A CN 201610290493A CN 107346733 A CN107346733 A CN 107346733A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- whole device
- etching
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 88
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000010703 silicon Substances 0.000 claims abstract description 88
- 238000005530 etching Methods 0.000 claims abstract description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 75
- 229920005591 polysilicon Polymers 0.000 claims abstract description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 238000000407 epitaxy Methods 0.000 claims abstract description 69
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000001259 photo etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 12
- 239000007789 gas Substances 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000376 reactant Substances 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- -1 at high temperature Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽型肖特基二极管的制备方法，包括：对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀，以形成刻蚀窗口；通过刻蚀窗口，对半导体硅基底的N型外延层进行刻蚀，形成硅沟槽；去除氮化硅层，在整个器件的表面上形成栅极氧化层；在整个器件的表面上沉积第一多晶硅层，对第一多晶硅层进行刻蚀，在硅沟槽中形成第二多晶硅层；在整个器件的表面上依次形成介质层和金属层。沟槽型肖特基二极管的相邻硅沟槽之间N型外延层与金属层之间接触较好，使得相邻硅沟槽之间N型外延层与金属层之间形成的肖特基势垒接触良好，肖特基势垒较好，可以减小沟槽型肖特基二极管的反向漏电，进而提高沟槽型肖特基二极管的性能。
Description
技术领域
本发明涉及半导体工艺领域，尤其涉及一种沟槽型肖特基二极管的制备方法。
背景技术
功率二极管作为电路系统的关键部件，被广泛的应用在了高频逆变器、数码产品、发电机、电视机等民用产品上，也被应用在了卫星接收装置、导弹、飞机等军用设备上。目前，常用的功率二极管的种类有普通整流二极管、肖特基二极管等。其中，由于肖特基二极管具有较低的通态压降、较低的漏电流、反向恢复时间很小等特点，被广泛的应用到各类设备上；并且肖特基二极管中的沟槽型肖特基二极管具有低的正向导通压降、较高的管芯面积利用率，从而沟槽型肖特基二极管受到越来越大的关注。
现有技术中，沟槽型肖特基二极管的制备方法为：在半导体硅基底上设置了氧化硅层、氮化硅层之后，对半导体硅基底进行光刻和刻蚀，以刻蚀出一个窗口；进而通过该窗口对半导体硅基底的N型外延层进行刻蚀，刻蚀出硅沟槽；然后在硅沟槽中生长出栅极氧化层，去除氮化硅层；在整个器件上沉积多晶硅，对多晶硅进行回刻，从而将氧化硅层上方的多晶硅去除掉，只保留硅沟槽中的多晶硅；在形成介质层和金属层之后，就可以得到沟槽型肖特基二极管。
然而现有技术中，在多晶硅进行回刻的时候，刻蚀设备会采用自停止工艺，通过监控刻蚀反应物来确定氧化硅层上方的多晶硅，是否刻蚀干净；一旦刻蚀反应物中出现了氧，此时说明氧化硅层上方的多晶硅被去除干净，已经露出了N型外延层上的氧化硅层。但是现有技术中，由于工艺的波动以及设备状态的波动，会出现去除氧化硅层上方的多晶硅的时候，对氧化硅层以及N型外延层造成损伤，会去除了氧化硅层，并对N型外延层也进行了刻蚀，并且在N型外延层上留下脏物，且造成原子缺失；此时，若在整个器件上形成介质层和金属层之后，沟槽型肖特基二极管的相邻硅沟槽之间N型外延层与金属层之间接触不好，且使得相邻硅沟槽之间N型外延层与金属层之间形成的肖特基势垒接触不良，肖特基势垒不高，造成非常大的反向漏电，进而影响沟槽型肖特基二极管的性能。
发明内容
本发明提供一种沟槽型肖特基二极管的制备方法，用以解决现有技术中得到的沟槽型肖特基二极管的相邻硅沟槽之间N型外延层与金属层之间形成的肖特基势垒接触不良，肖特基势垒不高，造成非常大的反向漏电，进而影响沟槽型肖特基二极管的性能的问题。
本发明的提供了一种沟槽型肖特基二极管的制备方法，包括：
对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀，以形成刻蚀窗口，所述半导体硅基底包括由下而上依次设置的N型衬底和N型外延层；
通过所述刻蚀窗口，对所述N型外延层进行刻蚀，以形成硅沟槽；
去除所述氮化硅层，并在整个器件的表面上形成预设厚度的栅极氧化层；
在整个器件的表面上沉积第一多晶硅层，对所述第一多晶硅层进行刻蚀，以在所述硅沟槽中形成第二多晶硅层；
在整个器件的表面上依次形成介质层和金属层，以形成沟槽型肖特基二极管。
如上所述的方法中，所述去除所述氮化硅层，并在整个器件的表面上形成预设厚度的栅极氧化层，包括：
采用湿法工艺，去除所述氮化硅层；
在所述氧化硅层、所述沟槽的表面上生长预设厚度的栅极氧化层。
如上所述的方法中，所述栅极氧化层的厚度为2500埃～5000埃。
如上所述的方法中，所述在整个器件的表面上沉积第一多晶硅层，对所述第一多晶硅层进行刻蚀，以在所述硅沟槽中形成第二多晶硅层，包括：
在整个器件的表面上，沉积第一多晶硅层；
对所述第一多晶硅层进行刻蚀，去除所述N外延层上方的栅极氧化层表面上的第一多晶硅层，并去除以及所述N外延层上方的栅极氧化层之间的第一多晶硅层，以在所述硅沟槽中形成第二多晶硅层。
如上所述的方法中，所述第二多晶硅层的厚度等于所述硅沟槽的深度。
如上所述的方法中，所述在整个器件的表面上依次形成介质层和金属层，以形成沟槽型肖特基二极管，包括：
在整个器件的表面上形成介质层，所述介质层为二氧化硅；
去除相邻的硅沟槽之间的N外延层上方的栅极氧化层、和介质层；
在整个器件的表面上沉积金属层，以形成沟槽型肖特基二极管。
如上所述的方法中，所述在整个器件的表面上沉积金属层，包括：
在整个器件的表面上依次沉积第一金属分层、第二金属分层；
其中所述第一金属分层为钛金属、或金金属、或钼金属，所述第一金属分层的厚度为500埃～1500埃；所述第二金属分层为铝金属，所述第二金属分层的厚度为2微米～5微米。
如上所述的方法中，在所述对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀之前，还包括：
在所述半导体硅基底的N型外延层的上表面上，形成所述氧化硅层，其中，所述氧化硅层的厚度为100埃～200埃；
采用低压力化学气相沉积法，在所述氧化硅层的表面上形成所述氮化硅层，其中，所述氮化硅层的厚度为500埃～1000埃。
如上所述的方法中，所述对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀，以形成刻蚀窗口，包括：
在整个器件的表面设置光刻胶层；
对所述光刻胶层、所述氮化硅层、所述氧化硅层进行光刻和刻蚀，以形成刻蚀窗口；
去除所述光刻胶层。
本发明通过对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀之后，形成刻蚀窗口；通过刻蚀窗口对N型外延层进行刻蚀，刻蚀出硅沟槽；首先去除掉整个器件表面上的氮化硅层，然后直接在N型外延层上的氧化硅层的表面上、以及硅沟槽的表面上生长出较厚的栅极氧化层，此时，新形成的栅极氧化层与之前的氧化硅层一起构成了N型外延层上的栅极氧化层；从而在整个器件上填充多晶硅，对多晶硅进行回刻的时候，虽然会刻蚀掉N型外延层上的一部分的栅极氧化层，但不会露出N型外延层，不会对N型外延层造成损伤，更不会在N型外延层上留下脏物以及且造成原子缺失；在整个器件上形成介质层和金属层之后，沟槽型肖特基二极管的相邻硅沟槽之间N型外延层与金属层之间接触较好，使得相邻硅沟槽之间N型外延层与金属层之间形成的肖特基势垒接触良好，肖特基势垒较好，可以减小沟槽型肖特基二极管的反向漏电，进而提高沟槽型肖特基二极管的性能。
附图说明
图1为本发明实施例一提供的沟槽型肖特基二极管的制备方法的流程示意图；
图2为实施例一的步骤101执行过程中沟槽型肖特基二极管的剖面示意图一；
图3为实施例一的步骤101执行过程中沟槽型肖特基二极管的剖面示意图二；
图4为实施例一的步骤102执行过程中沟槽型肖特基二极管的剖面示意图；
图5为实施例一的步骤103执行过程中沟槽型肖特基二极管的剖面示意图；
图6为实施例一的步骤104执行过程中沟槽型肖特基二极管的剖面示意图；
图7为实施例一的步骤105执行过程中沟槽型肖特基二极管的剖面示意图
图8为本发明实施例二提供的沟槽型肖特基二极管的制备方法的流程示意图；
图9为实施例二的步骤101执行过程中沟槽型肖特基二极管的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的沟槽型肖特基二极管的制备方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，如图1所示，包括：
步骤101、对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀，以形成刻蚀窗口，半导体硅基底包括由下而上依次设置的N型衬底和N型外延层。
在本实施例中，具体的，图2为实施例一的步骤101执行过程中沟槽型肖特基二极管的剖面示意图一，图3为实施例一的步骤101执行过程中沟槽型肖特基二极管的剖面示意图二，如图2和图3所示，半导体硅基底用标号11表示，N型衬底用标号12表示，N型外延层用标号13表示，氧化硅层用标号14表示，氮化硅层用标号15表示，刻蚀窗口用标号16表示。
功率二极管是电路系统的关键部件，被广泛的应用在了高频逆变器、数码产品、发电机、电视机等民用产品，并且被应用在了卫星接收装置、导弹及飞机等各种先进武器控制系统、以及仪器仪表设备的军用场合。目前功率二极管正朝着两个重要的方向进行发展和拓展：一、朝向适用于几千万乃至上万安培的方向发展，这样的功率二极管可以应用在高温电弧风洞、电阻焊机等等上；二、朝着缩短反向恢复时间、超快、超软、超耐用的方向发展，这样的功率二极管可以应用在整流场合、以及各类开关电路中。同时为了满足低功耗、高频、高温、小型化等应用要求，对功率二极管的耐压、导通电阻、开启压降、反向恢复特性、高温特性等要求也越来越高。
现在功率二极管中一般具有普通整流二极管、肖特基二极管、PIN二极管等，其中，肖特基二极管主要有横向肖特基二极管和纵向肖特基二极管。横向肖特基二极管，可以提供较高的击穿电压以及较低的漏电流，但是会造成面积的浪费，同时正向导通压降偏高。纵向肖特基二极管具有较低的正向导通压降，较高的管芯面积利用率，进而受到越来越大的关注，其中，沟槽型肖特基二极管为纵向肖特基二极管中的重要一种。
半导体硅基底11可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，本实施例在此不对其进行限制。半导体硅基底11包括了由下而上依次设置的N型衬底12和N型外延层13。其中，N型衬底12为N+型衬底。
如图2所示，由于半导体硅基底11的表面上依次设置了氧化硅层14和氮化硅层15，可以对半导体硅基底11上的氧化硅层14和氮化硅层15进行光刻和刻蚀之后，可以形成刻蚀窗口16，如图3所示。
步骤102、通过刻蚀窗口，对N型外延层进行刻蚀，以形成硅沟槽。
在本实施例中，具体的，图4为实施例一的步骤102执行过程中沟槽型肖特基二极管的剖面示意图，如图4所示，硅沟槽用标号17表示。
通过刻蚀窗口16，以氧化硅层14和氮化硅层15作为掩膜层，在掩膜层的保护下，对半导体硅基底11的N型外延层13进行刻蚀，形成硅沟槽17，硅沟槽17的深度小于N型外延层13的厚度。
步骤103、去除氮化硅层，并在整个器件的表面上形成预设厚度的栅极氧化层。
在本实施例中，具体的，图5为实施例一的步骤103执行过程中沟槽型肖特基二极管的剖面示意图，如图5所示，栅极氧化层用标号18表示。
去除整个器件表面上的氮化硅层15。然后，再在整个器件的表面上形成栅极氧化层，栅极氧化层具有预设厚度，其厚度值较大。具体来说，在反应炉中通入氧气，在高温下，在N型外延层13上的氧化硅层14的表面上，以及硅沟槽17中生长出一层较厚的栅极氧化层18。其中，由于氧化硅层14与栅极氧化层18的成分相同，在N型外延层13上的氧化硅层14的表面上生长栅极氧化层18的时候，新形成的栅极氧化层与之前的氧化硅层14一起构成了N型外延层13上的栅极氧化层18。
步骤104、在整个器件的表面上沉积第一多晶硅层，对第一多晶硅层进行刻蚀，以在硅沟槽中形成第二多晶硅层。
在本实施例中，具体的，图6为实施例一的步骤104执行过程中沟槽型肖特基二极管的剖面示意图，如图6所示，第二多晶硅层用标号19表示。
在整个器件的表面上沉积多晶硅，从而在整个器件的表面上形成第一多晶硅层，其中，N型外延层13上的栅极氧化层18的上表面上、以及硅沟槽17中都填充了多晶硅。然后，对第一多晶硅层进行刻蚀，将N型外延层13上的栅极氧化层18的上表面上的多晶硅刻蚀掉，只在硅沟槽17中保留多晶硅，从而在硅沟槽17中形成第二多晶硅层19。
此时，对整个器件的表面上的第一多晶硅层进行刻蚀的时候，也可以采用刻蚀设备利用自停止工艺，通过监控刻蚀反应物来确定N型外延层13上的栅极氧化层18的上表面上的多晶硅，是否刻蚀干净；而由于N型外延层13上的栅极氧化层18，是由步骤103中新形成的栅极氧化层与之前的氧化硅层14一起构成的，其厚度较厚，在对第一多晶硅层进行刻蚀的时候，虽然会刻蚀掉N型外延层13上的一部分的栅极氧化层18，但不会露出N型外延层13，不会对N型外延层13造成损伤，更不会在N型外延层13上留下脏物以及且造成原子缺失；从而，对整个器件的表面上的第一多晶硅层进行刻蚀的时候，依然保留住N型外延层13上的栅极氧化层18，并且N型外延层13上的栅极氧化层18的厚度较大。
步骤105、在整个器件的表面上依次形成介质层和金属层，以形成沟槽型肖特基二极管。
在本实施例中，具体的，图7为实施例一的步骤105执行过程中沟槽型肖特基二极管的剖面示意图，如图7所示，金属层用标号20表示。
通入氧气，在整个器件的表面形成介质层，对介质层进行一定的处理之后，在整个器件的表面上生长金属，可以对生长的金属进行光刻和刻蚀，从而形成金属层20。可以得到沟槽型肖特基二极管。
本实施例通过对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀之后，形成刻蚀窗口；通过刻蚀窗口对N型外延层进行刻蚀，刻蚀出硅沟槽；首先去除掉整个器件表面上的氮化硅层，然后直接在N型外延层上的氧化硅层的表面上、以及硅沟槽的表面上生长出较厚的栅极氧化层，此时，新形成的栅极氧化层与之前的氧化硅层一起构成了N型外延层上的栅极氧化层；从而在整个器件上填充多晶硅，对多晶硅进行回刻的时候，虽然会刻蚀掉N型外延层上的一部分的栅极氧化层，但不会露出N型外延层，不会对N型外延层造成损伤，更不会在N型外延层上留下脏物以及且造成原子缺失；在整个器件上形成介质层和金属层之后，沟槽型肖特基二极管的相邻硅沟槽之间N型外延层与金属层之间接触较好，使得相邻硅沟槽之间N型外延层与金属层之间形成的肖特基势垒接触良好，肖特基势垒较好，可以减小沟槽型肖特基二极管的反向漏电，进而提高沟槽型肖特基二极管的性能。
图8为本发明实施例二提供的沟槽型肖特基二极管的制备方法的流程示意图，在上述实施例的基础上，为了对本实施例中的方法进行清楚系统的描述，如图8所示，在步骤101之前，还包括：
步骤201、在半导体硅基底的N型外延层的上表面上，形成氧化硅层，其中，氧化硅层的厚度为100埃～200埃。
在本实施例中，具体的，向在反应炉中通入氧气，在高温下，半导体硅基底11上的N型外延层13的表面上形成氧化硅层14，其中，氧化硅层14的厚度为100埃～200埃。
步骤202、采用低压力化学气相沉积法，在氧化硅层的表面上形成氮化硅层，其中，氮化硅层的厚度为500埃～1000埃。
在本实施例中，具体的，采用低压力化学气相沉积法(Low PressureChemical Vapor Deposition，简称LPCVD)，在反应炉中通入硅烷(SiH4)气体、氧气(O2)、一氧化氮(NO)气体的混合气体，或者通入硅烷气体、氧气、二氧化碳(CO2)气体的混合气体，从而混合气体进行反应之后生成氮化硅(Si3N4)气体，进而在氧化硅层14的表面上沉积一层氮化硅，从而形成氮化硅层15。其中，氮化硅层15的厚度为500埃～1000埃。
步骤101，具体包括：
在整个器件的表面设置光刻胶层；对光刻胶层、氮化硅层、氧化硅层进行光刻和刻蚀，以形成刻蚀窗口；去除光刻胶层。
在本实施例中，具体的，图9为实施例二的步骤101执行过程中沟槽型肖特基二极管的剖面示意图，如图9所示，光刻胶层用标号21表示。
首先在整个器件的表面上铺设一层光刻胶，从而在氮化硅层15的表面上形成了光刻胶层21。然后对光刻胶层21、氮化硅层15、氧化硅层14进行光刻和刻蚀，从而形成了间距均匀的刻蚀窗口16。此时在刻蚀后的氮化硅层15上依然保留着部分的光刻胶层21，如图9所示；再去除掉整个器件表面上的所有的光刻胶层21。
步骤103，具体包括：
采用湿法工艺，去除氮化硅层；在氧化硅层、沟槽的表面上生长预设厚度的栅极氧化层。
在本实施例中，具体的，首先采用湿法工艺，将整个器件表面上的所有的氮化硅层15去除掉。
然后，在反应炉中通入氧气，在高温下，在N型外延层13上的氧化硅层14的表面上，以及硅沟槽17的表面上生长出一层较厚的栅极氧化层18。其中，由于氧化硅层14与栅极氧化层18的成分相同，新形成的栅极氧化层与之前的氧化硅层14一起构成了N型外延层13上的栅极氧化层18。
其中，硅沟槽17的表面上的栅极氧化层18的厚度为2500埃～5000埃；由于新形成的栅极氧化层与之前的氧化硅层14一起构成了N型外延层13上的栅极氧化层18，氧化硅层14的厚度为100埃～200埃，从而N型外延层13上的栅极氧化层18的厚度为2600埃～5200埃。
步骤104，具体包括：
步骤1041、在整个器件的表面上，沉积第一多晶硅层。
在本实施例中，具体的，然后采用低压化学气相沉积方法，在反应炉中通入硅烷(SiH4)气体，硅烷气体在高温下分解成多晶硅，多晶硅沉积在整个器件的表面上，从而在整个器件的表面上形成了第一多晶硅层。其中，N型外延层13上的栅极氧化层18的上表面上、以及硅沟槽17中都填充了多晶硅。
步骤1042、对第一多晶硅层进行刻蚀，去除N外延层上方的栅极氧化层表面上的第一多晶硅层，并去除以及N外延层上方的栅极氧化层之间的第一多晶硅层，以在硅沟槽中形成第二多晶硅层。
在本实施例中，具体的，对第一多晶硅层进行刻蚀，刻蚀掉N外延层13上方的栅极氧化层18表面上的第一多晶硅层，同时刻蚀掉N外延层13上方的栅极氧化层18之间的第一多晶硅层，只在硅沟槽17中保留多晶硅，从而在硅沟槽17中形成第二多晶硅层19。并且，第二多晶硅层19的厚度，等于设置了栅极氧化层18的硅沟槽17的深度。
对整个器件的表面上的第一多晶硅层进行刻蚀的时候，也可以采用刻蚀设备利用自停止工艺，通过监控刻蚀反应物来确定N型外延层13上的栅极氧化层18的上表面上的多晶硅，是否刻蚀干净；一旦刻蚀反应物中出现了氧，则说明N型外延层13上的栅极氧化层18的上表面上的多晶硅，已经刻蚀干净。此时，由于N型外延层13上的栅极氧化层18，是由步骤103中新形成的栅极氧化层与之前的氧化硅层14一起构成的，其厚度较厚，在对第一多晶硅层进行刻蚀的时候，虽然会刻蚀掉N型外延层13上的一部分的栅极氧化层18，但不会露出N型外延层13，不会对N型外延层13造成损伤，更不会在N型外延层13上留下脏物以及且造成原子缺失；从而，对整个器件的表面上的第一多晶硅层进行刻蚀的时候，依然保留住N型外延层13上的栅极氧化层18，并且N型外延层13上的栅极氧化层18的厚度较大。
步骤105，具体包括：
步骤1051、在整个器件的表面上形成介质层，介质层为二氧化硅；去除相邻的硅沟槽之间的N外延层上方的栅极氧化层、和介质层。
在本实施例中，具体的，在步骤104之后，通入氧气，在整个器件的表面上形成介质层，介质层的成分为二氧化硅，介质层与栅极氧化层19的成分相同。
然后去除掉相邻的硅沟槽17之间的N外延层13上方的栅极氧化层18、和介质层。
步骤1052、在整个器件的表面上沉积金属层，以形成沟槽型肖特基二极管。
在本实施例中，具体的，在整个器件的表面上依次沉积第一金属分层、第二金属分层，第一金属分层和第二金属分层构成了整个器件的金属层。第一金属分层可以采用钛金属、或采用金金属、或采用钼金属，第一金属分层的厚度为500埃～1500埃。第二金属分层可以采用铝金属，第二金属分层的厚度为2微米～5微米。可以得到沟槽型肖特基二极管。
本实施例通过在半导体硅基底上一次生长出氧化硅层、氮化硅层，然后对光刻胶层、氮化硅层、氧化硅层进行光刻和刻蚀，形成刻蚀窗口；通过刻蚀窗口对N型外延层进行刻蚀，刻蚀出硅沟槽；首先采用湿法工艺，去除掉整个器件表面上的氮化硅层，然后直接在N型外延层上的氧化硅层的表面上、以及硅沟槽的表面上生长出较厚的栅极氧化层，此时，新形成的栅极氧化层与之前的氧化硅层一起构成了N型外延层上的栅极氧化层；从而在整个器件上沉积多晶硅，对多晶硅进行回刻的时候，虽然会刻蚀掉N型外延层上的一部分的栅极氧化层，但不会露出N型外延层，不会对N型外延层造成损伤，更不会在N型外延层上留下脏物以及且造成原子缺失；此时会在硅沟槽中保留多晶硅；在整个器件上形成介质层和金属层之后，沟槽型肖特基二极管的相邻硅沟槽之间N型外延层与金属层之间接触较好，使得相邻硅沟槽之间N型外延层与金属层之间形成的肖特基势垒接触良好，肖特基势垒较好，可以减小沟槽型肖特基二极管的反向漏电，进而提高沟槽型肖特基二极管的性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种沟槽型肖特基二极管的制备方法，其特征在于，包括：
对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀，以形成刻蚀窗口，所述半导体硅基底包括由下而上依次设置的N型衬底和N型外延层；
通过所述刻蚀窗口，对所述N型外延层进行刻蚀，以形成硅沟槽；
去除所述氮化硅层，并在整个器件的表面上形成预设厚度的栅极氧化层；
在整个器件的表面上沉积第一多晶硅层，对所述第一多晶硅层进行刻蚀，以在所述硅沟槽中形成第二多晶硅层；
在整个器件的表面上依次形成介质层和金属层，以形成沟槽型肖特基二极管。
2.根据权利要求1所述的方法，其特征在于，所述去除所述氮化硅层，并在整个器件的表面上形成预设厚度的栅极氧化层，包括：
采用湿法工艺，去除所述氮化硅层；
在所述氧化硅层、所述沟槽的表面上生长预设厚度的栅极氧化层。
3.根据权利要求2所述的方法，其特征在于，所述栅极氧化层的厚度为2500埃～5000埃。
4.根据权利要求1所述的方法，其特征在于，所述在整个器件的表面上沉积第一多晶硅层，对所述第一多晶硅层进行刻蚀，以在所述硅沟槽中形成第二多晶硅层，包括：
在整个器件的表面上，沉积第一多晶硅层；
对所述第一多晶硅层进行刻蚀，去除所述N外延层上方的栅极氧化层表面上的第一多晶硅层，并去除以及所述N外延层上方的栅极氧化层之间的第一多晶硅层，以在所述硅沟槽中形成第二多晶硅层。
5.根据权利要求4所述的方法，其特征在于，所述第二多晶硅层的厚度等于所述硅沟槽的深度。
6.根据权利要求1所述的方法，其特征在于，所述在整个器件的表面上依次形成介质层和金属层，以形成沟槽型肖特基二极管，包括：
在整个器件的表面上形成介质层，所述介质层为二氧化硅；
去除相邻的硅沟槽之间的N外延层上方的栅极氧化层、和介质层；
在整个器件的表面上沉积金属层，以形成沟槽型肖特基二极管。
7.根据权利要求6所述的方法，其特征在于，所述在整个器件的表面上沉积金属层，包括：
在整个器件的表面上依次沉积第一金属分层、第二金属分层；
其中所述第一金属分层为钛金属、或金金属、或钼金属，所述第一金属分层的厚度为500埃～1500埃；所述第二金属分层为铝金属，所述第二金属分层的厚度为2微米～5微米。
8.根据权利要求1-7任一项所述的方法，其特征在于，在所述对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀之前，还包括：
在所述半导体硅基底的N型外延层的上表面上，形成所述氧化硅层，其中，所述氧化硅层的厚度为100埃～200埃；
采用低压力化学气相沉积法，在所述氧化硅层的表面上形成所述氮化硅层，其中，所述氮化硅层的厚度为500埃～1000埃。
9.根据权利要求1-7任一项所述的方法，其特征在于，所述对表面依次设置了氧化硅层、氮化硅层的半导体硅基底进行光刻和刻蚀，以形成刻蚀窗口，包括：
在整个器件的表面设置光刻胶层；
对所述光刻胶层、所述氮化硅层、所述氧化硅层进行光刻和刻蚀，以形成刻蚀窗口；
去除所述光刻胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610290493.6A CN107346733A (zh) | 2016-05-04 | 2016-05-04 | 沟槽型肖特基二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610290493.6A CN107346733A (zh) | 2016-05-04 | 2016-05-04 | 沟槽型肖特基二极管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107346733A true CN107346733A (zh) | 2017-11-14 |
Family
ID=60253655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610290493.6A Pending CN107346733A (zh) | 2016-05-04 | 2016-05-04 | 沟槽型肖特基二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107346733A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904152A (zh) * | 2019-01-24 | 2019-06-18 | 江苏东海半导体科技有限公司 | 集成肖特基二极管的沟槽mosfet的制备方法 |
| CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050773A (ja) * | 2000-07-31 | 2002-02-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| CN103094358A (zh) * | 2011-11-01 | 2013-05-08 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
| CN104051260A (zh) * | 2013-03-15 | 2014-09-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型肖特基二极管的结构及制作方法 |
-
2016
- 2016-05-04 CN CN201610290493.6A patent/CN107346733A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050773A (ja) * | 2000-07-31 | 2002-02-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| CN103094358A (zh) * | 2011-11-01 | 2013-05-08 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
| CN104051260A (zh) * | 2013-03-15 | 2014-09-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型肖特基二极管的结构及制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890277A (zh) * | 2018-09-07 | 2020-03-17 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN110890277B (zh) * | 2018-09-07 | 2022-05-10 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| CN109904152A (zh) * | 2019-01-24 | 2019-06-18 | 江苏东海半导体科技有限公司 | 集成肖特基二极管的沟槽mosfet的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0847598B1 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION WITH A VOLTAGE ABSORBING EDGE | |
| CN105789047B (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| US10522667B2 (en) | Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN102160192B (zh) | 使用直接图案化的无针孔掩膜层制作太阳能电池的方法 | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| TW200947725A (en) | Improved HIT solar cell structure | |
| BR112014023047B1 (pt) | Método de fabricação de uma célula solar e célula solar fabricada | |
| CN108257859B (zh) | 一种栅氧化层的制备方法及mosfet功率器件 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN102208336B (zh) | 形成交替排列的p型和n型半导体薄层的工艺方法 | |
| CN103928532A (zh) | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN106252244A (zh) | 一种终端钝化方法及半导体功率器件 | |
| CN108198855A (zh) | 半导体元件、半导体基底及其形成方法 | |
| CN108417617A (zh) | 碳化硅沟槽型MOSFETs及其制备方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN100483738C (zh) | 基于自支撑SiC的GaN器件及制作方法 | |
| CN107346733A (zh) | 沟槽型肖特基二极管的制备方法 | |
| KR102550521B1 (ko) | 실리콘 카바이드 반도체 소자의 제조방법 | |
| CN103928524B (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN107359116A (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN103928321A (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171114 |