CN109904152A - 集成肖特基二极管的沟槽mosfet的制备方法 - Google Patents
集成肖特基二极管的沟槽mosfet的制备方法 Download PDFInfo
- Publication number
- CN109904152A CN109904152A CN201910066909.XA CN201910066909A CN109904152A CN 109904152 A CN109904152 A CN 109904152A CN 201910066909 A CN201910066909 A CN 201910066909A CN 109904152 A CN109904152 A CN 109904152A
- Authority
- CN
- China
- Prior art keywords
- layer
- preparation
- groove
- schottky diode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了集成肖特基二极管的沟槽MOSFET的制备方法，该方法包括以下步骤：步骤一：沟槽构造，步骤二：导电区制备，步骤三：导电沟道设置，步骤四：肖特基结构激活，步骤五：导电引线制备。本发明提出了集成了肖特基二极管功能的功率MOSFET器件的构成实施例，虽然MOSFET结构中集成了肖特基二极管，但是通过优化结构设计和版图设计，降低了实际生产中的制造难度，提高了器件的良率水平，降低了成本，提升了器件性能。
Description
技术领域
本发明涉及肖特基二极管制备技术领域，具体为集成肖特基二极管的沟槽MOSFET的制备方法。
背景技术
肖特基二极管是以其发明人肖特基博士命名的，SBD是肖特基势垒二极管(SchottkyBarrierDiode,缩写成SBD)的简称。SBD不是利用P型半导体与 N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体(接触)二极管或表面势垒二极管，它是一种热载流子二极。P-N面结型二极管在运行时具有不良特性：巨大的正向传导损耗、在正向配置状态下本体-外延结之间的电荷储存、当功率MOSFET从正向偏压切换至反向偏压时过量的储存少子电荷导致巨大的恢复电流以及电压过冲、以及在直流-直流转换应用中开关节点电压过冲、环绕，中国专利CN201210138850.9针对于此前技术中的不足提出解决的方案，但是现有技术中的非对称侧壁工艺难度较大不易实现，且产品良率偏低还是需要进行进一步的改进。
发明内容
本发明的目的在于提供集成肖特基二极管的沟槽MOSFET的制备方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：集成肖特基二极管的沟槽 MOSFET的制备方法，该方法包括以下步骤：
步骤一：沟槽构造：在沟道器件中利用第一层掩膜版，在外延上制备若干沟槽，沟槽位于有源区中，在若干沟槽中间是MOSFET结构台面和肖特基二极管台面；
步骤二：导电区制备：将步骤一中的限定台面结构的沟槽中制备MOSFET 的导电区域和肖特基二极管的导电区域，利用第二层掩膜版，在限定的台面结构中选择性的制备P型导电区，利用第三层掩膜版，在限定的台面结构中选择性的制备N型导电区；
步骤三：导电沟道设置：在限定区域形成导电沟道接触电极区；
步骤四：肖特基结构激活：利用第四层掩膜版，在MOSFET导电区域和肖特基导电区形成导电接触电极孔，然后淀积肖特基二极管导电金属钛和氮化钛，并进行激活，形成肖特基结构；
步骤五：导电引线制备：淀积金属铝层，并利用第五层掩膜版选择性刻蚀金属铝，形成导电引线。
优选的，所述沟槽构造中在衬底上制备若干沟槽，所述若干沟槽包括位于有源区中的有源栅极沟槽，位于含有有源栅极沟槽的有源区之外的截止区中的栅极滑道、截止沟槽以及屏蔽电极吸引沟槽、栅极滑道、截止沟槽包括一个或多个沟槽，所述一个或多个沟槽限定了位于含有源栅极沟槽的有源区之外的区域中的台面结构。
优选的，所述沟道器件中有二氧化硅层，所述二氧化硅层是通过淀积或热氧化形成在限定区域中，并且二氧化硅层的上淀积氮化硅层。
优选的，所述氮化硅层上方涂覆光刻胶，并使用第一层掩膜版，利用光刻胶的特性，使得相应区域的光刻胶在显影后去掉，形成需要刻蚀的沟槽区域，通过干法刻蚀工艺去掉裸露区域的氮化硅和二氧化硅。
优选的，所述肖特基结构激活是利用光刻胶和第三掩膜版选择性的注入氮离子，并且掺杂剂选择磷或砷，并进行低温激活。
与现有技术相比，本发明的有益效果是：本发明提出了集成了肖特基二极管功能的功率MOSFET器件的构成实施例，虽然MOSFET结构中集成了肖特基二极管，但是通过优化结构设计和版图设计，降低了实际生产中的制造难度，提高了器件的良率水平，降低了成本，提升了器件性能。
附图说明
图1是本发明第一步骤示意图；
图2是本发明第二步骤示意图；
图3是本发明第三步骤示意图；
图4是本发明第四步骤示意图；
图5是本发明第五步骤示意图；
图6是本发明第六步骤示意图；
图7是本发明第七步骤示意图；
图8是本发明第八步骤示意图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明以N沟道器件为例进行解释说明，P沟道器件也可利用类似的工艺进行制备，在图1中，N型衬底101(在N++衬底上生长N-外延层)用作器件的漏极，在本例中，外延层的掺杂浓度为5.15×1015/cm3，厚度为7um。
S1：结合图1，二氧化硅层通过淀积或热氧化形成在N-区上，氮化硅层淀积在二氧化硅层上方，本例中二氧化硅层厚度为氮化硅层厚度为氧化层需要一定的厚度，以阻挡在随后的肖特基区制备过程中沾污源极区。
S2：结合图2，在氮化硅层上方涂覆光刻胶，并使用第一层掩膜版，利用光刻胶的特性，使得相应区域的光刻胶在显影后去掉，形成需要刻蚀的沟槽区域，通过干法刻蚀工艺去掉裸露区域的氮化硅和二氧化硅，沟槽区域的尺寸一般为0.2um，去掉所有的光刻胶，通过利用硬掩膜的掩蔽作用继续纵向刻蚀，形成深沟槽区域，深沟槽的深度在1.3um之间，沟槽侧壁的倾斜角度约为87°。
S3：将沟槽间的距离设置为1.1um，其中肖特基结构宽度为0.4umum，当肖特基结构宽度大于0.6um时击穿电压会下降，小于0.4um时，肖特基的作用会明显减弱。
S4：结合图3，去掉所有氮化硅层，通过热氧化生长的二氧化硅牺牲层，并利用光刻胶和第二掩膜版选择的刻蚀二氧化硅层，保留形成肖特基的台面部分。再次通过热氧化生长栅极氧化层，厚度在
S5：结合图4，接下来淀积的掺杂多晶硅，掺杂剂为磷，掺杂方式可以采用原位掺杂，也可以采用注入的方式(如果选择注入方式，需要分层淀积和注入)，然后干法多晶回刻到硅表面以下0.1um处，进行硼注入，注入剂量为3E13或根据需要调整，然后加热1000℃进行推结。
S6：结合图5，利用光刻胶和第三掩膜版选择性的注入N+，N+一般选择的掺杂剂是磷或砷，并进行低温激活，温度选择在800℃。
S7：结合图6和7，然后淀积二氧化硅层和硼磷硅玻璃并利用光刻胶和第四掩膜版进行引出孔和肖特基结构的选择性刻蚀，然后淀积Ti和TiN金属，再电极的金属钨，利用平坦化工艺或回刻工艺去掉多余的金属钨，在引出孔里形成钨塞。
S8：结合图8，接下来淀积金属铝，利用光刻胶和第五掩膜版刻蚀掉多余的金属铝，形成金属引线电极，利用背面减薄和背面金属工艺形成背面电极。
通过本实施例制备的肖特基二极管器件性能得到显著提高。
实施例二
本发明以N沟道器件为例进行解释说明，P沟道器件也可利用类似的工艺进行制备，在图1中，N型衬底101(在N++衬底上生长N-外延层)用作器件的漏极，在本例中，外延层的掺杂浓度为5.15×1015/cm3，厚度为7um。
S1：结合图1，二氧化硅层通过淀积或热氧化形成在N-区上，氮化硅层淀积在二氧化硅层上方，本例中二氧化硅层厚度为氮化硅层厚度为氧化层需要一定的厚度，以阻挡在随后的肖特基区制备过程中沾污源极区。
S2：结合图2，在氮化硅层上方涂覆光刻胶，并使用第一层掩膜版，利用光刻胶的特性，使得相应区域的光刻胶在显影后去掉，形成需要刻蚀的沟槽区域，通过干法刻蚀工艺去掉裸露区域的氮化硅和二氧化硅，沟槽区域的尺寸一般为0.3，去掉所有的光刻胶，通过利用硬掩膜的掩蔽作用继续纵向刻蚀，形成深沟槽区域，深沟槽的深度在1.4之间，沟槽侧壁的倾斜角度约为87°。
S3：将沟槽间的距离设置为1.1um，其中肖特基结构宽度为0.4umum，当肖特基结构宽度大于0.6um时击穿电压会下降，小于0.4um时，肖特基的作用会明显减弱。
S4：结合图3，去掉所有氮化硅层，通过热氧化生长的二氧化硅牺牲层，并利用光刻胶和第二掩膜版选择的刻蚀二氧化硅层，保留形成肖特基的台面部分。再次通过热氧化生长栅极氧化层，厚度在
S5：结合图4，接下来淀积的掺杂多晶硅，掺杂剂为磷，掺杂方式可以采用原位掺杂，也可以采用注入的方式(如果选择注入方式，需要分层淀积和注入)，然后干法多晶回刻到硅表面以下0.1um处，进行硼注入，注入剂量为3E13或根据需要调整，然后加热1050℃进行推结。
S6：结合图5，利用光刻胶和第三掩膜版选择性的注入N+，N+一般选择的掺杂剂是磷或砷，并进行低温激活，温度选择在850℃。
S7：结合图6和7，然后淀积二氧化硅层和硼磷硅玻璃并利用光刻胶和第四掩膜版进行引出孔和肖特基结构的选择性刻蚀，然后淀积Ti和TiN金属，再电极的金属钨，利用平坦化工艺或回刻工艺去掉多余的金属钨，在引出孔里形成钨塞。
S8：结合图8，接下来淀积金属铝，利用光刻胶和第五掩膜版刻蚀掉多余的金属铝，形成金属引线电极，利用背面减薄和背面金属工艺形成背面电极。
通过本实施例制备的肖特基二极管器件性能得到显著提高。
实施例三
本发明以N沟道器件为例进行解释说明，P沟道器件也可利用类似的工艺进行制备，在图1中，N型衬底101(在N++衬底上生长N-外延层)用作器件的漏极，在本例中，外延层的掺杂浓度为5.15×1015/cm3，厚度为7um。
S1：结合图1，二氧化硅层通过淀积或热氧化形成在N-区上，氮化硅层淀积在二氧化硅层上方，本例中二氧化硅层厚度为氮化硅层厚度为氧化层需要一定的厚度，以阻挡在随后的肖特基区制备过程中沾污源极区。
S2：结合图2，在氮化硅层上方涂覆光刻胶，并使用第一层掩膜版，利用光刻胶的特性，使得相应区域的光刻胶在显影后去掉，形成需要刻蚀的沟槽区域，通过干法刻蚀工艺去掉裸露区域的氮化硅和二氧化硅，沟槽区域的尺寸一般为0.4um，去掉所有的光刻胶，通过利用硬掩膜的掩蔽作用继续纵向刻蚀，形成深沟槽区域，深沟槽的深度在1.5um之间，沟槽侧壁的倾斜角度约为88°。
S3：将沟槽间的距离设置为1.1um，其中肖特基结构宽度为0.4umum，当肖特基结构宽度大于0.6um时击穿电压会下降，小于0.4um时，肖特基的作用会明显减弱。
S4：结合图3，去掉所有氮化硅层，通过热氧化生长的二氧化硅牺牲层，并利用光刻胶和第二掩膜版选择的刻蚀二氧化硅层，保留形成肖特基的台面部分。再次通过热氧化生长栅极氧化层，厚度在
S5：结合图4，接下来淀积的掺杂多晶硅，掺杂剂为磷，掺杂方式可以采用原位掺杂，也可以采用注入的方式(如果选择注入方式，需要分层淀积和注入)，然后干法多晶回刻到硅表面以下0.1um处，进行硼注入，注入剂量为3E13或根据需要调整，然后加热1100℃进行推结。
S6：结合图5，利用光刻胶和第三掩膜版选择性的注入N+，N+一般选择的掺杂剂是磷或砷，并进行低温激活，温度选择在890℃。
S7：结合图6和7，然后淀积二氧化硅层和硼磷硅玻璃并利用光刻胶和第四掩膜版进行引出孔和肖特基结构的选择性刻蚀，然后淀积Ti和TiN金属，再电极的金属钨，利用平坦化工艺或回刻工艺去掉多余的金属钨，在引出孔里形成钨塞。
S8：结合图8，接下来淀积金属铝，利用光刻胶和第五掩膜版刻蚀掉多余的金属铝，形成金属引线电极，利用背面减薄和背面金属工艺形成背面电极。
通过本实施例制备的肖特基二极管器件性能得到显著提高。
实施例4
本发明以N沟道器件为例进行解释说明，P沟道器件也可利用类似的工艺进行制备，在图1中，N型衬底101(在N++衬底上生长N-外延层)用作器件的漏极，在本例中，外延层的掺杂浓度为5.15×103/cm3，厚度为7um。
S1：结合图1，二氧化硅层通过淀积或热氧化形成在N-区上，氮化硅层淀积在二氧化硅层上方，本例中二氧化硅层厚度为氮化硅层厚度为氧化层需要一定的厚度，以阻挡在随后的肖特基区制备过程中沾污源极区。
S2：结合图2，在氮化硅层上方涂覆光刻胶，并使用第一层掩膜版，利用光刻胶的特性，使得相应区域的光刻胶在显影后去掉，形成需要刻蚀的沟槽区域，通过干法刻蚀工艺去掉裸露区域的氮化硅和二氧化硅，沟槽区域的尺寸一般为0.5um，去掉所有的光刻胶，通过利用硬掩膜的掩蔽作用继续纵向刻蚀，形成深沟槽区域，深沟槽的深度在1.8um之间，沟槽侧壁的倾斜角度约为89°。
S3：将沟槽间的距离设置为1.1um，其中肖特基结构宽度为0.4umum，当肖特基结构宽度大于0.6um时击穿电压会下降，小于0.4um时，肖特基的作用会明显减弱。
S4：结合图3，去掉所有氮化硅层，通过热氧化生长的二氧化硅牺牲层，并利用光刻胶和第二掩膜版选择的刻蚀二氧化硅层，保留形成肖特基的台面部分。再次通过热氧化生长栅极氧化层，厚度在
S5：结合图4，接下来淀积的掺杂多晶硅，掺杂剂为磷，掺杂方式可以采用原位掺杂，也可以采用注入的方式(如果选择注入方式，需要分层淀积和注入)，然后干法多晶回刻到硅表面以下0.1um处，进行硼注入，注入剂量为3E13或根据需要调整，然后加热1060℃进行推结。
S6：结合图5，利用光刻胶和第三掩膜版选择性的注入N+，N+一般选择的掺杂剂是磷或砷，并进行低温激活，温度选择在900℃。
S7：结合图6和7，然后淀积二氧化硅层和硼磷硅玻璃并利用光刻胶和第四掩膜版进行引出孔和肖特基结构的选择性刻蚀，然后淀积Ti和TiN金属，再电极的金属钨，利用平坦化工艺或回刻工艺去掉多余的金属钨，在引出孔里形成钨塞。
S8：结合图8，接下来淀积金属铝，利用光刻胶和第五掩膜版刻蚀掉多余的金属铝，形成金属引线电极，利用背面减薄和背面金属工艺形成背面电极。
通过本实施例制备的肖特基二极管器件性能得到显著提高。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (5)
1.集成肖特基二极管的沟槽MOSFET的制备方法，其特征在于：该方法包括以下步骤：
步骤一：沟槽构造：在沟道器件中利用第一层掩膜版，在外延上制备若干沟槽，沟槽位于有源区中，在若干沟槽中间是MOSFET结构台面和肖特基二极管台面。
步骤二：导电区制备：将步骤一中的限定台面结构的沟槽中制备MOSFET的导电区域和肖特基二极管的导电区域，利用第二层掩膜版，在限定的台面结构中选择性的制备P型导电区，利用第三层掩膜版，在限定的台面结构中选择性的制备N型导电区；
步骤三：导电沟道设置：在限定区域形成导电沟道接触电极区；
步骤四：肖特基结构激活：利用第四层掩膜版，在MOSFET导电区域和肖特基导电区形成导电接触电极孔，然后淀积肖特基二极管导电金属钛和氮化钛，并进行激活，形成肖特基结构；
步骤五：导电引线制备：淀积金属铝层，并利用第五层掩膜版选择性刻蚀金属铝，形成导电引线。
2.根据权利要求1集成肖特基二极管的沟槽MOSFET的制备方法，其特征在于：所述沟槽构造中在衬底上制备若干沟槽，所述若干沟槽包括位于有源区中的有源栅极沟槽，位于含有有源栅极沟槽的有源区之外的截止区中的栅极滑道、截止沟槽以及屏蔽电极吸引沟槽、栅极滑道、截止沟槽包括一个或多个沟槽，所述一个或多个沟槽限定了位于含有源栅极沟槽的有源区之外的区域中的台面结构。
3.根据权利要求1集成肖特基二极管的沟槽MOSFET的制备方法，其特征在于：所述沟道器件中有二氧化硅层，所述二氧化硅层是通过淀积或热氧化形成在限定区域中，并且二氧化硅层的上淀积氮化硅层。
4.根据权利要求3集成肖特基二极管的沟槽MOSFET的制备方法，其特征在于：所述氮化硅层上方涂覆光刻胶，并使用第一层掩膜版，利用光刻胶的特性，使得相应区域的光刻胶在显影后去掉，形成需要刻蚀的沟槽区域，通过干法刻蚀工艺去掉裸露区域的氮化硅和二氧化硅。
5.根据权利要求1集成肖特基二极管的沟槽MOSFET的制备方法，其特征在于：所述肖特基结构激活是利用光刻胶和第三掩膜版选择性的注入氮离子，并且掺杂剂选择磷或砷，并进行低温激活。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910066909.XA CN109904152A (zh) | 2019-01-24 | 2019-01-24 | 集成肖特基二极管的沟槽mosfet的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910066909.XA CN109904152A (zh) | 2019-01-24 | 2019-01-24 | 集成肖特基二极管的沟槽mosfet的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109904152A true CN109904152A (zh) | 2019-06-18 |
Family
ID=66944084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910066909.XA Pending CN109904152A (zh) | 2019-01-24 | 2019-01-24 | 集成肖特基二极管的沟槽mosfet的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109904152A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164652A (zh) * | 2020-08-14 | 2021-01-01 | 江苏东海半导体科技有限公司 | 一种对角通流方胞igbt及其制造方式 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768994A (zh) * | 2011-05-02 | 2012-11-07 | 万国半导体股份有限公司 | 在功率mosfet内集成肖特基二极管 |
| US20140319605A1 (en) * | 2012-02-02 | 2014-10-30 | Alpha And Omega Semiconductor Incorporated | Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact |
| CN105633168A (zh) * | 2015-12-31 | 2016-06-01 | 国网智能电网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN107346733A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 沟槽型肖特基二极管的制备方法 |
| CN108292686A (zh) * | 2015-12-02 | 2018-07-17 | 三菱电机株式会社 | 碳化硅外延基板及碳化硅半导体装置 |
-
2019
- 2019-01-24 CN CN201910066909.XA patent/CN109904152A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768994A (zh) * | 2011-05-02 | 2012-11-07 | 万国半导体股份有限公司 | 在功率mosfet内集成肖特基二极管 |
| US20140319605A1 (en) * | 2012-02-02 | 2014-10-30 | Alpha And Omega Semiconductor Incorporated | Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact |
| CN108292686A (zh) * | 2015-12-02 | 2018-07-17 | 三菱电机株式会社 | 碳化硅外延基板及碳化硅半导体装置 |
| CN105633168A (zh) * | 2015-12-31 | 2016-06-01 | 国网智能电网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN107346733A (zh) * | 2016-05-04 | 2017-11-14 | 北大方正集团有限公司 | 沟槽型肖特基二极管的制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112164652A (zh) * | 2020-08-14 | 2021-01-01 | 江苏东海半导体科技有限公司 | 一种对角通流方胞igbt及其制造方式 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| CN112185816B (zh) * | 2020-08-14 | 2022-04-08 | 江苏东海半导体股份有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| CN112164652B (zh) * | 2020-08-14 | 2022-05-20 | 江苏东海半导体科技有限公司 | 一种对角通流方胞igbt及其制造方式 |
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113299767B (zh) * | 2021-05-21 | 2022-04-08 | 江苏东海半导体股份有限公司 | 一种沟槽型肖特基器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4855636B2 (ja) | トレンチショットキー整流器 | |
| JP2004529506A (ja) | トレンチショットキー整流器 | |
| CN109904152A (zh) | 集成肖特基二极管的沟槽mosfet的制备方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN102916042B (zh) | 逆导igbt器件结构及制造方法 | |
| CN106611776A (zh) | 一种n型碳化硅肖特基二极管结构 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN114628494A (zh) | 一种新型超级浮动结碳化硅功率器件及其制备方法 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN206332033U (zh) | 优化表面电场的沟槽式势垒肖特基结构 | |
| CN109065637B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| TWI422041B (zh) | 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法 | |
| CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN106611798A (zh) | 一种n型碳化硅半导体肖特基二极管结构 | |
| CN109390336A (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN208173597U (zh) | 一种超低正向压降的Trench肖特基器件 | |
| CN110648912A (zh) | 沟渠式金氧半p-n接面二极管制作方法 | |
| CN104701169A (zh) | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190618 |
|
| RJ01 | Rejection of invention patent application after publication |