CN110648912A - 沟渠式金氧半p-n接面二极管制作方法 - Google Patents
沟渠式金氧半p-n接面二极管制作方法 Download PDFInfo
- Publication number
- CN110648912A CN110648912A CN201910953438.4A CN201910953438A CN110648912A CN 110648912 A CN110648912 A CN 110648912A CN 201910953438 A CN201910953438 A CN 201910953438A CN 110648912 A CN110648912 A CN 110648912A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- concentration
- trench structure
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 5
- 150000004706 metal oxides Chemical class 0.000 title abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 description 61
- 229910052751 metal Inorganic materials 0.000 description 47
- 239000002184 metal Substances 0.000 description 47
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- -1 Boron ions Chemical class 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Abstract
本发明公开一种沟渠式金氧半P‑N接面二极管制作方法，包含一第一导电型基板；多个的沟渠结构，形成于该第一导电型基板的表面上；一栅极氧化层，至少形成于该沟渠结构内侧壁上；一多晶硅层，形成于该沟渠结构内；一第二导电型第二浓度离子注入区域，至少形成于第一导电型基板中；一第二导电型第一浓度离子注入区域，形成于该沟渠结构底表面下，所述第一浓度高于第二浓度；及一电极层，覆盖于该第一导电型基板、该第二导电型第二浓度离子注入区域、该栅极氧化层及该多晶硅层上。位于沟渠结构底壁下的第一浓度离子注入区域可在反向偏压时提供夹止区电压支撑，因此可以降低此二极管结构的漏电流。
Description
本申请为中国专利申请号201310714461.0(发明名称：沟渠式金氧半P-N接面二极管结构及其制作方法；申请日2013年12月20日)的分案
技术领域
本发明涉及一种金氧半P-N接面二极管结构制作方法，更有关于一种沟渠式金氧半P-N接面二极管结构制作方法。
背景技术
萧基二极管为以电子作为载子的单极性元件，其特性为速度快与正向导通压降值(VF)低，但反向偏压漏电流则较大(与金属功函数及半导体掺杂浓度所造成的萧基能障值有关)。而P-N二极管，为一种双载子元件，传导电流量大。但元件的正向操作压降值(VF)一般较萧基二极管高，且因电洞载子的作用使P-N二极管反应速度较慢，反向回复时间较长。
除了以萧基二极管作为整流二极管外，也可以对于主动元件(例如金氧半晶体管)进一步处理，以制作金氧半P-N接面整流二极管。美国专利早期公开US 2912/9156862即公开了一种沟渠式金氧半P-N接面二极管结构，主要利用沟渠结构制作栅极氧化层，以增加元件密度。然而在上述前案中，会有反向偏压时漏电流大的问题。
发明内容
本发明的目的在于提供一种沟渠式金氧半P-N接面二极管结构及其制作方法，降低二极管结构的漏电流。
为实现上述目的，本发明提供一种沟渠式金氧半P-N接面二极管结构，包含一第一导电型基板；多个的沟渠结构，形成于该第一导电型基板的表面上；一栅极氧化层，至少形成于该沟渠结构内侧壁上；一多晶硅层，形成于该沟渠结构内，且被该栅极氧化层包围至少部分侧面表面；一第二导电型第二浓度离子注入区域，至少形成于第一导电型基板中，且在该栅极氧化层的外侧；一第二导电型第一浓度离子注入区域，形成于该沟渠结构底表面下，所述第一浓度高于所述第二浓度；及一电极层，覆盖于该第一导电型基板、该第二导电型第二浓度离子注入区域、该栅极氧化层及该多晶硅层上。
其中，该多晶硅层直接接触该第二导电型第一浓度离子注入区域。
其中，该栅极氧化层亦形成于该沟渠结构底表面上，且该第二导电型第一浓度离子注入区域形成于该栅极氧化层下。
其中，在该沟渠式金氧半P-N接面二极管结构的元件区中，该第二导电型第二浓度离子注入区域形成于该第一导电型基板的整个露出表面。
其中，该第二导电型第二浓度离子注入区域的掺杂剂量为1012cm-2，该第二导电型第一浓度离子注入区域的掺杂剂量为1013-16cm-2。
再者，本发明还提供一种沟渠式金氧半P-N接面二极管结构制作方法，包含：提供一第一导电型基板；形成多个的沟渠结构于该第一导电型基板的表面上；在该沟渠结构侧壁外形成一第二导电型第二浓度离子注入区域；在该沟渠结构底部形成一第二导电型第一浓度离子注入区域，所述第一浓度高于所述第二浓度；在该沟渠结构内侧壁上形成一栅极氧化层；在该沟渠结构内形成一多晶硅层，且被该栅极氧化层包围至少部分侧面表面；形成一电极层，覆盖于该第一导电型基板、该第二导电型第二浓度离子注入区域、该栅极氧化层及该多晶硅层上。
其中，该多晶硅层直接接触该第二导电型第一浓度离子注入区域。
其中，该栅极氧化层亦形成于该沟渠结构底表面上，且该第二导电型第一浓度离子注入区域形成于该栅极氧化层下。
其中，在该沟渠式金氧半P-N接面二极管结构的元件区中，该第二导电型第二浓度离子注入区域形成于该第一导电型基板的整个露出表面。
其中，该第二导电型第二浓度离子注入区域的掺杂剂量为1012cm-2，该第二导电型第一浓度离子注入区域的掺杂剂量为1013-16cm-2。
由于位于沟渠结构底壁下的第一浓度离子注入区域可在反向偏压时提供夹止区电压支撑，因此可以降低此二极管结构的漏电流。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为依据本发明第一实施例的沟渠式金氧半P-N接面二极管结构示意图。
图2A至图2N为依据本发明第一实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图。
图3为依据本发明第二实施例的沟渠式金氧半P-N接面二极管结构示意图。
图4A至图4N为依据本发明第二实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图。
图5为依据本发明第三实施例的沟渠式金氧半P-N接面二极管结构示意图。
图6A至图6L为依据本发明第三实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图。
图7为依据本发明第四实施例的沟渠式金氧半P-N接面二极管结构示意图。
图8A至图8L为依据本发明第四实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图。
其中，附图标记：
20 基板
201 高掺杂浓度N型硅基板
202 低掺杂浓度N型外延层
210 氧化物层
211,214,216 光刻胶图形
212 氧化物图案
34 牺牲氧化物层
30 沟渠结构
32,35 第二浓度离子注入区域
36 第一浓度离子注入区域
40 栅极氧化层
42 多晶硅层
44 TEOS氧化物层
5 电极层
50 第一金属层
52 第二金属层
具体实施方式
请参见图1，其为本发明为改善现有技术手段产生的缺失所发展出一沟渠式金氧半P-N接面二极管结构的第一实施例示意图。该沟渠式金氧半P-N接面二极管结构主要包含一基板20(包含有一高掺杂浓度N型硅基板201与一低掺杂浓度N型外延层(低掺杂浓度N型磊晶层)202)、形成于低掺杂浓度N型外延层202上的多个沟渠结构(可参见图2C的图号30)、位在沟渠结构底壁下的第一浓度(高浓度)离子注入区域36、位在沟渠结构内侧壁的栅极氧化层40、填充于沟渠结构内的多晶硅层42、位在沟渠结构外且在栅极氧化层40外侧的第二浓度(低浓度)离子注入区域32。再者，位在虚线左侧为元件区，位在虚线右侧者为终端结构区。在终端结构区处不具有沟渠结构的低掺杂浓度N型外延层202上具有氧化物图案212，在终端结构区处的沟渠结构及氧化物图案212上具有TEOS氧化物层44。该沟渠式金氧半P-N接面二极管结构尚且具有位在元件区的低掺杂浓度N型外延层202及多晶硅层42上的电极层5(包含第一金属层50及第二金属层52)，且该电极结构延伸到终端结构区的一部分。
请参见图2A至图2N，其为依据本发明第一较佳实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图。从图中我们可以清楚地看出，首先，提供一基板20(如图2A所示)，该基板20包含有一高掺杂浓度N型硅基板201(N+硅基板)与一低掺杂浓度N型外延层202(N-外延层)；并通过一氧化工艺于该基板20上形成第一氧化物层210。
随后如图2B所示，于氧化物层210上形成一光刻胶层；于该光刻胶层上定义出一光刻胶图形211，其中未被光刻胶图形211盖住的部分对应于未来将形成的沟渠结构；再利用光刻胶图形211对于该第一氧化物层210进行蚀刻，以形成第一氧化物图案212。随后如图2C所示，于去除剩余光刻胶图形211后，利用露出的第一氧化物图案212对于低掺杂浓度N型外延层202蚀刻，以形成一沟渠结构30。接续如图2D所示，于该沟渠结构30进行一低浓度P型离子(例如剂量为1012cm-2硼离子)注入工艺，进而于该低掺杂浓度N型外延层202中形成一第二浓度(低浓度)离子注入区域32，在此阶段于该沟渠结构30的内侧壁及底表面都会有离子注入部分。
随后如图2E所示，对于沟渠结构30进行非等向蚀刻(anisotropic etching)，以去除位于该沟渠结构30底表面的离子注入部分；接着于该沟渠结构30内进行一通氧加热工艺，进而于该沟渠结构30的内侧壁与底部形成牺牲氧化物层34，如此可使该沟渠结构30的内侧壁与底部表面变得较为平滑；接着于该沟渠结构30内进行一离子注入工艺，进而于该沟渠结构30底部形成一第一浓度(高浓度)离子注入区域36(例如剂量为1013-16cm-2硼离子，如图2F所示)。
随后如图2G所示，在移除牺牲氧化物层34后，即以热氧化法在该沟渠结构30内壁(含底部表面)形成一栅极氧化层结构，随即移除位在底部表面的栅极氧化层，以形成如图2G所示的位在沟渠结构30内侧壁的栅极氧化层40。
随后如图2H所示，通过一化学气相沉积法(chemical vapor deposition，简称CVD)将一多晶硅层42堆积形成于氧化物图案212上与该沟渠结构30内。该多晶硅层42接触到沟渠结构30内侧壁的栅极氧化层40，及在沟渠结构30内底壁下的第一浓度(高浓度)离子注入区域36。在形成多晶硅层42之后，即进行离子驱入(drive-in)步骤。
随后如图2I所示，通过一回蚀(Etch back)的方式将堆积形成于氧化物图案212上的该多晶硅层42加以去除；然后在所得结构上进行一低压化学气相沉积法(LP CVD)，进而于该氧化物图案212与该沟渠结构30内的该多晶硅层42上形成以一四氧乙基硅烷(TEOS)所完成的TEOS氧化物层44。并如图2J所示，于TEOS氧化物层44上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形214。
随后如图2K所示，利用该光刻胶图形214作为幕罩，对于未被光刻胶图形214屏蔽的TEOS氧化物层44及氧化物图案212进行蚀刻，以露出该多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及沟渠结构30内侧壁内的第二浓度(低浓度)离子注入区域32及部分的低掺杂浓度N型外延层202上表面。于上述的蚀刻步骤之后，即去除光刻胶图形214。
如图2L所示，于多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及沟渠结构30内侧壁内的第二浓度(低浓度)离子注入区域32、露出的低掺杂浓度N型外延层202上，及原来被光刻胶屏蔽的侧壁部分上形成第一金属层50，此第一金属层50主要是以钛金属(Ti)或氮化钛(TiN)所完成；随后再于第一金属层50上形成第二金属层52，此第二金属层52主要是以铝金属或其它金属所完成。
随后如图2M所示，于第二金属层52上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形216，根据该光刻胶图形216对第二金属层52及第一金属层50进行蚀刻后去除剩余的该光刻胶层216，进而完成如图2N所示的金氧半P-N接面二极管结构。
在上述的沟渠式金氧半P-N接面二极管结构中，借由沟渠结构30，可将原本水平的栅极氧化层转变为垂直延伸的栅极氧化层40，因此在有限的低掺杂浓度N型外延层202上形成大面积的栅极氧化层40，增加元件密度。再者，位于沟渠结构底壁下的第一浓度(高浓度)离子注入区域36可在反向偏压时提供夹止区电压支撑，因此可以降低漏电流。
图3所示为依据本发明第二较佳实施例的沟渠式金氧半P-N接面二极管结构示意图，该沟渠式金氧半P-N接面二极管结构主要包含一基板20(包含有一高掺杂浓度N型硅基板201与一低掺杂浓度N型外延层202)、形成于低掺杂浓度N型外延层202上的多个沟渠结构(参见图4C的图号30)、位在沟渠结构内侧壁(含底侧壁)的栅极氧化层40、位在沟渠结构底壁下的栅极氧化层下的第一浓度(高浓度)离子注入区域36、填充于沟渠结构内的多晶硅层42、位在沟渠结构外且在栅极氧化层40外侧的第二浓度(低浓度)离子注入区域32。再者，如图3所示，位在虚线左侧为元件区，位在虚线右侧者为终端结构区。在终端结构区处不具有沟渠结构的低掺杂浓度N型外延层202上具有氧化物图案212，在终端结构区处的沟渠结构及氧化物图案212上具有TEOS氧化物层44。该沟渠式金氧半P-N接面二极管结构尚且具有位在元件区的低掺杂浓度N型外延层202及多晶硅层42上的电极层5(包含第一金属层50及第二金属层52)，且该电极结构延伸到终端结构区的一部分。
请参见图4A至图4N，其为依据本发明第二较佳实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图，其中图4A至图4F与第一实施例类似，因此不在赘述。
如图4G所示，在移除牺牲氧化物层34后，即以热氧化法在该沟渠结构30内壁(含底部表面)形成一栅极氧化层40。
随后如图4H所示，通过一化学气相沉积法(chemical vapor deposition，简称CVD)将一多晶硅层42堆积形成于氧化物图案212上与该沟渠结构30内。该多晶硅层42接触到沟渠结构30内侧壁的栅极氧化层40。在形成多晶硅层42之后，即进行离子驱入(drive-in)步骤。
随后如图4I所示，通过一回蚀(Etch back)的方式将堆积形成于氧化物图案212上的该多晶硅层42加以去除；然后在所得结构上进行一低压化学气相沉积法(LP CVD)，进而于该氧化物图案212与该沟渠结构30内的该多晶硅层42上形成以一四氧乙基硅烷(TEOS)所完成的TEOS氧化物层44。并如图4J所示，于TEOS氧化物层44上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形214。
随后如图4K所示，利用该光刻胶图形214作为幕罩，对于未被光刻胶图形214屏蔽的TEOS氧化物层44及氧化物图案212进行蚀刻，以露出该多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及沟渠结构30内侧壁内的第二浓度(低浓度)离子注入区域32及部分的低掺杂浓度N型外延层202上表面。于上述的蚀刻步骤之后，即去除光刻胶图形214。
如图4L所示，于多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及沟渠结构30内侧壁内的第二浓度(低浓度)离子注入区域32、露出的低掺杂浓度N型外延层202上，及原来被光刻胶屏蔽的侧壁部分上形成第一金属层50，此第一金属层50主要是以钛金属(Ti)或氮化钛(TiN)所完成；随后再于第一金属层50上形成第二金属层52，此第二金属层52主要是以铝金属或其它金属所完成。
随后如图4M所示，于第二金属层52上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形216，根据该光刻胶图形216对第二金属层52及第一金属层50进行蚀刻后去除剩余的该光刻胶层216，进而完成如图4N所示的金氧半P-N接面二极管结构60。
在上述的沟渠式金氧半P-N接面二极管结构中，借由沟渠结构30，可将原本水平的栅极氧化层转变为垂直延伸的栅极氧化层40，因此在有限的低掺杂浓度N型外延层202上形成大面积的栅极氧化层40，增加元件密度。再者，位于沟渠结构底壁下的第一浓度(高浓度)离子注入区域36可在反向偏压时提供夹止区电压支撑，因此可以降低漏电流。
图5所示为依据本发明第三较佳实施例的沟渠式金氧半P-N接面二极管结构示意图，该沟渠式金氧半P-N接面二极管结构主要包含一基板20(包含有一高掺杂浓度N型硅基板201与一低掺杂浓度N型外延层202)、形成于低掺杂浓度N型外延层202上的多个沟渠结构(参见图6C的图号30)、位在沟渠结构底壁下的第一浓度(高浓度)离子注入区域36、位在沟渠结构内侧壁的栅极氧化层40、填充于沟渠结构内的多晶硅层42、位在沟渠结构外且在栅极氧化层40外侧的第二浓度(低浓度)离子注入区域35。再者，如图6L所示，位在虚线左侧为元件区，位在虚线右侧者为终端结构区。在终端结构区处不具有沟渠结构的低掺杂浓度N型外延层202上具有氧化物图案212，在终端结构区处的沟渠结构及氧化物图案212上具有TEOS氧化物层44。该沟渠式金氧半P-N接面二极管结构尚且具有位在元件区的低掺杂浓度N型外延层202及多晶硅层42上的电极结构(包含第一金属层50及第二金属层52)，且该电极结构延伸到终端结构区的一部分。
请参见图6A至图6L，其为依据本发明第三较佳实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图。从图中我们可以清楚地看出，首先，提供一基板20(如图6A所示)，该基板20包含有一高掺杂浓度N型硅基板201(N+硅基板)与一低掺杂浓度N型外延层202(N-外延层)；并通过一氧化工艺于该基板20上形成第一氧化物层210。
随后如图6B所示，于氧化物层210上形成一光刻胶层；于该光刻胶层上定义出一光刻胶图形211，其中未被光刻胶图形211盖住的部分对应于未来将形成的沟渠结构；再利用光刻胶图形211对于该第一氧化物层210进行蚀刻，以形成第一氧化物图案212。随后如图6C所示，于去除剩余光刻胶图形211后，利用露出的第一氧化物图案212对于低掺杂浓度N型外延层202蚀刻，以形成一沟渠结构30。接续如图6D所示，于该沟渠结构30内进行一通氧加热工艺，进而于该沟渠结构30的内侧壁与底部形成牺牲氧化物层34，如此可使该沟渠结构30的内侧壁与底部表面变得较为平滑；接着于该沟渠结构30内进行一离子注入工艺，进而于该沟渠结构30底部形成一第一浓度(高浓度)离子注入区域36(例如剂量为1013-16cm-2硼离子)。
随后如图6E所示，在移除牺牲氧化物层34后，即以热氧化法在该沟渠结构30内壁(含底部表面)形成一栅极氧化层结构，随即移除位在底部表面的栅极氧化层，以形成位在沟渠结构30内侧壁的栅极氧化层40。
随后如图6F所示，通过一化学气相沉积法(chemical vapor deposition，简称CVD)将一多晶硅层42堆积形成于氧化物图案212上与该沟渠结构30内。该多晶硅层42接触到沟渠结构30内侧壁的栅极氧化层40，及在沟渠结构30内底壁下的第一浓度(高浓度)离子注入区域36。
随后如图6G所示，通过一回蚀(Etch back)的方式将堆积形成于氧化物图案212上的该多晶硅层42加以去除；然后在所得结构上进行一低压化学气相沉积法(LP CVD)，进而于该氧化物图案212与该沟渠结构30内的该多晶硅层42上形成以一四氧乙基硅烷(TEOS)所完成的TEOS氧化物层44。并如图6H所示，于TEOS氧化物层44上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形214。
随后如图6I所示，利用该光刻胶图形214作为幕罩，对于未被光刻胶图形214屏蔽的TEOS氧化物层44及氧化物图案212进行蚀刻，以露出该多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及低掺杂浓度N型外延层202上表面。于上述的蚀刻步骤之后，即去除光刻胶图形214。随后于低掺杂浓度N型外延层202上表面进行一低浓度P型离子(例如剂量为1012cm-2硼离子)注入工艺，进而于该低掺杂浓度N型外延层202中形成一第二浓度(低浓度)离子注入区域35。此第二浓度(低浓度)离子注入区域35和图2E所示的第二浓度(低浓度)离子注入区域32不同者为第二浓度(低浓度)离子注入区域35大体上涵盖低掺杂浓度N型外延层202整个露出上表面。
如图6J所示，于多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及沟渠结构30内侧壁内的第二浓度(低浓度)离子注入区域35、露出的低掺杂浓度N型外延层202上，及原来被光刻胶屏蔽的侧壁部分上形成第一金属层50，此第一金属层50主要是以钛金属(Ti)或氮化钛(TiN)所完成；随后再于第一金属层50上形成第二金属层52，此第二金属层52主要是以铝金属或其它金属所完成。
随后如图6K所示，于第二金属层52上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形216，根据该光刻胶图形216对第二金属层52及第一金属层50进行蚀刻后去除剩余的该光刻胶层216，进而完成如图6L所示的金氧半P-N接面二极管结构。
如图6L所示，在上述的沟渠式金氧半P-N接面二极管结构中，借由沟渠结构30，可将原本水平的栅极氧化层转变为垂直延伸的栅极氧化层40，因此在有限的低掺杂浓度N型外延层202上形成大面积的栅极氧化层40，增加元件密度。再者，位于沟渠结构底壁下的第一浓度(高浓度)离子注入区域36可在反向偏压时提供夹止区电压支撑，因此可以降低漏电流。
图7所示为依据本发明第四较佳实施例的沟渠式金氧半P-N接面二极管结构示意图，该沟渠式金氧半P-N接面二极管结构主要包含一基板20(包含有一高掺杂浓度N型硅基板201与一低掺杂浓度N型外延层202)、形成于低掺杂浓度N型外延层202上的多个沟渠结构(参见图8C的图号30)、位在沟渠结构底壁下的第一浓度(高浓度)离子注入区域36、位在沟渠结构内侧壁及底壁的栅极氧化层40、填充于沟渠结构内的多晶硅层42、位在沟渠结构外且在栅极氧化层40外侧的第二浓度(低浓度)离子注入区域35。再者，如图6L所示，位在虚线左侧为元件区，位在虚线右侧者为终端结构区。在终端结构区处不具有沟渠结构的低掺杂浓度N型外延层202上具有氧化物图案212，在终端结构区处的沟渠结构及氧化物图案212上具有TEOS氧化物层44。该沟渠式金氧半P-N接面二极管结构尚且具有位在元件区的低掺杂浓度N型外延层202及多晶硅层42上的电极结构(包含第一金属层50及第二金属层52)，且该电极结构延伸到终端结构区的一部分。
请参见图8A至图8L，其为依据本发明第四较佳实施例的沟渠式金氧半P-N接面二极管结构制作方法流程示意图，其中图8A至图8D与第三实施例类似，因此不在赘述。
如图8E所示，在移除牺牲氧化物层34后，即以热氧化法在该沟渠结构30内壁(含底部表面)形成一栅极氧化层结构，以形成位在沟渠结构30内侧壁及底壁的栅极氧化层40。
随后如图8F所示，通过一化学气相沉积法(chemical vapor deposition，简称CVD)将一多晶硅层42堆积形成于氧化物图案212上与该沟渠结构30内。该多晶硅层42接触到沟渠结构30内侧壁及底壁的栅极氧化层40。
随后如图8G所示，通过一回蚀(Etch back)的方式将堆积形成于氧化物图案212上的该多晶硅层42加以去除；然后在所得结构上进行一低压化学气相沉积法(LP CVD)，进而于该氧化物图案212与该沟渠结构30内的该多晶硅层42上形成以一四氧乙基硅烷(TEOS)所完成的TEOS氧化物层44。并如图8H所示，于TEOS氧化物层44上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形214。
随后如图8I所示，利用该光刻胶图形214作为幕罩，对于未被光刻胶图形214屏蔽的TEOS氧化物层44及氧化物图案212进行蚀刻，以露出该多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及低掺杂浓度N型外延层202上表面。于上述的蚀刻步骤之后，即去除光刻胶图形214。随后于低掺杂浓度N型外延层202上表面进行一低浓度P型离子(例如剂量为1012cm-2硼离子)注入工艺，进而于该低掺杂浓度N型外延层202中形成一第二浓度(低浓度)离子注入区域35。此第二浓度(低浓度)离子注入区域35和图2E所示的第二浓度(低浓度)离子注入区域32不同者为第二浓度(低浓度)离子注入区域35大体上涵盖低掺杂浓度N型外延层202整个露出上表面。
如图8J所示，于多晶硅层42、位在沟渠结构30内侧壁的栅极氧化层40、及沟渠结构30内侧壁内的第二浓度(低浓度)离子注入区域35、露出的低掺杂浓度N型外延层202上，及原来被光刻胶屏蔽的侧壁部分上形成第一金属层50，此第一金属层50主要是以钛金属(Ti)或氮化钛(TiN)所完成；随后再于第一金属层50上形成第二金属层52，此第二金属层52主要是以铝金属或其它金属所完成。
随后如图8K所示，于第二金属层52上形成一光刻胶层，并于该光刻胶层上定义出一光刻胶图形216，根据该光刻胶图形216对第二金属层52及第一金属层50进行蚀刻后去除剩余的该光刻胶层216，进而完成如图8L所示的金氧半P-N接面二极管结构。
如图8L所示，在上述的沟渠式金氧半P-N接面二极管结构中，借由沟渠结构30，可将原本水平的栅极氧化层转变为垂直延伸的栅极氧化层40，因此在有限的低掺杂浓度N型外延层202上形成大面积的栅极氧化层40，增加元件密度。再者，位于沟渠结构底壁下的第一浓度(高浓度)离子注入区域36可在反向偏压时提供夹止区电压支撑，因此可以降低漏电流。
综合以上技术说明，我们可以清楚的了解到，相较于现有的金氧半P-N接面二极管结构，本发明的沟渠式金氧半P-N接面二极管结构可在反向偏压时提供夹止区电压支撑，因此可以降低漏电流。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。
Claims (4)
1.一种沟渠式金氧半P-N接面二极管结构制作方法，其特征在于，包含下列依序進行步驟：
(a)提供一第一导电型基板；
(b)于元件区中，形成多个的沟渠结构于该第一导电型基板的表面上；
(b1)于该沟渠结构进行一第二导电型第二浓度离子注入工艺，进而于该第一导电型基板中形成一第二导电型第二浓度离子注入区域，其中在该沟渠结构的侧壁及底表面都有离子注入部分；
(b2)于该沟渠结构进行非等向蚀刻，以去除位于该沟渠结构底表面的第二导电型第二浓度离子注入区域部分，并在该沟渠结构侧壁外形成一第二导电型第二浓度离子注入区域；
(b3)于该沟渠结构内进行一通氧加热工艺，进而于该沟渠结构的内侧壁与底部形成牺牲氧化物层；
(b4)于该沟渠结构内进行一离子注入工艺，以在该沟渠结构底部形成一第二导电型第一浓度离子注入区域，所述第一浓度高于所述第二浓度；
(b5)去除牺牲氧化物层；
(c)在该沟渠结构内侧壁上形成一栅极氧化层，其中先在该沟渠结构内壁且含底部表面部分形成一栅极氧化层结构，随即移除位在底部表面的栅极氧化层，以在该沟渠结构内侧壁上形成该栅极氧化层；
(d)在该沟渠结构内形成一多晶硅层，且被该栅极氧化层包围至少部分侧面表面；
(d1)借由回蚀法去除部分该多晶硅层，并在部分的沟渠结构上覆盖TEOS氧化物层，其中被TEOS氧化物层覆盖的沟渠结构也具有在侧壁外的第二导电型第二浓度离子注入区域及在底部的第二导电型第一浓度离子注入区域；
(e)形成一电极层，覆盖于该第一导电型基板、该第二导电型第二浓度离子注入区域、该栅极氧化层、该多晶硅层及该TEOS氧化物层上；
其中所述第二导电型第二浓度离子注入区域仅形成于该第一导电型基板的部分露出表面，且所述第二导电型第二浓度离子注入区域形在所述第一导电型基板的延伸深度并未超出所述沟渠结构底表面。
2.根据权利要求1所述的沟渠式金氧半P-N接面二极管结构制作方法，其特征在于，该多晶硅层直接接触该第二导电型第一浓度离子注入区域。
3.根据权利要求1所述的沟渠式金氧半P-N接面二极管结构制作方法，其特征在于，该栅极氧化层亦形成于该沟渠结构底表面上，且该第二导电型第一浓度离子注入区域形成于该栅极氧化层下。
4.根据权利要求1所述的沟渠式金氧半P-N接面二极管结构制作方法，其特征在于，该第二导电型第二浓度离子注入区域的掺杂剂量为1012cm-2，该第二导电型第一浓度离子注入区域的掺杂剂量为1013-16cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910953438.4A CN110648912A (zh) | 2013-12-20 | 2013-12-20 | 沟渠式金氧半p-n接面二极管制作方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310714461.0A CN104733526A (zh) | 2013-12-20 | 2013-12-20 | 沟渠式金氧半p-n接面二极管结构及其制作方法 |
| CN201910953438.4A CN110648912A (zh) | 2013-12-20 | 2013-12-20 | 沟渠式金氧半p-n接面二极管制作方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310714461.0A Division CN104733526A (zh) | 2013-12-20 | 2013-12-20 | 沟渠式金氧半p-n接面二极管结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110648912A true CN110648912A (zh) | 2020-01-03 |
Family
ID=53457236
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910953438.4A Pending CN110648912A (zh) | 2013-12-20 | 2013-12-20 | 沟渠式金氧半p-n接面二极管制作方法 |
| CN201310714461.0A Pending CN104733526A (zh) | 2013-12-20 | 2013-12-20 | 沟渠式金氧半p-n接面二极管结构及其制作方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310714461.0A Pending CN104733526A (zh) | 2013-12-20 | 2013-12-20 | 沟渠式金氧半p-n接面二极管结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN110648912A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111816693A (zh) * | 2019-04-10 | 2020-10-23 | 台湾茂矽电子股份有限公司 | 二极管结构及其制造方法 |
| CN112086502A (zh) * | 2019-06-13 | 2020-12-15 | 珠海格力电器股份有限公司 | 半导体功率器件及其制造方法 |
| CN111415997B (zh) * | 2020-03-05 | 2020-11-10 | 江阴新顺微电子有限公司 | 一种mos结构沟槽二极管器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050230744A1 (en) * | 2004-04-19 | 2005-10-20 | Shye-Lin Wu | Schottky barrier diode and method of making the same |
| JP2008140968A (ja) * | 2006-12-01 | 2008-06-19 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード |
| US20090261428A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction schottky diode device and method for manufacturing the same |
| CN101699616A (zh) * | 2009-10-23 | 2010-04-28 | 英属维京群岛商节能元件股份有限公司 | 沟道式mos p-n结肖特基二极管结构及其制作方法 |
| TW201113951A (en) * | 2009-10-12 | 2011-04-16 | Pfc Device Co | Trench MOS P-N junction Schottky diode device and method for manufacturing the same |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
| CN102318045A (zh) * | 2008-02-14 | 2012-01-11 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789977B (zh) * | 2011-05-20 | 2014-12-31 | 英属维京群岛商节能元件股份有限公司 | 直立式金属氧化物半导体整流二极管及其制作方法 |
| US8735249B2 (en) * | 2011-05-25 | 2014-05-27 | Great Power Semiconductor Corp. | Trenched power semiconductor device and fabrication method thereof |
| US8575685B2 (en) * | 2011-08-25 | 2013-11-05 | Alpha And Omega Semiconductor Incorporated | Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path |
-
2013
- 2013-12-20 CN CN201910953438.4A patent/CN110648912A/zh active Pending
- 2013-12-20 CN CN201310714461.0A patent/CN104733526A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050230744A1 (en) * | 2004-04-19 | 2005-10-20 | Shye-Lin Wu | Schottky barrier diode and method of making the same |
| JP2008140968A (ja) * | 2006-12-01 | 2008-06-19 | Shindengen Electric Mfg Co Ltd | トレンチショットキバリアダイオード |
| CN102318045A (zh) * | 2008-02-14 | 2012-01-11 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
| US20090261428A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction schottky diode device and method for manufacturing the same |
| TW201113951A (en) * | 2009-10-12 | 2011-04-16 | Pfc Device Co | Trench MOS P-N junction Schottky diode device and method for manufacturing the same |
| CN101699616A (zh) * | 2009-10-23 | 2010-04-28 | 英属维京群岛商节能元件股份有限公司 | 沟道式mos p-n结肖特基二极管结构及其制作方法 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104733526A (zh) | 2015-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9853120B2 (en) | Trench Schottky rectifier device and method for manufacturing the same | |
| US9184261B2 (en) | Semiconductor device having field plate electrode and method for manufacturing the same | |
| US9064904B2 (en) | MOS P-N junction Schottky diode device and method for manufacturing the same | |
| JP2010157761A (ja) | 終端構造及びトレンチ金属酸化膜半導体素子 | |
| US8242537B2 (en) | IGBT with fast reverse recovery time rectifier and manufacturing method thereof | |
| US8728878B2 (en) | MOS P-N junction diode device and method for manufacturing the same | |
| US8809946B2 (en) | Wide trench termination structure for semiconductor device | |
| US20170148927A1 (en) | Diode device and manufacturing method thereof | |
| US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
| US9865700B2 (en) | MOS P-N junction diode with enhanced response speed and manufacturing method thereof | |
| US8415719B2 (en) | Low gate charging rectifier having MOS structure and P-N junction, and manufacturing method of the same | |
| CN110648912A (zh) | 沟渠式金氧半p-n接面二极管制作方法 | |
| TWI532193B (zh) | 溝渠式金氧半p-n接面二極體結構及其製作方法 | |
| US8704298B1 (en) | MOS diode with termination structure and method for manufacturing the same | |
| CN105576014A (zh) | 肖特基二极管及其制造方法 | |
| TWI536433B (zh) | 金氧半ｐ－ｎ接面二極體及其製作方法 | |
| KR101502306B1 (ko) | 반도체 정류 소자 및 그의 제조 방법 | |
| KR20060073088A (ko) | 실리콘 기반 씨모스 공정을 이용한 쇼트키 다이오드제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200103 |
|
| WD01 | Invention patent application deemed withdrawn after publication |