TWI532193B - 溝渠式金氧半p-n接面二極體結構及其製作方法 - Google Patents

溝渠式金氧半p-n接面二極體結構及其製作方法 Download PDF

Info

Publication number
TWI532193B
TWI532193B TW102145677A TW102145677A TWI532193B TW I532193 B TWI532193 B TW I532193B TW 102145677 A TW102145677 A TW 102145677A TW 102145677 A TW102145677 A TW 102145677A TW I532193 B TWI532193 B TW I532193B
Authority
TW
Taiwan
Prior art keywords
trench
ion implantation
implantation region
layer
oxide layer
Prior art date
Application number
TW102145677A
Other languages
English (en)
Other versions
TW201523892A (zh
Inventor
陳美玲
Original Assignee
節能元件控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 節能元件控股有限公司 filed Critical 節能元件控股有限公司
Priority to TW102145677A priority Critical patent/TWI532193B/zh
Priority to US14/537,280 priority patent/US9373728B2/en
Publication of TW201523892A publication Critical patent/TW201523892A/zh
Application granted granted Critical
Publication of TWI532193B publication Critical patent/TWI532193B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

溝渠式金氧半P-N接面二極體結構及其製作方法
本發明係有關於一種金氧半P-N接面二極體結構，更有關於一種溝渠式金氧半P-N接面二極體結構。
蕭基二極體為以電子作為載子之單極性元件，其特性為速度快與正向導通壓降值(VF)低，但反向偏壓漏電流則較大(與金屬功函數及半導體摻雜濃度所造成之蕭基能障值有關)。而P-N二極體，為一種雙載子元件，傳導電流量大。但元件的正向操作壓降值(VF)一般較蕭基二極體高，且因電洞載子之作用使P-N二極體反應速度較慢，反向回復時間較長。
除了以蕭基二極體作為整流二極體外，也可以對於主動元件(例如金氧半電晶體)進一步處理，以製作金氧半P-N接面整流二極體。美國專利早期公開US 2912/9156862即公開了一種溝渠式金氧半P-N接面二極體結構，主要利用溝渠結構製作閘極氧化層，以增加元件密度。然而在上述前案中，會有反向偏壓時漏電流大的問題。
本案係為一種溝渠式金氧半P-N接面二極體結構，包含一第一導電型基板；複數之溝渠結構，形成於該第一導電型 基板之表面上；一閘極氧化層，至少形成於該溝渠結構內側壁上；一多晶矽層，形成於該溝渠結構內，且被該閘極氧化層包圍至少部份側面表面；一第二導電型低濃度離子佈植區域，至少形成於第一導電型基板中，且在該閘極氧化層之外側；一第二導電型高濃度離子佈植區域，形成於該溝渠結構底表面下；及一電極層，覆蓋於該第一導電型基板、該第二導電型低濃度離子佈植區域、該閘極氧化層及該多晶矽層上。
再者，本發明提供一種溝渠式金氧半P-N接面二極體結構製作方法，包含：提供一第一導電型基板；形成複數之溝渠結構於該第一導電型基板之表面上；在該溝渠結構側壁外形成一第二導電型低濃度離子佈植區域；在該溝渠結構底部形成一第二導電型高濃度離子佈植區域；在該溝渠結構內側壁上形成一閘極氧化層；在該溝渠結構內形成一多晶矽層，且被該閘極氧化層包圍至少部份側面表面；形成一電極層，覆蓋於該第一導電型基板、該第二導電型低濃度離子佈植區域、該閘極氧化層及該多晶矽層上。
由於位於溝渠結構底壁下之高濃度離子佈植區域可在反向偏壓時提供夾止區電壓支撐，因此可以降低此二極體結構之漏電流。
20‧‧‧基板
201‧‧‧高掺雜濃度N型矽基板
202‧‧‧低掺雜濃度N型磊晶層
210‧‧‧氧化物層
211,214,216‧‧‧光阻圖形
212‧‧‧氧化物圖案
34‧‧‧犧牲氧化物層
32,35‧‧‧低濃度離子佈植區域
36‧‧‧高濃度離子佈植區域
40‧‧‧閘極氧化層
42‧‧‧多晶矽層
44‧‧‧TEOS氧化物層
5‧‧‧電極層
50‧‧‧第一金屬層
52‧‧‧第二金屬層
本案得藉由下列圖式及說明，俾得一更深入之了解：第一圖係依據本發明第一實施例之溝渠式金氧半P-N接面二極體結構示意圖。
第二A圖至第二N圖係依據本發明第一實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖。
第三圖係依據本發明第二實施例之溝渠式金氧半P-N接面二極體結構示意圖。
第四A圖至第四N圖係依據本發明第二實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖。
第五圖係依據本發明第三實施例之溝渠式金氧半P-N接面二極體結構示意圖。
第六A圖至第六L圖係依據本發明第三實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖。
第七圖係依據本發明第四實施例之溝渠式金氧半P-N接面二極體結構示意圖。
第八A圖至第八L圖係依據本發明第四實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖。
請參見第一圖，其係本案為改善習用技術手段產生之缺失所發展出一溝渠式金氧半P-N接面二極體結構之第一實施例示意圖。該溝渠式金氧半P-N接面二極體結構主要包含一基板20(係包含有一高掺雜濃度N型矽基板201與一低掺雜濃度N型磊晶層202)、形成於低掺雜濃度N型磊晶層202上之多數溝渠結構(可參見第二C圖之圖號30)、位在溝渠結構底壁下之高濃度離子佈植區域36、位在溝渠結構內側壁之閘極氧化層40、填充於溝渠結構內之多晶矽層42、位在溝渠結構外且在閘極氧化層40外側之低濃度離子佈植區域32。再者，位在虛線左側為元件區，位在虛線右側者為終端結構區。在終端結構區處不具有溝渠結構的低掺雜濃度N型磊晶層202上具有氧化物圖案212，在終端結構區處之溝渠結構及氧化物圖案212上具有TEOS氧化物層44。該溝渠式金氧半P-N接面二極體結構尚且具有位在元件區之低掺雜濃度N型磊晶層202及多晶矽層42上之電極層5(包含第一金屬層50及第二金屬層52)，且該電極結構延伸到終端結構區的一部份。
請參見第二A圖至第二N圖，其係為依據本發明第一較佳實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖。從圖中我們可以清楚地看出，首先，提供一基 板20(如第二A圖所示)，該基板20係包含有一高掺雜濃度N型矽基板201(N+矽基板)與一低掺雜濃度N型磊晶層202(N-磊晶層)；並透過一氧化製程於該基板20上形成第一氧化物層210。
隨後如第二B圖所示，於氧化物層210上形成一光阻層；於該光阻層上定義出一光阻圖形211，其中未被光阻圖形211蓋住的部份係對應於未來將形成之溝渠結構；再利用光阻圖形211對於該第一氧化物層210進行蝕刻，以形成第一氧化物圖案212。隨後如第二C圖所示，於去除剩餘光阻圖形211後，利用露出的第一氧化物圖案212對於低掺雜濃度N型磊晶層202蝕刻，以形成一溝渠結構30。接續如第二D圖所示，於該溝渠結構30進行一低濃度P型離子(例如劑量為1012cm-2硼離子)佈植製程，進而於該低掺雜濃度N型磊晶層202中形成一低濃度離子佈植區域32，在此階段於該溝渠結構30之內側壁及底表面都會有離子佈植部份。
隨後如第二E圖所示，對於溝渠結構30進行非等向蝕刻(anisotropic etching)，以去除位於該溝渠結構30底表面之離子佈植部份；接著於該溝渠結構30內進行一通氧加熱製程，進而於該溝渠結構30之內側壁與底部形成犧牲氧化物層34，如此可使該溝渠結構30之內側壁與底部表面變得較為平滑；接著於該溝渠結構30內進行一離子佈植製程，進而於該溝渠結構30底部形成一高濃度離子佈植區域36(例如劑量為1013-1016cm-2硼離子，如第二圖F所示)。
隨後如第二G圖所示，在移除犧牲氧化物層34後，即以熱氧化法在該溝渠結構30內壁(含底部表面)形成一閘極氧化層結構，隨即移除位在底部表面之閘極氧化層，以形成如第二G圖所示之位在溝渠結構30內側壁之閘極氧化層40。
隨後如第二H圖所示，透過一化學氣相沉積法(chemical vapor deposition，簡稱CVD)將一多晶矽層42堆積形成於氧化物圖案212上與該溝渠結構30內。該多晶矽層42係接觸到溝渠結構30內側壁之閘極氧化層40，及在溝渠結構30內底壁下之高濃度離子佈植區域36。在形成多晶矽層42之後，即進行離子驅入(drive-in)步驟。
隨後如第二I圖所示，透過一回蝕(Etch back)的方式將堆積形成於氧化物圖案212上的該多晶矽層42加以去除；然後在所得結構上進行一低壓化學氣相沉積法(LP CVD)，進而於該氧化物圖案212與該溝渠結構30內之該多晶矽層42上形成以一四氧乙基矽烷(TEOS)所完成之TEOS氧化物層44。並如第二J圖所示，於TEOS氧化物層44上形成一光阻層，並於該光阻層上定義出一光阻圖形214。
隨後如第二K圖所示，利用該光阻圖形214作為幕罩，對於未被光阻圖形214屏蔽之TEOS氧化物層44及氧化物圖案212進行蝕刻，以露出該多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及溝渠結構30內側壁內之低濃度離子佈植區域32及部份之低掺雜濃度N型磊晶層202上表面。於上述之蝕刻步驟之後，即去除光阻圖形214。
如第二L圖所示，於多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及溝渠結構30內側壁內之低濃度離子佈植區域32、露出的低掺雜濃度N型磊晶層202上，及原來被光阻屏蔽的側壁部份上形成第一金屬層50，此第一金屬層50主要是以鈦金屬(Ti)或氮化鈦(TiN)所完成；隨後再於第一金屬層50上形成第二金屬層52，此第二金屬層52主要是以鋁金屬或其他金屬所完成。
隨後如第二M圖所示，於第二金屬層52上形成一光阻層，並於該光阻層上定義出一光阻圖形216，根據該光阻圖形216對第二金屬層52及第一金屬層50進行蝕刻後去除剩餘的該光阻層216，進而完成如第二N圖所示之金氧半P-N接面二極體結構。
在上述的溝渠式金氧半P-N接面二極體結構中，藉由溝渠結構30，可將原本水平之閘極氧化層轉變為垂直延伸的閘極氧化層40，因此在有限的低掺雜濃度N型磊晶層202上形成大面積的閘極氧化層40，增加元件密度。再者，位於溝渠結構底壁下之高濃度離子佈植區域36可在反向偏壓時提供夾止區電壓支撐，因此可以降低漏電流。
第三圖所示為依據本發明第二較佳實施例之溝渠式金氧半P-N接面二極體結構示意圖，該溝渠式金氧半P-N接面二極體結構主要包含一基板20(係包含有一高掺雜濃度N型矽基板201與一低掺雜濃度N型磊晶層202)、形成於低掺雜濃度N型磊晶層202上之多數溝渠結構(參見第四C圖之圖號30)、位在溝渠結構內側壁(含底側壁)之閘極氧化層40、位在溝渠結構底壁下之閘極氧化層下之高濃度離子佈植區域36、填充於溝渠結構內之多晶矽層42、位在溝渠結構外且在閘極氧化層40外側之低濃度離子佈植區域32。再者，如第三圖所示，位在虛線左側為元件區，位在虛線右側者為終端結構區。在終端結構區處不具有溝渠結構的低掺雜濃度N型磊晶層202上具有氧化物圖案212，在終端結構區處之溝渠結構及氧化物圖案212上具有TEOS氧化物層44。該溝渠式金氧半P-N接面二極體結構尚且具有位在元件區之低掺雜濃度N型磊晶層202及多晶矽層42上之電極層5(包含第一金屬層50及第二金屬層52)，且該電極結構延伸到終端結構區的一部份。
請參見第四A圖至第四N圖，其係為依據本發明第二較佳實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖，其中四A圖至第第四F圖與第一實施例類似，因此不在贅述。
如第四G圖所示，在移除犧牲氧化物層34後，即以熱氧化法在該溝渠結構30內壁(含底部表面)形成一閘極氧化層40。
隨後如第四H圖所示，透過一化學氣相沉積法(chemical vapor deposition，簡稱CVD)將一多晶矽層42堆積形成於氧化物圖案212上與該溝渠結構30內。該多晶矽層42係接觸到溝渠結構30內側壁之閘極氧化層40。在形成多晶矽層42之後，即進行離子驅入(drive-in)步驟。
隨後如第四I圖所示，透過一回蝕(Etch back)的方式將堆積形成於氧化物圖案212上的該多晶矽層42加以去除；然後在所得結構上進行一低壓化學氣相沉積法(LP CVD)，進而於該氧化物圖案212與該溝渠結構30內之該多晶矽層42上形成以一四氧乙基矽烷(TEOS)所完成之TEOS氧化物層44。並如第四J圖所示，於TEOS氧化物層44上形成一光阻層，並於該光阻層上定義出一光阻圖形214。
隨後如第四K圖所示，利用該光阻圖形214作為幕罩，對於未被光阻圖形214屏蔽之TEOS氧化物層44及氧化物圖案212進行蝕刻，以露出該多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及溝渠結構30內側壁內之低濃度離子佈植區域32及部份之低掺雜濃度N型磊晶層202上表面。於上述之蝕刻步驟之後，即去除光阻圖形214。
如第四L圖所示，於多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及溝渠結構30內側壁內之低濃度離子佈植區域32、露出的低掺雜濃度N型磊晶層202上，及原來被光阻屏蔽的側壁部份上形成第一金屬層50，此第一金屬層50主要是以鈦金屬(Ti)或氮化鈦(TiN)所完成；隨後再於第一金屬層50上形成第二金屬層52，此第二金屬層52主要是以鋁金屬或其他金屬所完成。
隨後如第四M圖所示，於第二金屬層52上形成一光阻層，並於該光阻層上定義出一光阻圖形216，根據該光阻圖形216對第二金屬層52及第一金屬層50進行蝕刻後去除剩餘的該光阻層216，進而完成如第四N圖所示之金氧半P-N接面二極體結構60。
在上述的溝渠式金氧半P-N接面二極體結構中，藉由溝渠結構30，可將原本水平之閘極氧化層轉變為垂直延伸的閘極氧化層40，因此在有限的低掺雜濃度N型磊晶層202上形成大面積的閘極氧化層40，增加元件密度。再者，位於溝渠結構底壁下之高濃度離子佈植區域36可在反向偏壓時提供夾止區電壓支撐，因此可以降低漏電流。
第五圖所示為依據本發明第三較佳實施例之溝渠式金氧半P-N接面二極體結構示意圖，該溝渠式金氧半P-N接面二極體結構主要包含一基板20(係包含有一高掺雜濃度N型矽基板201與一低掺雜濃度N型磊晶層202)、形成於低掺雜濃度N型磊晶層202上之多數溝渠結構(參見第六C圖之圖號30)、位在溝渠結構底壁下之高濃度離子佈植區域36、位在溝渠結構內側壁之閘極氧化層40、填充於溝渠結構內之多晶矽層42、位在溝渠結構外且在閘極氧化層40外側之低濃度離子佈植區域35。再者，如第六L圖所示，位在虛線左側為元件區，位在虛線右側者為終端結構區。在終端結構區處不具有溝渠結構的低掺雜濃度N型磊晶層202上具有氧化物圖案212，在終端結構區處之溝渠結構及氧化物圖案212上具有TEOS氧化物層44。該溝渠式金氧半P-N接面二極體結構尚且具有位在元件區之低掺雜濃度N型磊晶層202及多晶矽層42上之電極結構(包含第一金屬層50及第二金屬層52)，且該電極結構延伸到終端結構區的一部份。
請參見第六A圖至第六L圖，其係為依據本發明第三較佳實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖。從圖中我們可以清楚地看出，首先，提供一基板20(如第六A圖所示)，該基板20係包含有一高掺雜濃度N型矽基板201(N+矽基板)與一低掺雜濃度N型磊晶層202(N-磊晶層)；並透過一氧化製程於該基板20上形成第一氧化物層210。
隨後如第六B圖所示，於氧化物層210上形成一光阻層；於該光阻層上定義出一光阻圖形211，其中未被光阻圖形211蓋住的部份係對應於未來將形成之溝渠結構；再利用光阻圖形211對於該第一氧化物層210進行蝕刻，以形成第一氧化物圖案212。隨後如第六C圖所示，於去除剩餘光阻圖形211後，利用露出的第一氧化物圖案212對於低掺雜濃度N型磊晶層202蝕刻，以形成一溝渠結構30。接續如第六D圖所示，於該溝渠結構30內進行一通氧加熱製程，進而於該溝渠結構30之內側壁與底部形成犧牲氧化物層34，如此可使該溝渠結構30之內側壁與底部表面變得較為平滑；接著於該溝渠結構30內進行一離子佈植製程，進而於該溝渠結構30底部形成一高濃度離子佈植區域36(例如劑量為1013-1016cm-2硼離子)。
隨後如第六E圖所示，在移除犧牲氧化物層34後，即以熱氧化法在該溝渠結構30內壁(含底部表面)形成一閘極氧化層結構，隨即移除位在底部表面之閘極氧化層，以形成位在溝渠結構30內側壁之閘極氧化層40。
隨後如第六F圖所示，透過一化學氣相沉積法(chemical vapor deposition，簡稱CVD)將一多晶矽層42堆積形成於氧化物圖案212上與該溝渠結構30內。該多晶矽層42係接觸到溝渠結構30內側壁之閘極氧化層40，及在溝渠結構30內底壁下之高濃度離子佈植區域36。
隨後如第六G圖所示，透過一回蝕(Etch back)的方式將堆積形成於氧化物圖案212上的該多晶矽層42加以去除；然後在所得結構上進行一低壓化學氣相沉積法(LP CVD)，進而於該氧化物圖案212與該溝渠結構30內之該多晶矽層42上形成以一四氧乙基矽烷(TEOS)所完成之TEOS氧化物層44。並如第六H圖所示，於TEOS氧化物層44上形成一光阻層，並於該光阻層上定義出一光阻圖形214。
隨後如第六I圖所示，利用該光阻圖形214作為幕罩，對於 未被光阻圖形214屏蔽之TEOS氧化物層44及氧化物圖案212進行蝕刻，以露出該多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及低掺雜濃度N型磊晶層202上表面。於上述之蝕刻步驟之後，即去除光阻圖形214。隨後於低掺雜濃度N型磊晶層202上表面進行一低濃度P型離子(例如劑量為1012cm-2硼離子)佈植製程，進而於該低掺雜濃度N型磊晶層202中形成一低濃度離子佈植區域35。此低濃度離子佈植區域35和第二E圖所示之低濃度離子佈植區域32不同者為低濃度離子佈植區域35大體上涵蓋低掺雜濃度N型磊晶層202整個露出上表面。
如第六J圖所示，於多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及溝渠結構30內側壁內之低濃度離子佈植區域35、露出的低掺雜濃度N型磊晶層202上，及原來被光阻屏蔽的側壁部份上形成第一金屬層50，此第一金屬層50主要是以鈦金屬(Ti)或氮化鈦(TiN)所完成；隨後再於第一金屬層50上形成第二金屬層52，此第二金屬層52主要是以鋁金屬或其他金屬所完成。
隨後如第六K圖所示，於第二金屬層52上形成一光阻層，並於該光阻層上定義出一光阻圖形216，根據該光阻圖形216對第二金屬層52及第一金屬層50進行蝕刻後去除剩餘的該光阻層216，進而完成如第六L圖所示之金氧半P-N接面二極體結構。
如第六L圖所示，在上述的溝渠式金氧半P-N接面二極體結構中，藉由溝渠結構30，可將原本水平之閘極氧化層轉變為垂直延伸的閘極氧化層40，因此在有限的低掺雜濃度N型磊晶層202上形成大面積的閘極氧化層40，增加元件密度。再者，位於溝渠結構底壁下之高濃度離子佈植區域36可在反向偏壓時提供夾止區電壓支撐，因此可以降低漏電流。
第七圖所示為依據本發明第四較佳實施例之溝渠式金氧半 P-N接面二極體結構示意圖，該溝渠式金氧半P-N接面二極體結構主要包含一基板20(係包含有一高掺雜濃度N型矽基板201與一低掺雜濃度N型磊晶層202)、形成於低掺雜濃度N型磊晶層202上之多數溝渠結構(參見第八C圖之圖號30)、位在溝渠結構底壁下之高濃度離子佈植區域36、位在溝渠結構內側壁及底壁之閘極氧化層40、填充於溝渠結構內之多晶矽層42、位在溝渠結構外且在閘極氧化層40外側之低濃度離子佈植區域35。再者，如第六L圖所示，位在虛線左側為元件區，位在虛線右側者為終端結構區。在終端結構區處不具有溝渠結構的低掺雜濃度N型磊晶層202上具有氧化物圖案212，在終端結構區處之溝渠結構及氧化物圖案212上具有TEOS氧化物層44。該溝渠式金氧半P-N接面二極體結構尚且具有位在元件區之低掺雜濃度N型磊晶層202及多晶矽層42上之電極結構(包含第一金屬層50及第二金屬層52)，且該電極結構延伸到終端結構區的一部份。
請參見第八A圖至第八L圖，其係為依據本發明第四較佳實施例之溝渠式金氧半P-N接面二極體結構製作方法流程示意圖，其中八A圖至第八D圖與第三實施例類似，因此不在贅述。
如第八E圖所示，在移除犧牲氧化物層34後，即以熱氧化法在該溝渠結構30內壁(含底部表面)形成一閘極氧化層結構，以形成位在溝渠結構30內側壁及底壁之閘極氧化層40。
隨後如第八F圖所示，透過一化學氣相沉積法(chemical vapor deposition，簡稱CVD)將一多晶矽層42堆積形成於氧化物圖案212上與該溝渠結構30內。該多晶矽層42係接觸到溝渠結構30內側壁及底壁之閘極氧化層40。
隨後如第八G圖所示，透過一回蝕(Etch back)的方式將堆積形成於氧化物圖案212上的該多晶矽層42加以去除；然後 在所得結構上進行一低壓化學氣相沉積法(LP CVD)，進而於該氧化物圖案212與該溝渠結構30內之該多晶矽層42上形成以一四氧乙基矽烷(TEOS)所完成之TEOS氧化物層44。並如第八H圖所示，於TEOS氧化物層44上形成一光阻層，並於該光阻層上定義出一光阻圖形214。
隨後如第八I圖所示，利用該光阻圖形214作為幕罩，對於未被光阻圖形214屏蔽之TEOS氧化物層44及氧化物圖案212進行蝕刻，以露出該多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及低掺雜濃度N型磊晶層202上表面。於上述之蝕刻步驟之後，即去除光阻圖形214。隨後於低掺雜濃度N型磊晶層202上表面進行一低濃度P型離子(例如劑量為1012cm-2硼離子)佈植製程，進而於該低掺雜濃度N型磊晶層202中形成一低濃度離子佈植區域35。此低濃度離子佈植區域35和第二E圖所示之低濃度離子佈植區域32不同者為低濃度離子佈植區域35大體上涵蓋低掺雜濃度N型磊晶層202整個露出上表面。
如第八J圖所示，於多晶矽層42、位在溝渠結構30內側壁之閘極氧化層40、及溝渠結構30內側壁內之低濃度離子佈植區域35、露出的低掺雜濃度N型磊晶層202上，及原來被光阻屏蔽的側壁部份上形成第一金屬層50，此第一金屬層50主要是以鈦金屬(Ti)或氮化鈦(TiN)所完成；隨後再於第一金屬層50上形成第二金屬層52，此第二金屬層52主要是以鋁金屬或其他金屬所完成。
隨後如第八K圖所示，於第二金屬層52上形成一光阻層，並於該光阻層上定義出一光阻圖形216，根據該光阻圖形216對第二金屬層52及第一金屬層50進行蝕刻後去除剩餘的該光阻層216，進而完成如第八L圖所示之金氧半P-N接面二極體結構。
如第八L圖所示，在上述的溝渠式金氧半P-N接面二極體結構中，藉由溝渠結構30，可將原本水平之閘極氧化層轉 變為垂直延伸的閘極氧化層40，因此在有限的低掺雜濃度N型磊晶層202上形成大面積的閘極氧化層40，增加元件密度。再者，位於溝渠結構底壁下之高濃度離子佈植區域36可在反向偏壓時提供夾止區電壓支撐，因此可以降低漏電流。
綜合以上技術說明，我們可以清楚的瞭解到，相較於習用的金氧半P-N接面二極體結構，本發明之溝渠式金氧半P-N接面二極體結構可在反向偏壓時提供夾止區電壓支撐，因此可以降低漏電流。
而本發明得由熟習此技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
20‧‧‧基板
201‧‧‧高掺雜濃度N型矽基板
202‧‧‧低掺雜濃度N型磊晶層
212‧‧‧氧化物圖案
32‧‧‧低濃度離子佈植區域
36‧‧‧高濃度離子佈植區域
40‧‧‧閘極氧化層
42‧‧‧多晶矽層
44‧‧‧TEOS氧化物層
5‧‧‧電極層
50‧‧‧第一金屬層
52‧‧‧第二金屬層

Claims (12)

  1. 一種溝渠式金氧半P-N接面二極體結構，包含：一第一導電型基板；複數之溝渠結構，形成於該第一導電型基板之表面上；一閘極氧化層，至少形成於該溝渠結構內側壁上；一多晶矽層，形成於該溝渠結構內，且被該閘極氧化層包圍至少部份側面表面；一第二導電型低濃度離子佈植區域，至少形成於第一導電型基板中，且在該閘極氧化層之外側；一第二導電型高濃度離子佈植區域，形成於該溝渠結構底表面下；及一電極層，覆蓋於該第一導電型基板、該第二導電型低濃度離子佈植區域、該閘極氧化層及該多晶矽層上；其中該多晶矽層直接接觸該第二導電型高濃度離子佈植區域。
  2. 如申請專利範圍第1項之溝渠式金氧半P-N接面二極體結構，其中在該溝渠式金氧半P-N接面二極體結構之元件區中，該第二導電型低濃度離子佈植區域形成於該第一導電型基板之整個露出表面。
  3. 如申請專利範圍第1項之溝渠式金氧半P-N接面二極體結構，其中該第二導電型低濃度離子佈植區域之摻雜劑量為1012cm-2，該第二導電型高濃度離子佈植區域之摻雜劑量為1013-1016cm-2。
  4. 一種溝渠式金氧半P-N接面二極體結構，包含：一第一導電型基板；複數之溝渠結構，形成於該第一導電型基板之表面上；一閘極氧化層，至少形成於該溝渠結構內側壁上；一多晶矽層，形成於該溝渠結構內，且被該閘極氧化層包圍至少部份側面表面； 一第二導電型低濃度離子佈植區域，至少形成於第一導電型基板中，且在該閘極氧化層之外側；一第二導電型高濃度離子佈植區域，形成於該溝渠結構底表面下；及一電極層，覆蓋於該第一導電型基板、該第二導電型低濃度離子佈植區域、該閘極氧化層及該多晶矽層上，其中該閘極氧化層亦形成於該溝渠結構底表面上，且該第二導電型高濃度離子佈植區域形成於該閘極氧化層下。
  5. 如申請專利範圍第4項之溝渠式金氧半P-N接面二極體結構，其中在該溝渠式金氧半P-N接面二極體結構之元件區中，該第二導電型低濃度離子佈植區域形成於該第一導電型基板之整個露出表面。
  6. 如申請專利範圍第4項之溝渠式金氧半P-N接面二極體結構，其中該第二導電型低濃度離子佈植區域之摻雜劑量為1012cm-2，該第二導電型高濃度離子佈植區域之摻雜劑量為1013-1016cm-2。
  7. 一種溝渠式金氧半P-N接面二極體結構製作方法，包含：提供一第一導電型基板；形成複數之溝渠結構於該第一導電型基板之表面上；在該溝渠結構側壁外形成一第二導電型低濃度離子佈植區域；在該溝渠結構底部形成一第二導電型高濃度離子佈植區域；在該溝渠結構內側壁上形成一閘極氧化層；在該溝渠結構內形成一多晶矽層，且被該閘極氧化層包圍至少部份側面表面；形成一電極層，覆蓋於該第一導電型基板、該第二導電型低濃度離子佈植區域、該閘極氧化層及該多晶矽層上；其中該多晶矽層直接接觸該第二導電型高濃度離子佈植區域。
  8. 如申請專利範圍第7項之溝渠式金氧半P-N接面二極體結 構製作方法，其中在該溝渠式金氧半P-N接面二極體結構之元件區中，該第二導電型低濃度離子佈植區域形成於該第一導電型基板之整個露出表面。
  9. 如申請專利範圍第7項之溝渠式金氧半P-N接面二極體結構製作方法，其中該第二導電型低濃度離子佈植區域之摻雜劑量為1012cm-2，該第二導電型高濃度離子佈植區域之摻雜劑量為1013-1016cm-2。
  10. 一種溝渠式金氧半P-N接面二極體結構製作方法，包含：提供一第一導電型基板；形成複數之溝渠結構於該第一導電型基板之表面上；在該溝渠結構側壁外形成一第二導電型低濃度離子佈植區域；在該溝渠結構底部形成一第二導電型高濃度離子佈植區域；在該溝渠結構內側壁上形成一閘極氧化層；在該溝渠結構內形成一多晶矽層，且被該閘極氧化層包圍至少部份側面表面；形成一電極層，覆蓋於該第一導電型基板、該第二導電型低濃度離子佈植區域、該閘極氧化層及該多晶矽層上；其中該閘極氧化層亦形成於該溝渠結構底表面上，且該第二導電型高濃度離子佈植區域形成於該閘極氧化層下。
  11. 如申請專利範圍第10項之溝渠式金氧半P-N接面二極體結構製作方法，其中在該溝渠式金氧半P-N接面二極體結構之元件區中，該第二導電型低濃度離子佈植區域形成於該第一導電型基板之整個露出表面。
  12. 如申請專利範圍第10項之溝渠式金氧半P-N接面二極體結構製作方法，其中該第二導電型低濃度離子佈植區域之摻雜劑量為1012cm-2，該第二導電型高濃度離子佈植區域之摻雜劑量為1013-1016cm-2。
TW102145677A 2013-12-11 2013-12-11 溝渠式金氧半p-n接面二極體結構及其製作方法 TWI532193B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102145677A TWI532193B (zh) 2013-12-11 2013-12-11 溝渠式金氧半p-n接面二極體結構及其製作方法
US14/537,280 US9373728B2 (en) 2013-12-11 2014-11-10 Trench MOS PN junction diode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102145677A TWI532193B (zh) 2013-12-11 2013-12-11 溝渠式金氧半p-n接面二極體結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201523892A TW201523892A (zh) 2015-06-16
TWI532193B true TWI532193B (zh) 2016-05-01

Family

ID=53272036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145677A TWI532193B (zh) 2013-12-11 2013-12-11 溝渠式金氧半p-n接面二極體結構及其製作方法

Country Status (2)

Country Link
US (1) US9373728B2 (zh)
TW (1) TWI532193B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946371B (zh) * 2017-01-24 2024-04-05 重庆中科渝芯电子有限公司 一种肖特基势垒接触的超势垒整流器及其制造方法
CN107946301A (zh) * 2017-02-24 2018-04-20 重庆中科渝芯电子有限公司 一种肖特基势垒接触的沟槽型超势垒整流器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549950B1 (ko) 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2011512676A (ja) * 2008-02-14 2011-04-21 マックスパワー・セミコンダクター・インコーポレイテッド ブレークダウン電圧を向上するエッジ終端
JP5525153B2 (ja) * 2008-10-23 2014-06-18 ローム株式会社 半導体装置
TWI441335B (zh) 2009-04-10 2014-06-11 Anpec Electronics Corp 溝渠式半導體元件及其製作方法
TWI469221B (zh) 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
WO2012083230A2 (en) 2010-12-17 2012-06-21 Diodes Zetex Semiconductors Limited High efficiency rectifier
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
US8735249B2 (en) * 2011-05-25 2014-05-27 Great Power Semiconductor Corp. Trenched power semiconductor device and fabrication method thereof
US8575685B2 (en) * 2011-08-25 2013-11-05 Alpha And Omega Semiconductor Incorporated Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path

Also Published As

Publication number Publication date
US9373728B2 (en) 2016-06-21
TW201523892A (zh) 2015-06-16
US20150162454A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
TWI455209B (zh) 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
JP5831526B2 (ja) 半導体装置およびその製造方法
JP5096739B2 (ja) 半導体装置の製造方法
US20120199899A1 (en) Semiconductor device having field plate electrode and method for manufacturing the same
CN101853850B (zh) 一种超势垒半导体整流器件及其制造方法
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
JP2007515079A (ja) 従来の端子を備えた超接合装置の製造方法
CN109216470B (zh) 半导体结构及其形成方法
WO2013132825A1 (ja) 半導体装置およびその製造方法
KR101832334B1 (ko) 반도체소자 및 그 제조방법
US20160240608A1 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
TWI381455B (zh) 金氧半ｐ－ｎ接面二極體結構及其製作方法
EP3016144B1 (en) Manufacturing method of a field-stop reverse conducting insulated gate bipolar transistor
JP2019046834A (ja) 半導体装置の製造方法
TW201635537A (zh) 半導體裝置
TWI425575B (zh) 低閘容金氧半ｐ－ｎ接面二極體結構及其製作方法
TWI532193B (zh) 溝渠式金氧半p-n接面二極體結構及其製作方法
TW201901959A (zh) 半導體裝置及半導體裝置之製造方法
CN104900718A (zh) 一种肖特基二极管及其制造方法
CN110648912A (zh) 沟渠式金氧半p-n接面二极管制作方法
TWI422041B (zh) 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
JP2009277755A (ja) 半導体装置
TWI484629B (zh) 溝渠式ｍｏｓ整流器及其製造方法
TW201640613A (zh) 半導體裝置及半導體裝置之製造方法
JP2007318092A (ja) 半導体装置とその製造方法