KR100549950B1 - 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조 - Google Patents

리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조 Download PDF

Info

Publication number
KR100549950B1
KR100549950B1 KR1020030095141A KR20030095141A KR100549950B1 KR 100549950 B1 KR100549950 B1 KR 100549950B1 KR 1020030095141 A KR1020030095141 A KR 1020030095141A KR 20030095141 A KR20030095141 A KR 20030095141A KR 100549950 B1 KR100549950 B1 KR 100549950B1
Authority
KR
South Korea
Prior art keywords
region
impurity
channel
conductive
gate
Prior art date
Application number
KR1020030095141A
Other languages
English (en)
Other versions
KR20050063898A (ko
Inventor
서형원
송두헌
원대중
이상현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030095141A priority Critical patent/KR100549950B1/ko
Priority to US11/022,056 priority patent/US7300845B2/en
Publication of KR20050063898A publication Critical patent/KR20050063898A/ko
Application granted granted Critical
Publication of KR100549950B1 publication Critical patent/KR100549950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 리프레시 특성을 개선할 수 있는 리세스 타입의 모오스 트랜지스터의 제조방법에 대하여 개시하고 있다. 그의 방법은, 반도체 기판의 활성영역에 제1 도전성 불순물을 이온주입하여 채널불순물 영역을 형성하는 단계와, 상기 채널불순물 영역이 형성된 상기 활성영역에 상기 제1 도전성 불순물에 반대되는 제2 도전성 불순물과 상기 제1 도전성불순물을 교번하여 각각 이온주입하여 상기 채널불순물 영역으로부터 이중 다이오드 구조를 갖는 제1 내지 제3 불순물 영역을 순차적으로 형성하는 단계와, 상기 활성영역에 상기 제1 내지 제3 불순물 영역을 관통하고 채널불순물영역에 바닥을 갖는 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 반도체 기판 상의 게이트 영역에 게이트 절연막을 개재하여 게이트 스택을 형성하는 단계와, 상기 게이트 스택이 형성된 상기 반도체 기판의 소스 영역에 제1 도전성 불순물을 선택적으로 이온주입하여 상기 소스 영역에서 상기 채널불순물 영역에 경계를 갖는 제4 불순물 영역을 형성하는 단계와, 상기 게이트 스택의 측벽에 스페이서를 형성하는 단계와, 상기 스페이서 및 게이트 스택을 이온주입 마스크로 사용하여 상기 제2 도전성 불순물을 상기 소스/드레인 영역에 이온주입하여 제5 불순물 영역을 형성하는 단계를 포함하여 이루어진다.
단채널 효과, 소스 영역, 드레인 영역, 도전성 불순물, 접합누설전류

Description

리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조{Method for manufacturing recess type MOS transistor and structure at the same}
도 1a 내지 도 1p는 종래 기술의 리세스 타입의 모오스 트랜지스터의 제조방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2q는 본 발명의 리세스 타입의 모오스 트랜지스터의 제조방법을 설명하기 위한 공정 단면도.
도3은 본 발명에 따른 리세스 타입 모오스 트랜지스터의 구조를 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판 102 : 제1 패드 산화막
104 : 제1 하드마스크 막 106 : 소자분리막
108 : 제1 불순물 영역 110 : 제2 불순물 영역
112 : 제3 불순물 영역 114 : 제2 패드 산화막
115 : 제2 채널스토퍼 영역 116 : 제2 하드마스크 막
120 : 게이트 절연막 122 : 게이트 전극
124 : 금속층 126 : 게이트 상부 절연막
128 : 게이트 스택 130 : 제4 불순물 영역
132 : 스페이서 134 : 제5 불순물 영역
136 : 패드 폴리실리콘막
본 발명은 반도체 메모리 소자에서 사용되는 트랜지스터의 제조방법에 관한 것으로, 상세하게는 이중 다이오드 구조의 불순물 영역을 구비하여 리프레시 특성을 개선할 수 있는 리세스 타입의 모오스 트랜지스터의 제조방법에 관한 것이다.
최근, 반도체 소자의 고집적화에 따라 모스(MOS) 소자의 크기가 점점 줄어드는 추세에 있다. 또한, 소자의 동작 속도와 전류 구동 능력을 향상시키기 위해 채널 길이는 딥 서브 마이크론(deep sub-micron)까지 감소되고 있다.
채널의 길이가 점점 감소함에 따라 소스와 드레인의 공핍 영역이 채널속으로 침투하여 유효 채널 길이가 줄어들고, 문턱전압(threshold voltage)이 감소함으로써, 모스 트랜지스터에서 게이트 제어의 기능이 상실되는 단채널 효과(short channel effect)가 유발된다.
이러한 단채널 효과를 극복하기 위해 얕은 접합(shallow junction)과 더불어 게이트 영역의 하부에 소스/드레인 영역에 도핑되는 도전형 불순물에 반대되는 도전형 불순물(dopant)을 이온주입 함으로써 해결하고자 하였으나, 반도체 소자 내에 서는 고 전계가 가해지고 이로 인해 핫 캐리어(hot carrier)가 발생한다. 핫 캐리어는 충돌이온화를 일으켜 핫 캐리어가 산화막으로 침투하게 되므로 산화막이 열화되어 소자의 불량을 야기할 수 있다.
이러한 핫 캐리어를 감소시키기 위해 대부분의 트랜지스터 제조공정은 LDD(Lightly Doped Drain)구조를 채택하고 있는 데, 이는 게이트 영역과 고농도로 주입된 드레인 영역의 사이에 저농도로 주입된 완충영역을 형성한다.
그러나, 계속적인 반도체 소자의 고집적화 요구에 따라 채널길이가 더욱 짧아지기 때문에 상술한 LDD구조의 트랜지스터 역시 단 채널 현상과 핫캐리어 현상을 줄이는 데 한계에 있다. 또한, 트랜지스터 동작시 소스와 드레인의 불순물들이 측면으로 확산되는 펀치쓰루(punchthrough)효과를 발생시키는 문제점이 있다.
이러한 문제점을 해결하고, 반도체 기판 내부에 형성된 고밀도 패킹의 메모리 셀의 크기를 줄이기 위한 일환으로, 단위 면적당 플래너형보다 게이트 채널 길이가 더 길어진 리세스(Recess) 또는 그루브(groove)채널을 갖는 트랜지스터 개발의 필요성이 대두되고 있다.
상기 리세스 타입의 모오스 트랜지스터는 채널이 형성될 영역에 트렌치(trench)를 형성하여 유효 채널 길이를 증가시킴으로써, 소스 영역과 드레인 영역의 펀치쓰루를 개선하고 실질적으로 소스 영역과 드레인 영역사이의 거리를 넓혀 종국적으로 반도체 소자의 고집적화에 도움을 줄 수 있다.
이하, 도면을 참조하여 종래의 기술에 따른 리세스 타입의 모오스 트랜지스터의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1j는 종래 기술의 리세스 타입의 모오스 트랜지스터의 제조방법을 설명하기 위해 나타낸 공정 단면도들이다.
이하, 도면을 참조하여 종래 기술에 따른 트랜지스터의 제조방법을 설명하면 다음과 같다.
도1a 내지 도1p는 종래 기술에 따른 리세스 타입의 모오스 트랜지스터의 제조방법을 설명하기 위한 공정단면도이다.
도1a에 도시한 바와 같이, 반도체 기판(10)의 상부에 제1 패드 산화막(12) 및 제2 하드마스크 막(14)을 순차적으로 형성한다.
도1b에 도시한 바와 같이, 상기 제1 하드마스크 막(14) 상에 포토레지스트를 도포하고, 포토 공정을 통해 상기 하드마스크 막(14)이 소정부분 노출되도록 상기 포토레지스트를 패터닝하고, 상기 포토레지스트를 식각 마스크로 사용하고 상기 제1 패드 산화막(12)이 노출되도록 상기 제1 하드마스크막(14)을 식각하여 활성 영역(A)을 정의한다. 이후, 상기 포토레지스트를 제거한다.
도1c에 도시한 바와 같이, 상기 제1 하드마스크 막(14)을 식각마스크로 사용하여 제1 패드 산화막(12) 및 반도체 기판(10)의 일부를 순차적으로 제거하여 상기 반도체 기판(10)의 내부에 제1 트렌치(T1)를 형성한다.
도1d에 도시한 바와 같이, 상기 제1 하드마스크 막(14) 또는 제1 패드 산화막을 산화 방지 마스크로 사용하여 상기 제1 트렌치(T1)의 내부에 열산화 공정을 이용하여 상기 소자 분리막(16)을 형성한다. 또한, 상기 소자 분리막(16)이 형성된 반도체 기판(10)의 일부가 노출되도록 화학 기계적 연마(Chemical Mechanical Polishing) 또는 에치백(Etch back)하여 상기 제1 하드마스크 막(14) 및 제1 패드 산화막(12)을 모두 제거함으로써 상기 반도체 기판(10)을 평탄화한다.
도1e에 도시한 바와 같이, 소자 분리막(16)이 형성된 반도체 기판(10)에 P형 불순물을 높은 에너지에서 저농도로 이온주입하여 채널불순물 영역을 형성한다. 이때, 상기 채널불순물 영역은 상기 소자분리막(16)을 제외한 상기 반도체 기판(10)의 전면에 형성되기 때문에 부호를 별도로 기재하지 않기로 한다. 또한, 상기 채널 불순물 영역이 형성된 상기 반도체 기판(10)의 활성영역(ACT)에 N형 불순물을 이온주입하여 표면으로부터 소정 깊이의 제3 불순물 영역(17)을 형성한다.
도1f에 도시한 바와 같이, 상기 제3 불순물 영역(17)이 형성된 상기 반도체 기판(10) 상에 제2 패드 산화막(18) 및 제2 하드마스크 막(20)을 순차적으로 적층한다.
도1g에 도시한 바와 같이, 상기 제2 하드마스크 막(20)이 형성된 반도체 기판(10)의 전면에 포토레지스트를 도포하고, 포토 공정을 이용하여 포토레지스트를 패터닝하고, 상기 포토레지스트를 식각 마스크로 사용하여 상기 제2 패드 산화막(18)이 노출되도록 상기 제2 하드마스크 막(20)을 식각한다. 이후, 상기 포토레지스트를 제거한다.
도1h에 도시한 바와 같이, 상기 제2 하드마스크 막(20)을 식각 마스크로 사용하여 상기 제2 패드 산화막(18) 및 상기 반도체 기판(10)을 순차적으로 식각하여 소정 깊이를 갖는 제2 트렌치(T2)를 형성한다. 또한, 상기 반도체 기판(10)의 상기 제2 트렌치(T2) 측벽을 소정부분 제거하여 소스 영역(S) 및 드레인 영역(D)을 분리 한다.
도1i에 도시한 바와 같이, 상기 반도체 기판(12) 상에 형성된 상기 제2 하드마스크 막(20) 및 제2 패드 산화막(18)을 제거하여 상기 반도체 기판(10) 및 소자 분리막(16)의 표면을 노출시킨다.
도1j에 도시한 바와 같이, 상기 제2 트렌치(T2)를 포함하는 반도체 기판(10) 전면에 게이트 절연막(22)을 형성한다.
도1k에 도시한 바와 같이, 상기 게이트 절연막(22)이 형성된 반도체 기판(10) 상에 게이트 전극(24), 금속층(26) 및 게이트 상부 절연막(28)을 순차적으로 적층한다.
도1l에 도시한 바와 같이, 상기 게이트 상부 절연막(28)이 형성된 반도체 기판(10)의 전면에 포토레지스트를 도포하고, 포토 공정을 이용하여 상기 포토레지스트를 패터닝하고, 상기 포토레지스트를 식각마스크로 사용하여 상기 소스/드레인 영역(S/D)과 소자 분리막(16)의 일부에 형성된 상기 게이트 상부 절연막(28), 금속층(26) 및 게이트 전극(24)을 순차적으로 제거하여 게이트 영역(G)에 게이트 스택(30)을 형성한다. 이후, 상기 게이트 스택(30)을 이온주입 마스크로 사용하여 상기 소스/드레인 영역(S/D)의 반도체 기판에 N형 불순물을 저농도로 주입하여 소스/드레인 영역(S/D)에 제3 불순물 영역(17)을 형성할 수도 있다.
도1m에 도시한 바와 같이, 상기 게이트 스택(30)이 형성된 반도체 기판(10)의 전면에 실리콘 질화막을 형성하고, 상기 실리콘 질화막을 수직특성이 우수한 건식식각방법으로 제거하여 상기 게이트 스택의 측벽에 스페이서(34)를 형성한다.
도1n에 도시한 바와 같이, 상기 게이트 상부 절연막(28) 및 스페이서(34)를 이온주입 마스크로 사용하여 소스/드레인 영역(S/D)의 반도체 기판(10)에 상기 N형 불순물을 고농도로 이온주입하여 제5 불순물 영역(36)을 형성한다.
도1o에 도시한 바와 같이, 상기 제5 불순물 영역(36)이 형성된 반도체 기판(10)의 소스/드레인 영역(S/D) 상부의 상기 게이트 절연막(22)을 제거한다.
도1p에 도시한 바와 같이, 상기 반도체 기판(10) 상에 N형 불순물 또는 N형 불순물을 포함하는 폴리실리콘막을 상기 반도체 기판(10)의 전면에 형성하고, 상기 폴리실리콘막 상에 포토레지스트를 도포하고, 포토공정을 이용하여 상기 포토레지스트를 패터닝하고, 상기 포토레지스트를 식각마스크로 사용하여 상기 폴리실리콘막을 식각하여 소스/드레인 전극(38, 이하, 패드 폴리실리콘막이라 칭함)을 형성한다.
이후, 상기 패드 폴리실리콘막(38)이 형성된 반도체 기판(10) 상에 제1 층간 절연막을 형성하고, 상기 소스 영역(S) 상부의 상기 제1 층간 절연막을 제거하여 제1 콘택홀을 형성하고, 상기 제1 콘택홀을 통해 상기 패드 폴리실리콘막(38)과 전기적으로 연결되는 비트 라인 콘택을 형성하고, 상기 비트라인 콘택을 포함하는 반도체 기판(10) 상에 제2 층간 절연막을 형성하고, 상기 드레인 영역(D) 상부의 제1 및 제2 층간 절연막을 제거하여 제2 콘택홀을 형성하고, 상기 결과물의 상부에서 상기 제2 콘택홀을 통해 셀 트랜지스터의 패드 폴리 실리콘막(38)에 전기적으로 접속되는 스토리지 전극, 유전막 및 플레이트 전극을 순차적으로 형성하여 메모리 셀의 캐패시터를 완성한다.
이와 같은 제조방법을 통해 형성되는 종래 기술에 따른 리세스 타입의 모오스 트랜지스터는 상기 게이트 전극(24)에 인가되는 게이트 전압에 의해 상기 비트 라인으로 인가되는 데이터가 상기 메모리 셀 캐패시터에 저장되고, 이후 상기 게이트 전극(24)에 인가되는 게이트 전압에 의해 상기 메모리 셀 캐패시터에 저장된 데이터를 출력시킬 수 있다.
하지만, 종래 기술에 따른 리세스 타입의 모오스 트랜지스터의 제조방법은 다음과 같은 문제가 있었다.
첫째, 종래 기술의 리세스 타입의 모오스 트랜지스터의 제조방법은, 트랜지스터의 문턱전압 특성을 향상시키기 위해 상기 제3 불순물 영역(17) 또는 채널불순물 영역에 이온주입되는 제1 불순물 또는 제2 불순물 농도가 증가시킬 경우, 상기 드레인 영역(D)에서 상기 제3 불순물 영역(17)과 채널불순물 영역의 PN 접합(junction)에 의한 접합누설전류가 증가하기 때문에 드레인 영역(D) 상부에 형성되는 셀 캐패시터의 리프레시 특성을 떨어뜨릴 수 있다.
둘째, 종래기술에 따른 리세스 타입의 모오스 트랜지스터 제조방법은, 상기 제2 트렌치(T2)의 오픈 임계치수와 깊이를 감소시킬 경우 상기 소스/드레인 영역(S/D)에 대칭적으로 형성되는 제3 불순물 영역(17)의 깊이를 줄일 수 없고, 상기 제3 불순물 영역(17) 및 채널불순물 영역에 이온주입되는 P형 또는 N형 불순물의 농도를 더 줄일 수 없기 때문에 단채널 효과가 증가하는 단점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 트랜지스터의 문턱전압 특성을 향상시키고, 접합누설전류를 감소시켜 셀 캐패시터의 리프레시 특성을 향상시킬 수 있는 리세스 타입의 모오스 트랜지스터의 제조방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 제2 트렌치의 오픈 임계치수와 깊이가 감소할 경우 상기 제3 불순물 영역과 채널불순물 영역에 이온주입되는 P형 또는 N형 불순물의 농도를 감소시키지 않고 단채널 효과를 방지 또는 최소화할 수 있는 레세스 채널을 갖는 트랜지스터의 제조방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양태(aspect)에 따라, 리세스 타입 모오스 트랜지스터의 제조방법은, 반도체 기판의 활성영역에 제1 도전성 불순물을 이온주입하여 채널불순물 영역을 형성하는 단계와, 상기 채널불순물 영역이 형성된 상기 활성영역에 상기 제1 도전성 불순물에 반대되는 제2 도전성 불순물과 상기 제1 도전성불순물을 교번하여 각각 이온주입하여 상기 채널불순물 영역으로부터 이중 다이오드 구조를 갖는 제1 내지 제3 불순물 영역을 순차적으로 형성하는 단계와, 상기 활성영역에 상기 제1 내지 제3 불순물 영역을 관통하고 채널불순물영역에 바닥을 갖는 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 반도체 기판 상의 게이트 영역에 게이트 절연막을 개재하여 게이트 스택을 형성하는 단계와, 상기 게이트 스택이 형성된 상기 반도체 기판의 소스 영역에 제1 도전성 불순물을 선택적으로 이온주입하여 상기 소스 영역에서 상기 채널불순물 영역에 경계를 갖는 제4 불순물 영역을 형성하는 단계와, 상기 게이트 스택의 측벽에 스페이 서를 형성하는 단계와, 상기 스페이서 및 게이트 스택을 이온주입 마스크로 사용하여 상기 제2 도전성 불순물을 상기 소스/드레인 영역에 이온주입하여 제5 불순물 영역을 형성하는 단계를 포함함을 특징으로 한다.
또한, 본 발명의 다른 양상은, 리세스 타입 모오스 트랜지스터를 제조하는 방법에 있어서, 반도체 기판의 활성영역에 정의된 게이트 형성영역에 리세스 타입으로 형성된 게이트 절연막의 상부를 따라 게이트 스택을 형성하고, 상기 트랜지스터의 드레인 전극 또는 소스 전극이 형성될 활성영역의 하부에서 상기 게이트 절연막의 일측하부에 비대칭적으로 리세스 채널이 형성되도록 채널스토퍼 영역을 하고, 상기 게이트 절연막의 타측하부에 접합누설전류를 방지하기 위해 이중 다이오드 불순물층 구조를 갖도록 제1 내지 제3 불순물 영역을 형성하는 방법이다.
그리고, 본 발명의 또 다른 양상은, 리세스 타입 모오스 트랜지스터의 구조에 있어서, 반도체 기판의 활성영역에 정의된 게이트 영역에 리세스 타입으로 형성된 게이트 절연막의 상부를 따라 형성된 게이트 스택과, 게이트 절연막의 하부를 포함하여 일측부에만 비대칭적으로 리세스 채널이 형성되도록 하기 위해 트랜지스터의 드레인 전극 또는 소스 전극이 형성될 활성영역에서 상기 리세스의 바닥 근방까지에 상응하는 깊이로 형성된 제1 채널스토퍼 영역과, 상기 제1 채널스토퍼 영역이 형성되지 않는 상기 게이트 절연막의 하부를 포함하여 타측부의 활성영역에 접합누설전류를 감소시키기 위해 이중 다이오드 불순물층을 갖고, 상기 리세스의 바닥보다 작은 깊이로 형성된 제1 내지 제3 불순물 영역을 포함함을 특징으로 하는 구조이다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었으며, 어떤 층이 다른 층이나 반도체 기판 '상'에 존재한다고 기술될 때 다른 층이나 반도체 기판과 직접 접하면서 존재할 수도 있고 그 사이에 제 3의 층이 존재할 수 있다. 또한, 본 발명의 리세스 타입 모오스 트랜지스터에서 소스 영역은 비트라인(bit line)에 연결되는 부분으로 설명되고, 드레인 영역은 메모리 셀을 구성하는 셀 캐패시터(cell capacitor)에 연결되는 부분으로 설명되지만, 그 반대의 연결을 가질 수 있음을 이해하여야 한다. 즉, 드레인 영역과 비트라인이 연결되고, 소스 영역과 상기 스토리지 노드가 연결될 수 있는 것이다. 그리고, 본 발명에 있어서, 리세스와 트렌치는 경우에 따라 동일 또는 유사한 의미를 가지면서 혼용된다.
먼저, 본 발명의 이해를 돕기 위해 본 발명에 따른 리세스 타입 모오스 트랜지스터의 구조를 도3을 참조하여 설명한다.
도3은 본 발명에 따른 리세스 타입 모오스 트랜지스터의 구조를 나타내는 단면도로서, 반도체 기판의 활성영역에 정의된 게이트 영역(S)에 리세스 타입으로 형성된 게이트 절연막(120)의 상부를 따라 형성된 게이트 스택(128)과, 게이트 절연막(120)의 하부를 포함하여 일측부에만 비대칭적으로 리세스 채널이 형성되도록 하 기 위해 트랜지스터의 드레인 전극(136b) 또는 소스 전극(136a)이 형성될 활성영역에서 상기 리세스의 바닥 근방까지에 상응하는 깊이로 형성된 제1 채널스토퍼 영역(130, 제4 불순물 영역)과, 상기 제1 채널스토퍼 영역(130)이 형성되지 않는 상기 게이트 절연막의 하부를 포함하여 타측부의 활성영역에 접합누설전류를 감소시키기 위해 이중 다이오드 불순물층을 갖고, 상기 리세스의 바닥보다 작은 깊이로 형성된 제1 내지 제3 불순물 영역(108, 110, 112)을 포함하여 구성된다.
여기서, 상기 제1 불순물 영역(108)은 적어도 리세스의 바닥보다 작은 깊이를 가지며, 상기 제1 불순물 영역(108)의 하부에는 채널불순물 영역 또는 제2 채널스토퍼 영역(115)이 형성되어 있다.
또한, 상기 제1 내지 제3 불순물 영역(108, 110, 112)은 서로 인접하는 각 영역이 서로 반대의 도전성 불순물로 도핑되어 있다. 이때, 상기 제1 불순물 영역(108)에 도핑되는 불순물은 상기 채널불순물 영역 또는 제2 채널스토퍼 영역(115)에 도핑되는 불순물과 서로 반대의 도전성 불순물이다. 또한, 상기 제1 내지 제2 채널스토퍼 영역(130, 115)은 상기 채널불순물 영역과 같은 도전성 불순물로 도핑되고, 각 영역에 도핑되는 불순물의 농도는 차이가 있다.
따라서, 본 발명에 따른 리세스 타입 모오스 트랜지스터는 상기 소스 영역(S)에 대응하는 드레인 영역(D)에 채널불순물 영역과 제1 불순물 영역(108)의 얕은 접합의 PN 다이오드 및 제2 불순물 영역(110)과 제3 불순물 영역(112)의 PN 다이오드가 형성되기 때문에 접합누설전류를 감소시킬 수 있다. 또한, 상기 제1 내지 제3 불순물 영역(108, 110, 112)과 채널불순물 영역에 도핑되는 도전성 불순물 의 농도를 감소시켜 접합 누설전류를 감소시킬 수 있기 때문에 상기 드레인 영역(D) 상부에 형성되는 셀 캐패시터의 리프레시 특성을 향상할 수 있다.
이와 같은 구성을 갖는 본 발명의 리세스 타입 모오스 트랜지스터의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2q는 본 발명의 리세스 타입의 모오스 트랜지스터의 제조방법을 설명하기 위해 나타낸 공정 단면도이다.
도2a에 도시한 바와 같이, 반도체 기판(100)의 상부에 제1 패드 산화막(102)및 제1 하드 마스크막(104)을 순차적으로 형성한다. 여기서, 상기 제1 패드 산화막(102)은 MTO(Medium Temperature Oxide) 방법으로 약 300Å 내지 1000Å정도의 두께를 갖도록 형성되고, 상기 제1 하드 마스크막(104)은 실리콘 질화막 또는 실리콘 산질화막을 이용하여 화학기상증착법으로 약 500Å 내지 2000Å정도의 두께를 갖도록 형성된다. 도시하지는 않았지만, 상기 제1 패드 산화막(102) 및 제1 하드 마스크막(104) 사이에 주형 폴리실리콘막(104)을 더 형성할 수도 있다.
도2b에 도시한 바와 같이, 상기 제1 하드 마스크막(104)이 형성된 상기 반도체 기판(100)의 전면에 상에 포토레지스트(PR)를 도포하고, 포토 공정을 이용하여 상기 포토레지스트(PR)를 패터닝한다. 이때, 사진 공정은 상기 포토레지스트(PR) 상에 포토 마스크를 정렬하고, 자외선을 이용하여 상기 포토 마스크로부터 노출된 상기 포토레지스트(PR)를 감광시킨 후 상기 포토레지스트(PR)를 현상하여 포토레지스트(PR)를 패터닝할 수 있다. 또한, 상기 포토레지스트(PR)를 식각 마스크로 사용하여 상기 제1 패드 산화막(102)이 노출되도록 상기 제1 하드 마스크막(104)을 식 각한다. 여기서, 상기 제1 하드 마스크막(104)의 식각 공정은 이방성 및 수직성이 우수한 건식식각방법을 이용하여 이루어진다. 또한, 상기 제1 하드 마스크막(104)의 식각 공정 시 상기 제1 패드 산화막(102)은 식각 저지층으로서의 역할을 수행한다. 이후 상기 포토레지스트(PR)를 제거한다.
도2c에 도시한 바와 같이, 상기 제1 하드 마스크막(104)을 식각마스크로 사용하여 상기 반도체 기판(100)이 노출되도록 제1 패드 산화막(102)을 제거한다. 여기서, 상기 제1 패드 산화막(102)의 식각 공정은 BT(Break - Through)공정이라 일컬으며, 상기 BT 공정은 건식 식각으로 이루어진다. 또한, 상기 제1 패드 산화막(102)의 식각공정 시 상기 반도체 기판(100)의 표면은 식각 저지층으로서의 역할을 수행한다. 또한, 상기 제1 하드 마스크막(104) 및 제1 패드 산화막(102)을 식각 마스크층으로 사용하고 상기 반도체 기판(100)의 표면을 소정 깊이(예컨대, 약 2000Å 내지 약 5000Å정도)까지 식각하여 제1 트렌치(T1)를 형성한다. 여기서, 상기 반도체 기판(100)을 식각하여 상기 제1 트렌치(T1)를 형성하는 공정은 ME(Main Etching)공정이라 일컬으며, 상기 BT 공정과 ME 공정은 하나의 반응 챔버 내에서 인시츄(IN-SITU)로 진행된다. 상기 ME 공정 또한 마찬가지로, 상기 BT 공정과 마찬가지로 건식 식각으로 이루어지며, 상기 건식 식각은 반응가스의 종류를 달리하여 막질에 따라 서로 다른 식각율을 갖도록 함으로써 다층박막을 순차적으로 식각할 수 있다. 이때, 상기 제1 트렌치(T1)는 상기 반도체 기판(100)의 표면으로부터 약 2000Å 내지 5000Å정도의 깊이를 갖도록 형성된다.
도2d에 도시된 바와 같이, 상기 반도체 기판(100)에 형성된 제1 트렌치(T1) 의 내부에서 상기 제1 하드 마스크막(104)을 산화 방지 마스크로 사용하여 열산화 공정으로 노출된 반도체 기판(100)의 표면을 선택적으로 산화하여 상기 소자 분리막(106)을 형성한다. 여기서, 상기 제1 패드 산화막(102)과 제1 하드 마스크막(104) 사이에 상기 주형 폴리 실리콘막이 더 형성될 경우 상기 소자 분리막(106)의 형성 시 발생하는 부피 팽창에 의한 스트레스를 완화시켜 버퍼층으로 작용하도록 할 수도 있다. 또한, 상기 소자 분리막(106)이 형성된 반도체 기판(100)을 화학 기계적 연마(Chemical Mechanical Polishing) 또는 에치백(Etch back)하여 평탄화한다. 이때, 상기 평탄화 공정은 상기 제1 하드 마스크막(104) 및 제1 패드 산화막(102)을 모두 제거하여 상기 반도체 기판(100)의 표면이 평탄화되도록 이루어진다.
도 2e에 도시한 바와 같이, 소자 분리막(106)이 형성된 반도체 기판(100)에 P형(예컨대, 보론 또는 BF2 : 제 1 도전성)불순물을 약 100KeV 내지 약 500KeV정도의 에너지를 사용하여 저농도(예컨대 약 1.0×1012atoms/cm2 내지 약 1.0×1014atoms/cm2정도)로 이온주입하여 채널 불순물 영역을 형성하고, 상기 채널 불순물 영역이 형성된 상기 반도체 기판에 N형(예컨대, 아세닉 또는 인(phosphorus) : 제 2 도전성)불순물을 약 70KeV 내지 약 100KeV정도의 에너지를 사용하여 저농도(예컨대 약 1.0×1012atoms/cm2 내지 약 1.0×1014atoms/cm 2정도)로 이온주입하여 상기 활성영역(ACT)의 표면에서 소정 깊이(예컨대, 약 800Å 내지 약 1500Å정도)의 제1 불순물 영역(108)을 형성하고, 상기 제1 불순물 영역(108)이 형 성된 반도체 기판 상에 P형(예컨대, 보론 또는 BF2 : 제 1 도전성)불순물을 약 40KeV 내지 약 60KeV정도의 에너지를 사용하여 저농도(예컨대, 약 1.0×1012atoms/cm2 내지 약 1.0×1014atoms/cm2정도)로 이온주입하여 상기 활성영역(ACT)의 표면에서 소정 깊이(예컨대, 약 500Å 내지 약 900Å정도)의 제2 불순물 영역(110)을 형성하고, 상기 제2 불순물 영역(110)이 형성된 반도체 기판에 N형(예컨대, 아세닉 또는 인 : 제 2 도전성)불순물을 약 30KeV 내지 약 50KeV정도의 에너지를 사용하여 저농도(예컨대 약 1.0×1012atoms/cm2 내지 약 1.0×1014atoms/cm2정도)로 이온주입하여 상기 활성영역(ACT)의 표면에서 소정 깊이(예컨대, 약 400Å 내지 약 600Å정도)의 제3 불순물 영역(112)을 형성한다. 이때, 상기 채널 불순물 영역은 P-웰이라고도 불리어지며, 상기 소자분리막(106)을 제외한 상기 반도체 기판(100)의 전면에 형성되기 때문에 부호를 별도로 기재하지 않기로 한다. 또한, 상기 P형 불순물은 상기 N형 불순물보다 상기 반도체 기판에서 확산(diffusion)이 활발히 이루어지기 때문에 이온주입 공정 시 상기 N형 불순물보다 적은 에너지로 상기 반도체 기판에 더 깊게 이온주입될 수 있다. 따라서, 불순물 이온주입 에너지에 따라 상기 채널불순물 영역과 제1 내지 제3 불순물 영역(108, 110, 112)은 각각 반도체 기판의 벌크에서부터 표면까지 순차적으로 형성된다. 또한, 상기 제1 내지 제3 불순물 영역(108, 110, 112)은 각각의 경계영역에서 P형 불순물과 N형 불순물의 농도가 줄어들도록 상기 불순물들의 이온주입 에너지와 농도가 조절되어 형성되어야 한다. 여기서, 상기 채널불순물 영역은 상기 소자분리막(16)을 제외한 상기 반도체 기판(10)의 전면에 형성되기 때문에 부호를 별도로 기재하지 않기로 한다. 또한, 상기 제1 내지 제3 불순물 영역(108, 110, 112)의 형성 이전에 상기 제1 불순물 영역(108)의 하부에 약 90KeV 내지 약 120KeV정도의 에너지를 사용하여 고농도(예컨대 약 1.0×1013atoms/cm2 내지 약 1.0×1015atoms/cm2정도)의 상기 P형 불순물을 이온주입하여 이후 형성될 제2 트렌치 바닥을 포함할 수 있는 제2 채널스토퍼 영역(115)을 더 형성할 수도 있다.
따라서, 본 발명의 리세스 타입의 모오스 트랜지스터의 제조방법은, 상기 반도체 기판(100)의 활성영역(ACT)에 리세스 구조를 갖는 채널을 형성할 경우 상기 제1 내지 제3 불순물(108, 110, 112)과 채널불순물 영역을 이용하여 깊이 방향으로 적어도 두개이상의 다이오드 성분을 갖도록 형성될 수 있기 때문에 트랜지스터의 특성을 향상시키고, 상기 제1 내지 제3 불순물 영역(108, 110, 112)에 이온주입되는 상기 P형 불순물 또는 N형 불순물의 농도를 줄일 경우, 상기 제1 내지 제3 불순물 영역(108, 110, 112)의 접합누설전류를 감소 또는 최소화할 수 있다. 또한, 상기 제1 불순물 영역과 경계면을 갖는 제2 채널 스토퍼 영역을 형성하여 단채널 효과를 방지 또는 최소화할 수 있다. 이때, 상기 채널불순물 영역의 P형 불순물 이온주입을 실시하지 않을 수도 있다.
도2f에 도시한 바와 같이, 상기 채널불순 영역이 형성된 반도체 기판(100) 상에 제2 패드 산화막(114) 및 제2 하드 마스크막(116)을 순차적으로 적층한다. 여기서, 상기 제2 패드 산화막(114)은 MTO(Medium Temperature Oxide) 방법으로 일정 한(예를 들어 약 200Å 내지 500Å정도) 두께를 갖도록 형성되고, 상기 제2 하드 마스크 막(116)은 화학 기계적 증착(Chemical Vapor Deposition : CVD) 방법으로 실리콘 질화막 또는 산질화막(SiON)을 이용하여 소정(예를 들어 약 300Å 내지 1000Å정도) 두께를 갖도록 형성된다.
도2g에 도시한 바와 같이, 상기 제2 하드 마스크막(116)이 형성된 반도체 기판(100)의 전면에 포토레지스트(PR)를 도포하고, 게이트 영역(G)의 상기 제2 하드 마스크막(116)이 노출되도록 포토 공정을 이용하여 포토레지스트(PR)를 패터닝하고, 상기 포토레지스트(PR)를 식각 마스크로 사용하여 상기 제2 패드 산화막(114)이 노출되도록 상기 제2 하드 마스크막(116)을 식각한다. 또한, 상기 포토레지스트를 제거한다. 이때, 상기 제2 하드마스크 막(116)의 식각은 건식 식각을 이용하여 이루어지며, 상기 제2 하드마스크 막(116)의 식각은 이후 공정에서 제2 트렌치(도 2h의 T2)의 오픈 임계치수(Critical Dimension)를 정의한다. 또한, 상기 제2 패드 산화막(114)은 상기 제2 하드 마스크막(116)의 식각 시 식각 저지층으로서 역할을 수행한다. 이후, 상기 포토레지스트를 제거한다.
도2h에 도시한 바와 같이, 상기 제2 하드 마스크막(116)을 식각 마스크로 사용하고 건식 식각으로 상기 반도체 기판(100)이 노출되도록 상기 제2 패드 산화막(114)을 제거한다. 상기 제2 하드 마스크막(116) 또는 제2 패드 산화막(114)을 식각 마스크층으로 사용하여 상기 반도체 기판(100)의 표면으로부터 소정 깊이까지 식각하여 제2 트렌치(T2)를 형성한다. 이때, 상기 제2 하드 마스크막(116)은 희생층으로서, 상기 제2 트렌치(T2)의 형성 공정 시 일부 또는 전체가 제거된다. 또한, 상기 제2 패드 산화막(114)을 제거하는 BE 공정과, 상기 반도체 기판(100)을 식각하여 제2 트렌치(T2)를 형성하는 ME 공정은 하나의 식각장치 내에서 반응가스를 달리하여 인시츄로 이루어진다. 여기서, 상기 제2 트렌치(T2)는 오픈 임계치수에 따라 깊이 프로파일(Depth profile)이 달라질 수 있기 때문에 일정한 오픈(Open) 임계치수(Critical Demesion)를 갖도록 형성된다. 예컨대, 딥 서브 미크론미터의 디자인 룰 하에서, 상기 제2 트렌치(T2)는 약 500Å 내지 1000Å정도의 오픈(Open) 임계치수(Critical dimension)를 갖고, 약 1000Å 내지 2000Å정도의 깊이를 갖도록 형성된다. 이때, 상기 제2 트렌치(T2)는 상기 제1 내지 제 3 불순물 영역을 관통하여 상기 제2 트렌치(T2)의 바닥이 적어도 상기 채널불순물 영역과 경계를 이루도록 깊게 형성되어야만 한다. 도시하지 않았지만, 상기 제2 트렌치(T2)를 형성한 후 등방성 식각 방법의 CDE(Chemical Dry Etching) 또는 습식식각방법으로 상기 제2 트렌치(T2)의 측벽을 제거하여 소스 영역(S)및 드레인 영역(D)을 분리한다. 이때, 상기 등방성 식각 방법 또는 습식식각방법은 상기 제2 트렌치(T2) 내부의 반도체 기판(100) 표면을 등방적으로 식각하기 때문에 상기 제2 트렌치(T2)의 측벽뿐만 아니라, 상기 제2 트렌치(T2)의 깊이를 더 증가시킬 수도 있다. 또한, 상기 제2 트렌치(T2)는 적어도 상기 제1 불순물 영역(108)이상에서 상기 제2 채널스토퍼 영역(115)에 바닥을 갖도록 형성해야만 한다.
따라서, 본 발명의 리세스 타입의 모오스 트랜지스터 제조방법은 고농도의 P형 불순물이 이온주입된 제2 채널스토퍼 영역(115)에 상기 제2 트렌치(T2)의 바닥을 형성하여 채널을 만들 수 있기 때문에 단채널 효과를 방지할 수 있다.
도2i에 도시한 바와 같이, 상기 반도체 기판(100) 상에 형성된 상기 제2 하드 마스크 막(116) 및 제2 패드 산화막(114)을 습식 식각방법으로 제거하여 상기 반도체 기판(100) 및 소자 분리막(106)의 표면을 노출시킨다.
도2j에 도시된 바와 같이, 상기 제2 트렌치(T2)가 형성된 상기 반도체 기판(100) 상에 열산화 방법을 이용하여 실리콘 산화막으로 약 30Å 내지 약 120Å정도의 게이트 절연막(120)을 형성한다.
도2k에 도시한 바와 같이, 상기 게이트 절연막(120)이 형성된 반도체 기판(100) 상에 화학기상증착방법을 이용하여 폴리 실리콘으로 게이트 전극(122)을 형성하고, 상기 게이트 전극(122)이 형성된 반도체 기판(100) 상에 텅스텐 실리사이드 또는 티타늄 실리사이드와 같은 금속 실리사이드를 이용하여 금속층(124)을 형성하고, 상기 금속층(124)이 형성된 반도체 기판(100)의 전면에 실리콘 질화막을 사용하여 게이트 상부 절연막(126)을 순차적으로 적층한다.
도 2l에 도시한 바와 같이, 상기 게이트 상부 절연막(126)이 형성된 반도체 기판(100) 상에 포토레지스트를 도포하고, 포토 공정을 이용하여 상기 포토레지스터를 패터닝하고, 상기 포토레지스터를 식각마스크로 사용하여 건식방법으로 상기 소스/드레인 영역(S/D)과 상기 소자분리막(106) 상에 형성된 상기 게이트 상부 절연막(126), 금속층(124) 및 게이트 전극(122)을 순차적으로 제거하여 게이트 영역(G) 상부에 게이트 스택(128)을 형성한다. 이때, 상기 게이트 스택(128)의 임계치수를 트렌치(60)의 오픈 임계치수 보다 작거나 같게 형성한다. 하지만, 상기 게이트 스택(128)의 임계치수를 제2 트렌치(T2)의 오픈 임계치수보다 크게 형성할 경우, 상기 게이트 전극(122)에 외부전압의 인가 시 상기 게이트 전극(122)에 인접하는 소스/드레인 영역(S/D)의 상기 반도체 기판(100)의 표면에 로딩 캐패시터(loading capacitor)가 증가하여 소자의 성능을 떨어뜨릴 수 있다. 또한, 상기 소자분리막 형성공정 이후 상기 제1 내지 제3 불순물 영역(108, 110, 112)의 형성공정을 수행하지 않고, 상기 게이트 스택(128)의 형성공정 이후에 수행할 수도 있다.
도 2m에 도시한 바와 같이, 상기 게이트 스택(128)이 형성된 반도체 기판(100) 상에 포토레지스트(PR)를 도포하고, 상기 포토공정을 이용하여 상기 소스 영역(S)만 선택적으로 노출되도록 상기 포토레지스트(PR)를 패터닝하고, 상기 포토레지스트(PR) 및 상기 게이트 스택(128)을 이온주입마스크로 사용하여 상기 소스 영역(S)의 반도체 기판(100)에 P형(예컨대, 보론 또는 BF2 : 제 1 도전성)불순물을 약 30KeV 내지 약 70KeV정도의 에너지에서 고농도(예컨대 약 1.0×1013atoms/cm2 내지 약 1.0×1015atoms/cm2정도)로 이온주입하여 제4 불순물 영역(130, 이하 제1 채널스토퍼 영역이라 칭함)을 형성한다. 이때, 상기 제1 채널스토퍼 영역(130)은 상기 소스 영역(S)에 형성된 상기 제1 내지 제3 불순물 영역(108, 110, 112)을 포함하여 상기 채널불순물 영역과 경계를 갖도록 형성된다. 이때, 상기 제1 채널스토퍼 영역(130)은 적어도 상기 소스 영역(S)에 형성된 상기 제1 불순물 영역(108)이상의 깊이를 갖도록 형성되어야 한다. 또한, 상기 제1 불순물 영역(108)의 하부에 상기 제2 채널스토퍼 영역(115)이 형성될 경우, 상기 제1 채널 스토퍼 영역(130)은 상기 소스 영역(S)에 형성되는 상기 제2 채널스토퍼 영역(115)을 일부 포함할 수도 있다. 이때, 상기 제1 채널스토퍼 영역(130)은 상기 제2 트렌치(T2) 측벽에 형성되는 수직 채널의 특성을 향상시킬 수 있고, 상기 제2 채널스토퍼 영역(115)은 상기 제2 트렌치(T2) 바닥에 형성되는 수평 채널의 특성을 향상시킬 수 있다. 그리고, 상기 제1 채널스토퍼 영역(130)은 상기 소스 영역(S)에서 제2 트렌치(T2) 바닥이상 형성될 경우, 소스 영역(S)에 인접하는 제2 트렌치(T2) 바닥의 게이트영역(G)까지 침범하여 넓게 형성될 수도 있다.
따라서, 본 발명에 따른 리세스 타입의 모오스 트랜지스터 제조방법은 포토레지스트(PR)를 이용하여 상기 소스 영역(S)을 선택적으로 노출시키고, 상기 포토레지스트(PR)를 이온주입 마스크로 사용하여 상기 소스 영역(S)에 P형 불순물을 이온주입하여 제1 채널스토퍼 영역(130)을 형성하여 상기 소스 영역(S)과 드레인 영역(D)에 비대칭적인 채널이 형성되도록 할 수 있다. 또한, 트랜지스터의 특성상 셀 캐패시터의 전하 저장성에 관계되는 상기 드레인 영역(D)은 상기 제1 내지 제3 불순물영역(108, 110, 112)을 형성하여 접합누설전류를 감소시킬 수 있고, 상기 드레인 영역(D)에 대응하는 상기 소스 영역(S)은 상기 제1 및 제2 채널스토퍼 영역(130, 115)을 형성하여 접합누설전류와 관계없이 트랜지스터의 문턱전압(threshold voltage)특성을 향상시킬 수 있다.
그리고, 상기 제2 트렌치(T2)의 오픈 임계치수와 깊이를 감소시킬 경우 상기 드레인 영역(D)에 형성되는 제3 불순물 영역(112)의 깊이를 줄이거나 상기 제3 불순물 영역(112) 및 제2 불순물 영역(110)에 이온주입되는 P형 또는 N형 불순물의 농도를 더 줄이지 않고, 상기 소스 영역(S)에 상기 채널스토퍼 영역을 형성하여 트랜지스터의 문턱전압을 높일 수 있기 때문에 단채널 효과를 방지 또는 최소화할 수 있다. 이후, 상기 포토레지스트를 제거한다.
도 2n에 도시한 바와 같이, 상기 소스 영역(S)에 제1 채널스토퍼 영역(130)이 형성된 반도체 기판(100) 상에 화학기상증착법을 이용하여 실리콘 질화막 또는 실리콘 산질화막 또는 실리콘 산화막과 같은 절연막을 형성하고, 상기 절연막을 건식식각하여 상기 게이트 스택(128)의 측벽에 스페이서(132)를 형성한다. 이때, 상기 스페이서(132)는 상기 절연막의 형성 시 상기 게이트 스택(128)의 측벽과 같은 홈에서 스탭 커버리지(step coverage)가 우수하도록 형성하여 상기 홈에서 평탄면보다 상기 절연막을 두껍게 형성할 수 있고, 상기 건식식각의 수직성과 등방성을 이용하여 상기 평탄면에서 상기 절연막을 제거할 경우 상기 게이트 스택(128)의 측벽에서 상기 금속층(124)과 게이트 전극(122)을 절연시키기 위해 선택적으로 남는 절연막으로 이루어진다.
도2o에 도시한 바와 같이, 상기 스페이서(132)를 이온주입 마스크로 사용하는 자기정렬(self-align)방법으로 상기 반도체 기판(100)의 상기 소스 영역(S) 및 드레인 영역(D)에 N형(예컨대, 아세닉 또는 인 : 제 2 도전성)불순물을 약 20KeV 내지 약 30KeV정도의 에너지에서 고농도(예컨대 약 1.0×1014atoms/cm2 내지 약 1.0×1016atoms/cm2정도)로 이온주입하여 제5 불순물 영역(134)을 형성한다. 이때, 상기 제5 불순물 영역(134)은 상기 제3 불순물 영역(112)보다 깊게 형성할 수 없다. 따 라서, 소스 영역(S)에서는 상기 제5 불순물 영역(120)과 상기 제1 채널스토퍼 영역(130)이 깊은 접합(deep jucntion)을 이루어 접합 누설전류가 높아 질 수 있지만 트랜지스터의 특성과 무관하고, 상기 제1 및 제2 채널스토퍼 영역(130, 115)에 의해 상기 트랜지스터의 문턱전압값의 조절이 용이해진다. 또한, 상기 소스 영역(S)에 대응되는 상기 드레인 영역(D)에서는 상기 제5 불순물 영역(134)이 상기 제3 불순물 영역(112)보다 작은 깊이를 갖도록 형성되고, 상기 제3 불순물 영역(112) 또는 제2 불순물영역(110)에 이온주입되는 상기 N형 불순물 또는 P형 불순물의 농도를 각각 줄임으로써 상기 제3 불순물 영역(112) 또는 제2 불순물 영역(110)이 얕은 접합(shallow junction)을 이루어 접합 누설전류를 감소시킬 수 있다.
도2p에 도시한 바와 같이, 상기 제5 불순물 영역(134)이 형성된 상기 소스/드레인 영역(S/D) 상에 형성된 게이트 절연막(120)을 제거한다.
도2q에 도시한 바와 같이, 상기 제5 불순물 영역(134)이 형성된 반도체 기판(100) 상에 N형 불순물을 포함하는 폴리 실리콘막 또는 도전성 금속막을 형성하여 상기 제5 불순물 영역(134)과 전기적으로 접속하는 소스/드레인 전극(136a, 136b, 이하 패드 폴리실리콘막(136)이라 칭함)을 형성한다. 또한, 상기 패드 폴리실리콘막(136)이 형성된 반도체 기판(120)에 포토레지스트를 도포하고, 포토공정을 이용하여 상기 포토레지스트를 패터닝하고, 상기 포토레지스트를 식각마스크로 사용하여 상기 소스/드레인 영역(S/D) 각각에 형성된 패드 폴리실리콘막(136)을 분리한다.
이후, 상기 패드 폴리실리콘막(136)이 형성된 반도체 기판(100) 상에 제2 층간 절연막을 형성하고, 상기 소스 영역(S) 상부의 상기 제2 층간 절연막을 제거하여 제1 콘택홀을 형성하고, 상기 제1 콘택홀을 통해 상기 패드 폴리 실리콘막(136)과 전기적으로 연결되는 비트 라인 콘택을 형성하고, 상기 비트라인 콘택을 포함하는 반도체 기판(100) 상에 제3 층간 절연막을 형성하고, 상기 드레인 영역(D) 상부의 제2 및 제3 층간 절연막을 제거하여 제2 콘택홀을 형성하고, 상기 결과물의 상부에서 상기 제2 콘택홀을 통해 셀 트랜지스터의 드레인 전극(D)에 전기적으로 접속되는 스토리지 전극, 유전막 및 플레이트 전극을 순차적으로 형성하여 메모리 셀의 캐패시터를 완성한다.
이와 같은 제조방법을 통해 형성되는 본 발명에 따른 리세스 타입의 모오스 트랜지스터는 상기 게이트 전극(122)에 인가되는 게이트 전압에 의해 상기 비트 라인으로 인가되는 데이터가 상기 메모리 셀 캐패시터에 저장되고, 이후 상기 게이트 전극(122)에 인가되는 게이트 전압에 의해 상기 메모리 셀 캐패시터에 저장된 데이터를 출력시킬 수 있다.
따라서, 본 발명의 리세스 트랜지스터의 제조방법은 접합 누설전류를 극도로 줄여야 하는 드레인 영역(D)에 채널불순물 영역과 얕은 접합을 갖는 상기 제1 내지 제3 불순물 영역(108, 110, 112)을 형성하고, 상기 접합 누설전류가 허용되는 소스 영역(S)에 상기 제5 불순물 영역(134)과 깊은 접합을 갖는 제1 채널스토퍼 영역(130)을 형성하여 트랜지스터의 문턱 전압 특성을 향상시킬 수 있고, 상기 메모리 셀 캐패시터의 리프레시 특성을 향상시킬 수 있다.
결국, 본 발명의 리세스 타입의 모오스 트랜지스터는 상기 제1 내지 제3 불순물 영역(108, 110, 112)과 채널불순물 영역에 이온주입되는 도전성 불순물의 농도를 감소시켜 접합 누설전류를 감소시킬 수 있기 때문에 상기 드레인 영역(D) 상부에 형성되는 셀 캐패시터의 리프레시 특성을 향상할 수 있다.
또한, 상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다.
이상 상술한 바와 같이, 본 발명에 있어서, 리세스 타입의 모오스 트랜지스터의 제조방법은 소스 영역에 채널스토퍼 영역을 형성하여 트랜지스터의 문턱전압 특성을 향상시키고, 드레인 영역에 형성되는 제1 내지 제3 불순물 영역의 P형 불순물 및 N형 불순물 농도를 낮추어 PN접합에 의한 접합누설전류를 감소 또는 최소화 할 수 있기 때문에 상기 드레인 영역 상부에 형성되는 셀 캐패시터의 리프레시 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 리세스 타입의 모오스 트랜지스터 제조방법은, 상기 제2 트렌치(T2)의 오픈 임계치수와 깊이가 감소될 경우, 제3 불순물 영역의 깊이와 제3 불순물 영역에 이온주입되는 N형 불순물 농도를 감소시키지 않고 소스 영역에 채널 스토퍼 영역을 형성하여 단채널 효과를 방지 또는 최소화할 수 있는 효과가 있다.

Claims (44)

  1. 반도체 기판의 활성영역에 제1 도전성 불순물을 이온주입하여 채널불순물 영역을 형성하는 단계와,
    상기 채널불순물 영역이 형성된 상기 활성영역에 상기 제1 도전성 불순물에 반대되는 제2 도전성 불순물과 상기 제1 도전성불순물을 교번하여 각각 이온주입하여 상기 채널불순물 영역으로부터 이중 다이오드 구조를 갖는 제1 내지 제3 불순물 영역을 순차적으로 형성하는 단계와,
    상기 활성영역에 상기 제1 내지 제3 불순물 영역을 관통하고 채널불순물영역에 바닥을 갖는 트렌치를 형성하는 단계와,
    상기 트렌치가 형성된 반도체 기판 상의 게이트 영역에 게이트 절연막을 개재하여 게이트 스택을 형성하는 단계와,
    상기 게이트 스택이 형성된 상기 반도체 기판의 소스 영역에 제1 도전성 불순물을 선택적으로 이온주입하여 상기 소스 영역에서 상기 채널불순물 영역에 경계를 갖는 제4 불순물 영역을 형성하는 단계와,
    상기 게이트 스택의 측벽에 스페이서를 형성하는 단계와,
    상기 스페이서 및 게이트 스택을 이온주입 마스크로 사용하여 상기 제2 도전성 불순물을 상기 소스/드레인 영역에 이온주입하여 제5 불순물 영역을 형성하는 단계를 포함함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  2. 제1 항에 있어서,
    상기 제1 불순물 영역은 상기 활성영역의 표면에서 약 800Å 내지 약 1500Å정도의 깊이를 갖도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  3. 제2 항에 있어서,
    상기 제1 불순물 영역은 상기 제2 도전성 불순물을 약 70KeV 내지 약 100KeV정도의 에너지에서 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  4. 제2 항에 있어서,
    상기 제1 불순물 영역은 상기 제2 도전성 불순물을 약 1.0×1012atoms/cm2 내지 약 1.0×1014atoms/cm2정도의 농도로 이온주입하여 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  5. 제1 항에 있어서,
    상기 제2 불순물 영역은 상기 활성영역의 표면에서 약 500Å 내지 약 900Å정도의 깊이를 갖도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  6. 제1 항에 있어서,
    상기 제2 불순물 영역은 상기 제1 도전성 불순물을 약 40KeV 내지 약 60KeV정도의 에너지에서 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  7. 제1 항에 있어서,
    상기 제2 불순물 영역은 상기 제1 도전성 불순물을 약 1.0×1012atoms/cm2 내지 약 1.0×1014atoms/cm2정도의 농도로 이온주입하여 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  8. 제 1 항에 있어서,
    상기 제3 불순물 영역은 상기 활성영역의 표면에서 약 400Å 내지 약 600Å정도의 깊이를 갖도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  9. 제1 항에 있어서,
    상기 제3 불순물 영역은 상기 제2 도전성 불순물을 약 30KeV 내지 약 50KeV정도의 에너지에서 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  10. 제1 항에 있어서,
    상기 제3 불순물 영역은 상기 제2 도전성 불순물을 약 1.0×1012atoms/cm2 내지 약 1.0×1014atoms/cm2정도의 농도로 이온주입하여 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  11. 제1 항에 있어서,
    상기 제1 불순물 영역과 상기 채널불순물 영역 사이에 제1 도전성 불순물을 이온주입하여 채널스토퍼 영역을 형성하는 단계를 더 포함함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  12. 제11 항에 있어서,
    상기 채널스토퍼 영역은 상기 제2 도전성 불순물을 약 80KeV 내지 약 120KeV정도의 에너지에서 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  13. 제11 항에 있어서,
    상기 채널스토퍼 영역은 상기 제1 도전성 불순물을 약 1.0×1013atoms/cm2 내지 약 1.0×1015atoms/cm2정도의 농도로 이온주입하여 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  14. 제 11항에 있어서,
    상기 채널스토퍼 영역은 상기 트렌치의 바닥을 포함하도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터 제조방법.
  15. 제1 항에 있어서,
    상기 트렌치는 약 500Å 내지 1000Å 정도의 오픈 임계치수를 갖도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  16. 제1 항에 있어서,
    상기 트렌치는 약 1000Å 내지 2000Å 정도의 깊이를 갖도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  17. 제1 항에 있어서,
    상기 게이트 스택의 형성공정 이후에 제 1 내지 제3 불순물 영역을 형성하는 단계를 포함함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  18. 제1 항에 있어서,
    상기 제1 도전성 불순물은 보론 또는 BF2를 사용함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  19. 제1 항에 있어서,
    상기 제2 도전성 불순물은 아세닉 또는 인을 사용함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  20. 제1 항에 있어서,
    상기 게이트 절연막은 약 30Å 내지 약 120Å정도의 두께를 갖는 것을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  21. 제1 항에 있어서,
    상기 게이트 스택은 게이트 전극과, 상기 게이트 전극 상에 형성된 금속층과, 상기 금속 실리사이드 상에 형성된 게이트 상부 절연막을 포함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  22. 제21 항에 있어서,
    상기 게이트 전극은 상기 제1 도전성 불순물 또는 제2 도전성 불순물을 함유하는 폴리실리콘을 사용하여 형성함을 특징으로 하는 리세스 타입의 모오스 트랜 지스터의 제조방법.
  23. 제21 항에 있어서,
    상기 금속층은 텅스텐 실리사이드, 알루미늄 실리사이드, 티타늄 실리사이드 중 적어도 하나 이상을 사용하여 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  24. 제21 항에 있어서,
    상기 게이트 상부 절연막은 실리콘 질화막을 사용하여 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  25. 제1 항에 있어서,
    상기 제4 불순물 영역의 형성 단계는 포토레지스트 및 상기 게이트 스택을 이온주입 마스크로 사용하여 상기 소스 영역에 제1 도전성 불순물을 선택적으로 이온주입함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  26. 제1 항에 있어서,
    상기 제4 불순물 영역에 이온주입되는 제2 도전성 불순물은 약 50KeV 내지 약 70KeV정도의 에너지를 사용하여 이온주입함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  27. 제1 항에 있어서,
    상기 제4 불순물 영역에 이온주입되는 상기 제1 도전성 불순물은 약 1×1013atoms/cm2 내지 1×1015atoms/cm2정도의 농도를 갖는 것을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  28. 제1 항에 있어서,
    상기 소스 영역에 형성되는 제4 불순물 영역은 적어도 상기 제1 불순물 영역을 포함하도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  29. 제1 항에 있어서,
    상기 제4 불순물 영역은 상기 트렌치 바닥까지 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  30. 제1 항에 있어서,
    상기 제5 불순물 영역에 이온주입되는 제2 도전성 불순물은 약 20KeV정도의 에너지를 사용하여 이온주입함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  31. 제1 항에 있어서,
    상기 제5 불순물 영역에 이온주입되는 상기 제2 도전성 불순물은 약 1×1014atoms/cm2 내지 1×1016atoms/cm2정도의 농도를 갖는 것을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  32. 제1 항에 있어서,
    상기 제5 불순물 영역은 상기 제3 불순물 영역이하의 깊이를 갖도록 형성함을 특징으로 하는 리세스 타입의 모오스 트랜지스터의 제조방법.
  33. 리세스 타입 모오스 트랜지스터를 제조하는 방법에 있어서,
    반도체 기판의 활성영역에 정의된 게이트 형성영역에 리세스 타입으로 형성된 게이트 절연막의 상부를 따라 게이트 스택을 형성하고, 상기 트랜지스터의 드레인 전극 또는 소스 전극이 형성될 활성영역의 하부에서 상기 게이트 절연막의 일측하부에 비대칭적으로 리세스 채널이 형성되도록 채널스토퍼 영역을 하고, 상기 게이트 절연막의 타측하부에 접합누설전류를 방지하기 위해 이중 다이오드 불순물층 구조를 갖도록 제1 내지 제3 불순물 영역을 형성함을 특징으로 하는 방법.
  34. 제33 항에 있어서,
    상기 채널스토퍼 영역은 상기 리세스의 바닥 근방까지에 상응하는 깊이를 갖도록 형성함을 특징으로 하는 리세스 타입 모오스 트랜지스터의 제조방법.
  35. 제33 항에 있어서,
    상기 채널스토퍼 영역에 이온주입되는 상기 도전성 불순물은 적어도 약 1×1013atoms/cm2 이상의 농도를 갖는 것을 특징으로 하는 리세스 타입 모오스 트랜지스터의 제조방법.
  36. 제33 항에 있어서,
    상기 채널스토퍼 영역이 형성되는 상기 반도체 기판의 활성영역에 상기 채널스토퍼와 동일 또는 유사한 도전성 불순물을 이온주입하여 채널불순물 영역을 형성함을 특징으로 하는 리세스 타입 모오스 트랜지스터의 제조방법.
  37. 제36 항에 있어서,
    상기 반도체 기판에 이온주입되는 상기 제2 도전성 불순물은 적어도 약 1×1014atoms/cm2 이하의 농도를 갖는 것을 특징으로 하는 리세스 타입 모오스 트랜지스터의 제조방법.
  38. 제36 항에 있어서,
    상기 채널불순물 영역은 상기 제1 불순물 영역에 이온주입되는 도전성 불순물과 반대의 도전성 불순물로 이온주입함을 특징으로 하는 리세스 타입 모오스 트랜지스터의 제조방법.
  39. 제33 항에 있어서,
    상기 제1 내지 제3 불순물 영역은 적어도 두 개 이상의 영역이 도전성 불순물의 농도가 약 1×1014atoms/cm2이하로 이온주입하여 형성함을 특징으로 하는 리세스 타입 모오스 트랜지스터의 제조방법.
  40. 리세스 타입 모오스 트랜지스터의 구조에 있어서;
    반도체 기판의 활성영역에 정의된 게이트 영역에 리세스 타입으로 형성된 게이트 절연막의 상부를 따라 형성된 게이트 스택과;
    게이트 절연막의 하부를 포함하여 일측부에만 비대칭적으로 리세스 채널이 형성되도록 하기 위해 트랜지스터의 드레인 전극 또는 소스 전극이 형성될 활성영역에서 상기 리세스의 바닥 근방까지에 상응하는 깊이로 형성된 제1 채널스토퍼 영역과;
    상기 제1 채널스토퍼 영역이 형성되지 않는 상기 게이트 절연막의 하부를 포함하여 타측부의 활성영역에 접합누설전류를 감소시키기 위해 이중 다이오드 불순물층을 갖고, 상기 리세스의 바닥보다 작은 깊이로 형성된 제1 내지 제3 불순물 영역을 포함함을 특징으로 하는 구조.
  41. 제40 항에 있어서,
    상기 게이트 스택은 도전성 불순물을 포함하는 폴리 실리콘을 사용하여 형성된 게이트 전극과, 상기 게이트 전극 상에 금속 실리사이드를 이용하여 형성된 금속층과, 상기 금속층 상에 실리콘 질화막을 이용하여 형성된 게이트 상부 절연막을 포함함을 특징으로 하는 리세스 타입 모오스 트랜지스터.
  42. 제41 항에 있어서,
    상기 리세스 채널은 상기 소스 전극 또는 드레인 전극에 인가되는 전압을 제어하기 위해 상기 게이트 전극에 게이트 전압이 인가될 경우, 상기 리세스 내부에 형성된 상기 게이트 절연막 하부의 활성영역을 따라 형성되는 것을 특징으로 하는 리세스 타입 모오스 트랜지스터.
  43. 제40 항에 있어서,
    상기 드레인 전극은 메모리에서 데이터 전압을 저장하는 셀 캐패시터와 전기적으로 연결됨을 특징으로 하는 리세스 타입 모오스 트랜지스터.
  44. 제40 항에 있어서,
    상기 소스 전극은 메모리에서 데이터제어 신호가 인가되는 워드 라인에 수직하도록 구성되고, 데이터 신호가 입출력되는 비트 라인에 전기적으로 연결됨을 특징으로 하는 리세스 타입 모오스 트랜지스터.
KR1020030095141A 2003-12-23 2003-12-23 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조 KR100549950B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030095141A KR100549950B1 (ko) 2003-12-23 2003-12-23 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
US11/022,056 US7300845B2 (en) 2003-12-23 2004-12-23 Method of manufacturing recess type MOS transistor having a dual diode impurity layer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095141A KR100549950B1 (ko) 2003-12-23 2003-12-23 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조

Publications (2)

Publication Number Publication Date
KR20050063898A KR20050063898A (ko) 2005-06-29
KR100549950B1 true KR100549950B1 (ko) 2006-02-07

Family

ID=34909902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095141A KR100549950B1 (ko) 2003-12-23 2003-12-23 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조

Country Status (2)

Country Link
US (1) US7300845B2 (ko)
KR (1) KR100549950B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593443B1 (ko) * 2004-02-11 2006-06-28 삼성전자주식회사 트랜지스터들 및 그 제조방법들
KR100593445B1 (ko) * 2004-02-13 2006-06-28 삼성전자주식회사 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
KR100549010B1 (ko) * 2004-06-17 2006-02-02 삼성전자주식회사 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들
KR100606933B1 (ko) * 2004-06-30 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
KR100564434B1 (ko) * 2004-12-03 2006-03-28 주식회사 하이닉스반도체 리세스 게이트 및 그 제조 방법
KR100620655B1 (ko) * 2004-12-30 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성 방법
KR100642384B1 (ko) * 2005-09-15 2006-11-03 주식회사 하이닉스반도체 반도체 메모리소자의 트랜지스터 및 그 제조방법
CN100517592C (zh) * 2006-04-30 2009-07-22 中芯国际集成电路制造(上海)有限公司 改进浅沟槽隔离间隙填充工艺的方法
KR100827529B1 (ko) * 2007-04-17 2008-05-06 주식회사 하이닉스반도체 다중채널을 갖는 반도체 소자 및 그의 제조 방법
US20090057810A1 (en) * 2007-09-05 2009-03-05 Victor Verdugo Method of Fabricating an Integrated Circuit
US20110108912A1 (en) * 2009-11-09 2011-05-12 Hamilton Lu Methods for fabricating trench metal oxide semiconductor field effect transistors
US8143126B2 (en) * 2010-05-10 2012-03-27 Freescale Semiconductor, Inc. Method for forming a vertical MOS transistor
US8754472B2 (en) 2011-03-10 2014-06-17 O2Micro, Inc. Methods for fabricating transistors including one or more circular trenches
JP2012234964A (ja) 2011-04-28 2012-11-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2012248686A (ja) * 2011-05-27 2012-12-13 Elpida Memory Inc 半導体装置及びその製造方法
US20130161735A1 (en) * 2011-12-23 2013-06-27 Nanya Technology Corporation Transistor structure and method for preparing the same
JP2014022388A (ja) 2012-07-12 2014-02-03 Ps4 Luxco S A R L 半導体装置及びその製造方法
US8921188B2 (en) * 2013-02-07 2014-12-30 Globalfoundries Inc. Methods of forming a transistor device on a bulk substrate and the resulting device
TWI532193B (zh) 2013-12-11 2016-05-01 節能元件控股有限公司 溝渠式金氧半p-n接面二極體結構及其製作方法
US9768175B2 (en) 2015-06-21 2017-09-19 Micron Technology, Inc. Semiconductor devices comprising gate structure sidewalls having different angles
KR20200074756A (ko) 2018-12-17 2020-06-25 오길식 미세먼지 발생을 억제한 간접열 고기구이기
US11978774B2 (en) 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US11450768B2 (en) 2020-10-05 2022-09-20 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JP2757262B2 (ja) * 1989-06-09 1998-05-25 日本電信電話株式会社 半導体装置の製造方法
US5071782A (en) * 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5693547A (en) * 1996-10-22 1997-12-02 Advanced Micro Devices, Inc. Method of making vertical MOSFET with sub-trench source contact
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
KR100568854B1 (ko) * 2003-06-17 2006-04-10 삼성전자주식회사 반도체 메모리에서의 리세스 채널을 갖는 트랜지스터 형성방법

Also Published As

Publication number Publication date
KR20050063898A (ko) 2005-06-29
US7300845B2 (en) 2007-11-27
US20050196947A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
KR100549949B1 (ko) 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
KR100549950B1 (ko) 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
US6285061B1 (en) Structure and method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
US7268043B2 (en) Semiconductor device and method of manufacturing the same
US7790551B2 (en) Method for fabricating a transistor having a recess gate structure
US6815300B2 (en) Method for manufacturing semiconductor device having increased effective channel length
US7265011B2 (en) Method of manufacturing a transistor
KR100396896B1 (ko) 디램 반도체 소자의 제조방법
KR100809601B1 (ko) 반도체 소자의 제조 방법
US7402478B2 (en) Method of fabricating dual gate electrode of CMOS semiconductor device
US7265039B2 (en) Method for fabricating semiconductor device with improved refresh time
KR20050038843A (ko) 리세스 구조의 트랜지스터 제조방법
KR20050049582A (ko) 리세스 채널을 갖는 트랜지스터의 제조방법
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR100503745B1 (ko) 반도체 소자의 제조방법
KR930008538B1 (ko) 사이드월 폴리실리콘을 사용한 셀프 ldd셀 제조방법
US20050095801A1 (en) Trench capacitor and method of manufacturing the same
KR20050024868A (ko) 리세스 트랜지스터의 제조방법 및 그의 구조
KR100434955B1 (ko) 반도체 소자의 ｃｍｏｓ 및 그 제조 방법
KR20020041191A (ko) 반도체 소자 및 그 제조방법
KR20000020010A (ko) 반도체 장치의 제조 방법
KR20050011395A (ko) 모스 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031223

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050725

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090202

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100114

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150202

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210128

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20220126

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231112