KR100549010B1 - 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들 - Google Patents

채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들 Download PDF

Info

Publication number
KR100549010B1
KR100549010B1 KR1020040045145A KR20040045145A KR100549010B1 KR 100549010 B1 KR100549010 B1 KR 100549010B1 KR 1020040045145 A KR1020040045145 A KR 1020040045145A KR 20040045145 A KR20040045145 A KR 20040045145A KR 100549010 B1 KR100549010 B1 KR 100549010B1
Authority
KR
South Korea
Prior art keywords
patterns
semiconductor substrate
mask
forming
active region
Prior art date
Application number
KR1020040045145A
Other languages
English (en)
Other versions
KR20050119980A (ko
Inventor
신수호
이진우
이은철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040045145A priority Critical patent/KR100549010B1/ko
Priority to US11/156,271 priority patent/US7531413B2/en
Publication of KR20050119980A publication Critical patent/KR20050119980A/ko
Application granted granted Critical
Publication of KR100549010B1 publication Critical patent/KR100549010B1/ko
Priority to US12/418,359 priority patent/US7767531B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

채널부 홀(Channel-Portion Hole)의 일 측벽에 채널 영역을 갖는 트랜지스터의 형성방법들을 제공한다. 이 형성방법들은 활성영역을 가로질러서 달리는 두 개의 게이트 패턴(Gate Pattern)들이 채널부 홀들과 각각 정렬하지 않아도 상기 게이트 패턴들로 구비된 트랜지스터들의 문턱전압을 항상 일정하게 유지시켜 줄 수 있는 방안을 제시한다. 이를 위해서, 반도체 기판에 트랜치 절연막을 형성한다. 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시킨다. 상기 활성영역의 반도체 기판의 소정부분에 채널영역(Channel Region)을 형성한다. 그리고, 상기 활성영역의 반도체 기판의 주 표면으로부터 아래로 향하도록 연장해서 채널영역과 접촉하는 두 개의 채널부 홀들을 형성한다. 상기 채널부 홀들을 채우고 동시에 반도체 기판의 주 표면으로부터 상부를 향하도록 연장한 게이트 패턴들을 각각 형성한다. 상기 게이트 패턴들은 활성영역을 가로질러서 달리도록 형성한다. 상기 활성영역의 반도체 기판에 배치해서 게이트 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성한다. 상기 샐로우 불순물 영역들은 반도체 기판의 주 표면에 접촉하도록 형성한다. 상기 채널영역은 채널부 홀들 사이에 위치해서 샐로우(Shallow) 불순물 영역들 중 하나에 접촉되도록 형성한다.
게이트, 문턱전압, 트렌지스터, 채널부 홀, 채널영역, 샐로우 불순물 영역.

Description

채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의 형성방법들{Methods Of Forming Transistor Having A Channel Region At A Predetermined Sidewall Of A Channel-Portion Hole}
도 1 은 본 발명에 따른 트랜지스터를 보여주는 배치도.
도 2 내지 도 11 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 채널영역 및 채널부 홀들의 형성방법의 일 실시예를 설명해주는 단면도들.
도 12 내지 도 18 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 채널영역 및 채널부 홀들의 형성방법의 다른 실시예를 설명해주는 단면도들.
도 19 내지 도 23 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 채널영역 및 채널부 홀들을 갖는 트랜지스터의 형성방법을 설명해주는 단면도들.
본 발명은 트랜지스터의 형성방법들에 관한 것으로서, 상세하게는 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의 형성방법들에 관한 것이다.
최근에, 반도체 장치는 고집적화 및 고속화를 추구하기 위해서 설계 도면에 대한 반도체 제조 공정의 패턴 충실도를 높이는 공정 기술들이 적용되고 있다. 이 는 고집적화 및 고속화를 선호하기 이전과 다르게 패턴 충실도를 증가시켜서 반도체 장치의 시장을 조기에 선점할 수 있다는 의미로 해석될 수 있다. 이를 위해서, 상기 반도체 장치는 고속화를 구현하기 위해서 다양한 구조의 트랜지스터들을 포함할 수 있다. 상기 트랜지스터들의 각각은 기본적으로 게이트 패턴, 소오스/ 드레인 영역들 및 채널 영역으로 구비된다. 상기 게이트 패턴은 반도체 기판 상에 배치하고, 상기 소오스 및 드레인 영역들은 반도체 기판에 배치해서 게이트 패턴과 중첩한다. 상기 채널영역은 게이트 패턴 아래의 반도체 기판에 배치되어서 소오스 및 드레인 영역들과 접한다. 또한, 상기 게이트 패턴, 채널영역 및 소오스/ 드레인 영역들과 함께 반도체 기판은 각각이 전기 단자들과 접촉할 수 있다.
그러나, 상기 트랜지스터들은 각각이 디자인 룰의 점진적인 축소에 기인하여 점차적으로 감소되는 게이트 패턴들의 채널 길이를 갖는다. 상기 트랜지스터들은 각각이 게이트 패턴들의 채널 길이를 증가시키기 위해서 반도체 제조 공정을 사용하여 채널부 홀들을 더 포함할 수 있다. 상기 채널부 홀들은 각각이 반도체 기판에 배치한 트랜치들이다. 이때에, 상기 채널부 홀들은 게이트 패턴들로 각각 채워지고, 상기 게이트 패턴들은 채널부 홀들의 측벽을 사용해서 증가된 채널 길이를 갖는다. 상기 게이트 패턴들은 채널부 홀들을 한정하는 반도체 기판의 주 표면으로부터 상부를 향해서 연장되도록 각각 형성한다. 상기 게이트 패턴들을 이온 마스크로 사용해서 반도체 기판에 채널영역을 형성하는 경우, 상기 채널영역은 반도체 장치의 디자인 룰의 축소에 기인한 게이트 패턴들의 섀도우 현상(Shadow Phenomenon)때문에 게이트 패턴들과 중첩하지 않을 수도 있다.
한편, " 수직한 모스 트랜지스터(Vertical MOS Transistor)" 가 미국특허공보 제 5,016,067 호(U.S PATENT No. 5,016,067)에 키요시 모리(Kiyoshi Mori) 등에 의해 개시된 바 있다.
상기 미국특허공보 제 5,016,067 호에 따르면, 상기 트랜지스터는 반도체 기판에 배치한 트랜치, 게이트 패턴 및 소오스/ 드레인 영역들과 함께 채널영역을 포함한다. 상기 게이트 패턴은 트랜치에 위치되어서 트랜치를 컨포멀하게 채운다. 그리고, 상기 소오스 영역, 채널영역 및 드레인 영역은 반도체 기판에 수직하게 차례로 배치되어서 트랜치의 측벽에 접촉된다.
그러나, 상기 트랜지스터는 트랜치의 측벽 주위로 소오스 영역, 채널영역 및 드레인 영역으로 둘러싸인 수직한 구조를 가질 경우 채널영역의 폭을 트랜치 측벽에 한정하기가 어렵다. 왜냐하면, 상기 채널 영역의 폭은 소오스 및 드레인 영역들의 도펀트들의 확산에 의해서 결정되기 때문이다. 상기 소오스 및 드레인 영역들의 도펀트들의 확산은 반도체 기판에 가해진 반도체 열 공정에 의존한다. 따라서, 상기 트랜지스터는 반도체 기판의 크기가 클수록 그리고 디자인 룰의 축소가 심화될수록 반도체 기판의 전체에 걸쳐서 부분적으로 트랜지스터의 문턱 전압이 달라질 수 있다.
본 발명이 이루고자 하는 기술적 과제는 게이트 패턴(Gate Pattern)들 및 채널부 홀들의 정렬 상태에 영향을 받지 않고 트랜지스터의 문턱 전압을 일정하게 확보할 수 있는 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의 형성방법들을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 워드라인 패턴(Wordline Pattern)들 및 채널부 홀들의 정렬 상태에 영향을 받지 않고 트랜지스터의 문턱 전압을 일정하게 확보할 수 있는 채널부 홀의 일 측벽에 채널 영역을 갖는 디램 셀의 트랜지스터의 형성방법들을 제공하는데 있다.
상기 기술적 과제들을 구현하기 위해서, 본 발명은 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의 형성방법들 및 채널부 홀의 일 측벽에 채널 영역을 갖는 디램 셀의 트랜지스터의 형성방법들을 제공한다.
이 트랜지스터의 형성방법의 일 실시예는 반도체 기판에 트랜치 절연막을 형성하는 것을 포함한다. 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성한다. 상기 활성영역의 반도체 기판의 소정부분에 채널영역을 형성한다. 그리고, 상기 활성영역의 반도체 기판의 주 표면으로부터 아래로 향하도록 연장해서 채널영역과 접촉하는 두 개의 채널부 홀들을 형성한다. 상기 채널부 홀들을 채우고 동시에 반도체 기판의 주 표면으로부터 상부를 향하도록 연장한 게이트 패턴들을 각각 형성한다. 상기 게이트 패턴들은 활성영역을 가로질러서 달리도록 형성한다. 상기 활성영역의 반도체 기판에 배치해서 게이트 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성한다. 이때에, 상기 샐로우 불순물 영역들은 반도체 기판의 주 표면에 접촉하도록 형성한다. 상기 채널영역은 채널부 홀들 사이에 위치해서 샐로우 불순물 영역들 중 하나에 접촉되도록 형성한다.
이 트랜지스터의 형성방법의 다른 실시예는 반도체 기판에 트랜치 절연막을 형성하는 것을 포함한다. 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성한다. 상기 활성영역의 반도체 기판의 주 표면으로부터 아래로 향하도록 연장한 두 개의 채널부 홀들을 형성한다. 상기 활성영역의 반도체 기판에 배치해서 채널부 홀들 사이에 위치하는 채널영역을 형성한다. 상기 채널부 홀들을 채우고 동시에 반도체 기판의 주 표면으로부터 상부를 향하도록 연장한 게이트 패턴들을 각각 형성한다. 상기 게이트 패턴들은 활성영역을 가로질러서 달리도록 형성한다. 계속해서, 상기 활성영역의 반도체 기판에 배치해서 게이트 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성한다. 이때에, 상기 샐로우 불순물 영역들은 반도체 기판의 주 표면에 접촉하도록 형성한다. 상기 채널영역은 채널부 홀들에 접촉해서 샐로우 불순물 영역들 중 하나에 접촉되도록 형성한다.
상기 디램 셀의 트랜지스터의 형성방법의 일 실시예는 반도체 기판에 트랜치 절연막을 형성하는 것을 포함한다. 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성한다. 상기 활성영역의 반도체 기판의 소정부분에 채널영역을 형성한다. 상기 활성영역의 반도체 기판의 주 표면으로부터 아래로 향하도록 연장해서 채널영역과 접촉하는 두 개의 채널부 홀들을 형성한다. 다음으로, 상기 활성영역을 가로질러서 달리는 제 1 워드라인 패턴들 및 트랜치 절연막 상에 위치하는 제 2 워드라인 패턴들을 각각 형성한다. 상기 제 2 워드라인 패턴들은 제 1 워드라인 패턴들 중의 적어도 하나의 반대편에 위치하고 동시에 제 1 워드라인 패턴들은 각각이 채널부 홀들을 채우도록 형성한다. 상기 활성영역의 반도체 기판에 배치해 서 제 1 및 제 2 워드라인 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성한다. 이때에, 상기 샐로우 불순물 영역들은 반도체 기판의 주 표면에 접촉하도록 형성한다. 상기 채널영역은 채널부 홀들 사이에 위치해서 샐로우 불순물 영역들 중 하나에 접촉되도록 형성한다. 또한, 상기 제 1 및 2 워드라인 패턴들은 반도체 기판으로부터 상부를 향하여 연장하도록 형성한다.
상기 디램 셀의 트랜지스터의 형성방법의 다른 실시예는 반도체 기판에 트랜치 절연막을 형성하는 것을 포함한다. 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성한다. 상기 활성영역의 반도체 기판의 주 표면으로부터 아래로 향하도록 연장한 두 개의 채널부 홀들을 형성한다. 상기 활성영역의 반도체 기판에 배치해서 채널부 홀들 사이에 위치하는 채널영역을 형성한다. 계속해서, 상기 활성영역을 가로질러서 달리는 제 1 워드라인 패턴들 및 트랜치 절연막 상에 위치하는 제 2 워드라인 패턴들을 각각 형성한다. 상기 제 2 워드라인 패턴들은 제 1 워드라인 패턴들 중의 적어도 하나의 반대편에 위치하고 동시에 제 1 워드라인 패턴들은 각각이 채널부 홀들을 채우도록 형성한다. 상기 활성영역의 반도체 기판에 배치해서 제 1 및 제 2 워드라인 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성한다. 이때에, 상기 샐로우 불순물 영역들은 반도체 기판의 주 표면에 접촉하도록 형성한다. 상기 채널영역은 채널부 홀들 사이에 위치해서 샐로우 불순물 영역들 중 하나에 접촉되도록 형성한다. 상기 제 1 및 2 워드라인 패턴들은 반도체 기판으로부터 상부를 향하여 연장하도록 형성한다.
본 발명은 첨부한 참조 도면들을 참조해서 보다 상세하게 설명하기로 한다. 이때에, 도 1 내지 도 23 은 동일 부재 또는 동일 용도로 사용한 부재에 대해서 동일한 참조 부호를 갖는다.
우선적으로, 본 발명의 트랜지스터를 구성하는 채널영역 및 채널부 홀들의 형성방법의 일 실시예를 설명한다.
도 1 은 본 발명에 따른 트랜지스터를 보여주는 배치도이고, 도 2 내지 도 11 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 채널영역 및 채널부 홀들의 형성방법의 일 실시예를 설명해주는 단면도들이다.
도 1 내지 도 4 를 참조하면, 반도체 기판(10)에 트랜치 절연막(20)을 배치해서 적어도 하나의 활성영역(25)을 고립시킨다. 상기 활성영역(25)을 갖는 반도체 기판에 패드막(30)을 형성한다. 상기 패드막(30)은 트랜치 절연막(20)과 다른 식각률을 갖는 절연막, 예를들면, 실리콘 산화막(SiO2)을 사용해서 형성한다. 상기 패드막(30)은 반도체 열 산화 공정을 사용하여 드라인(Dry; O2) 분위기에서 형성하는 것이 바람직하다. 상기 패드막(30)은 반도체 열 산화 공정을 사용하여 ◎(Wet; H2O) 분위기에서 형성할 수 있다. 이때에, 상기 패드막(30)은 얇은 두께를 가지고 활성영역(25)의 반도체 기판(10)에 성장한다. 또한, 상기 패드막(30)은 활성영역(25)의 반도체 기판(10)에 형성하지 않을 수도 있다.
상기 패드막(30)을 갖는 반도체 기판에 이온 주입공정(35)을 전면적으로 수행한다. 상기 이온 주입공정(35)은 트랜치 절연막(20)을 이온 마스크로 사용해서 반도체 기판(10)에 도펀트(Dopant) 물질을 주입한다. 상기 도펀트 물질은 P 형의 불순물 이온들(Impurity Ions)을 사용해서 형성하는 것이 바람직하다. 따라서, 상기 이온 주입공정(35)은 에너지 300 ~ 600 Kev 및 도즈(Dose) 량 1.0E13 ~ 5.0E13 개수들/ ㎠ 의 보론(B) 이온을 가지고 수행한다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 이온 주입공정(35)은 P 형의 불순물 이온들을 사용해서 반도체 기판(10)에 P 형의 웰 영역(Well Region; 38)을 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 이온 주입공정(35)은 P 형 또는 N 형의 불순물 이온들을 사용해서 반도체 기판(10)에 P 형 또는 N 형의 웰 영역을 형성할 수 있다. 상기 N 형의 불순물 이온들은 에너지 500 ~ 900 Kev 및 도즈 량 1.0E13 ~ 5.0E13 개수들/ ㎠ 의 인(P)을 사용해서 형성한다.
상기 P 형의 웰 영역(38)을 갖는 반도체 기판에 포토레지스트 패턴(40)들을 형성한다. 상기 포토레지스트 패턴(40)들은 활성영역(25)의 반도체 기판(10) 상에 위치한 패드막(30)을 노출시키도록 형성한다. 상기 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않을 경우, 상기 포토레지스트 패턴(40)들은 활성영역(25)의 반도체 기판(10)의 소정부분을 노출시키도록 형성할 수 있다. 상기 포토레지스트 패턴(40)들을 이온 마스크로 사용해서 반도체 기판(10)에 이온 주입공정(44)을 계속적으로 수행하는데, 상기 이온 주입공정(44)은 포토레지스트 패턴(40)들 사이의 반도체 기판(10)에 도펀트 물질을 주입한다. 상기 도펀트 물질은 P 형의 불순물 이온들을 사용해서 형성하는 것이 바람직하다. 따라서, 상기 이온 주입공정(44)은 에너지 30 ~ 50 Kev 및 도즈 량 1.0E13 ~ 2.0E13 개수들/ ㎠ 의 보론(Boron) 이온을 가지고 수행한다. 상기 이온 주입공정(44)은 에너지 30 ~ 50 Kev 및 도즈 량 0.5E13 ~ 1.5E13 개수들/ ㎠ 의 보론(Boron) 이온과 함께 에너지 20 ~ 50 Kev 및 도즈 량 0.5E13 ~ 1.0E13 개수들/ ㎠ 의 비이. 에프투(BF2) 이온을 가지고 수행할 수 있다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 이온 주입공정(44)은 P 형의 불순물 이온들을 사용해서 활성영역(25)의 반도체 기판(10)에 P 형의 채널영역(Channel Region; 48)을 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 이온 주입공정(44)은 P 형 또는 N 형의 불순물 이온들을 사용해서 활성영역(25)의 반도체 기판(10)에 P 형 또는 N 형의 채널 영역을 형성할 수 있다. 상기 N 형의 불순물 이온들은 상기와 같은 에너지 및 도즈 량을 갖는 인(P) 또는 비소(As) 를 사용해서 형성한다. 상기 채널영역(48)은 도 1 의 채널부 홀(74)들 사이에 위치되도록 형성하는 것이 바람직하다.
상기 채널 영역(48)을 형성한 후, 상기 반도체 기판(10)으로부터 포토레지스트 패턴(40)들을 제거한다. 그리고, 상기 웰 영역(38)및 채널영역(48)을 갖는 반도체 기판에 급속 열처리 공정(RTP; Rapid Thermal Process)을 수행해서 불순물 이온들을 활성화(Activation)시킨다.
도 1 및 도 5 내지 9 를 참조하면, 상기 채널영역(48)을 갖는 반도체 기판의 상부에 마스크 막(50) 및 포토레지스트 막(60)을 차례로 형성한다. 상기 마스크 막(50)은 패드막(30)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 그리고, 상기 마스크 막(50)은 반도체 기판(10)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 상기 마스크 막(50)은 실리콘 옥사이 드 질화막(SiON) 또는 실리콘 질화막(Si3N4)을 사용해서 형성할 수 있다. 상기 포토레지스트 막(60)에 포토공정을 실시해서 마스크 막(50) 상에 포토레지스트 패턴(63)들을 형성한다. 상기 포토레지스트 패턴(63)들을 식각 마스크로 사용해서 마스크 막(50)에 식각공정(66)을 수행하여 트랜치 절연막(20) 및 패드막(30)을 노출시킨다. 상기 식각공정(66)은 트랜치 절연막(20) 및 패드막(30) 상에 마스크 막 패턴(54)들을 형성한다. 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 식각공정(66)은 트랜치 절연막(20) 및 활성영역(25)의 반도체 기판(10) 상에 마스크 막 패턴(54)들을 형성할 수 있다. 상기 마스크 막 패턴(54)들 중 하나는 채널영역(48)과 중첩하도록 형성하는 것이 바람직하다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 식각공정(66)은 마스크 막 패턴(54)들이 제 1 및 제 2 워드라인 패턴들(122, 124) 사이에 위치해서 제 1 및 제 2 워드라인 패턴들(122, 124)에 평행되도록 형성하는 것이 바람직하다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 식각공정(66)은 마스크 막 패턴(54)들이 게이트 패턴들 사이에 위치해서 게이트 패턴들에 평행되도록 형성할 수 있다. 상기 마스크 막 패턴(54)들을 형성한 후, 상기 포토레지스트 패턴(63)들은 반도체 기판(10)으로부터 제거될 수도 있다.
상기 포토레지스트 패턴(63)들 및 마스크 막 패턴(54)들과 함께 트랜치 절연막(20)을 식각 마스크로 사용해서 패드막(30) 및 반도체 기판(10)에 도 7 의 식각공정(69)을 계속해서 수행한다. 상기 식각공정(69)은 패드막(30)을 관통해서 활성 영역(25)의 반도체 기판(10)에 채널부 홀(74)들을 형성한다. 상기 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 식각공정(69)은 포토레지스트 패턴(63)들 및 마스크 막 패턴(54)들과 함께 트랜치 절연막(20)을 식각 마스크로 사용해서 반도체 기판(10)에 식각공정(69)을 계속해서 수행할 수 있다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 식각공정(69)은 활성영역(25)의 반도체 기판(10)의 주 표면으로부터 아래로 향하도록 연장해서 채널영역(48)과 접촉하는 두 개의 채널부 홀(74)들을 도 8 과 같이 형성한다. 즉, 상기 채널부 홀(74)들은 채널영역(48)을 사이에 두고 서로 이격되도록 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 식각공정(69)은 활성영역(25)의 반도체 기판(10)의 주 표면으로부터 아래로 향하도록 연장해서 채널영역(48)과 접촉하는 두 개 이상의 채널부 홀(74)들을 형성할 수 있다. 상기 채널부 홀(74)들을 형성한 후, 반도체 기판(10)으로부터 포토레지스트 패턴(63)들을 제거한다.
이와는 반대로, 상기 마스크 막 패턴(54)들을 형성한 후 포토레지스트 패턴(63)들이 반도체 기판(10)으로부터 제거된 경우, 상기 마스크 막 패턴(54)들 및 트랜치 절연막(20)을 식각 마스크로 사용해서 반도체 기판(10)에 식각 공정(69)을 수행할 수도 있다. 이때에, 상기 마스크 막(50)의 두께는 반도체 기판(10)에 식각공정을 하는 동안 소정 량이 식각되어서 초기의 증착 두께보다 작아질 수 있다. 상기 식각공정(69)은 패드막(30)을 관통해서 반도체 기판(10)에 채널부 홀(74)들을 도 9 와 같이 형성한다.
도 1, 도 10 및 도 11 을 참조하면, 상기 반도체 기판(10)으로부터 마스크 막 패턴(54)들을 제거하고, 상기 채널부 홀(74)들을 갖는 반도체 기판에 반도체 열 산화 공정을 수행한다. 상기 반도체 열 산화 공정은 채널부 홀(70)을 한정하는 반도체 기판(10)에 희생막(80)을 성장시킨다. 상기 희생막(80)은 패드막(30)과 동일한 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 상기 희생막(80)은 실리콘 산화막(SiO2)을 사용해서 형성할 수 있다. 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 희생막(80)은 반도체 열 산화 공정을 통해서 채널부 홀(74)들을 한정하는 반도체 기판(10) 및 그 기판(10)의 주 표면에 형성된다. 이때에, 상기 희생막(80)은 반도체 열 산화 공정을 통해서 식각공정(69)때문에 채널부 홀(74)들을 한정하는 반도체 기판(10)에 발생된 식각 데미지(Etching Damage)를 포함한다.
상기 희생막(80)을 갖는 반도체 기판에 습식 식각공정을 수행하여 반도체 기판(10)으로부터 패드막(30) 및 희생막(80)을 제거한다. 상기 습식 식각공정은 패드막(30) 및 희생막(80)보다 트랜치 절연막(20) 및 반도체 기판(10)에 대해서 식각률을 갖도록 수행한다. 상기 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 습식 식각공정은 반도체 기판(10)으로부터 희생막(80)을 제거할 수 있다. 이를 통해서, 상기 트랜치 절연막(20)을 사용해서 고립시킨 활성영역(25)의 반도체 기판(10)에 채널부 홀(74)들 및 그 홀(74)들 사이에 위치된 채널영역(48)이 형성된다. 이때에, 상기 채널영역(48)은 급속 열처리 공정(RTP)의 공정 조건을 조절해서 채널부 홀(74)들의 깊이보다 크게 활성영역(25)의 반도체 기 판(10)의 주 표면으로부터 아래를 향하여 연장되도록 형성할 수 있다.
이제, 본 발명의 트랜지스터를 구성하는 채널영역 및 채널부 홀들의 형성방법의 다른 실시예를 설명하기로 한다.
도 12 내지 도 18 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 채널영역 및 채널부 홀들의 형성방법의 다른 실시예를 설명해주는 단면도들이다.
도 1 및 도 12 를 참조하면, 반도체 기판(10)에 트랜치 절연막(20)을 배치해서 적어도 하나의 활성영역(25)을 고립시킨다. 상기 활성영역(25)을 갖는 반도체 기판에 패드막(30)을 형성한다. 상기 패드막(30)은 트랜치 절연막(20)과 다른 식각률을 갖는 절연막, 예를들면, 실리콘 산화막(SiO2)을 사용해서 형성한다. 상기 패드막(30)은 반도체 열 산화 공정을 사용하여 드라인(Dry; O2) 분위기에서 형성하는 것이 바람직하다. 상기 패드막(30)은 반도체 열 산화 공정을 사용하여 ◎(Wet; H2O) 분위기에서 형성할 수 있다. 이때에, 상기 패드막(30)은 얇은 두께를 가지고 활성영역(25)의 반도체 기판(10)에 성장한다. 또한, 상기 패드막(30)은 활성영역(25)의 반도체 기판(10)에 형성하지 않을 수도 있다.
상기 패드막(30)을 갖는 반도체 기판에 도 2 의 이온 주입공정(35)을 전면적으로 수행한다. 상기 이온 주입공정(35)은 트랜치 절연막(20)을 이온 마스크로 사용해서 반도체 기판(10)에 도펀트 물질을 주입한다. 상기 도펀트 물질은 P 형의 불순물 이온들을 사용해서 형성하는 것이 바람직하다. 따라서, 상기 이온 주입공정(35)은 에너지 300 ~ 600 Kev 및 도즈 량 1.0E13 ~ 4.0E13 개수들/ ㎠ 의 보론(Boron) 이온을 가지고 수행한다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 이온 주입공정(35)은 P 형의 불순물 이온들을 사용해서 반도체 기판(10)에 P 형의 웰 영역(Well Region; 38)을 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 이온 주입공정(35)은 P 형 또는 N 형의 불순물 이온들을 사용해서 반도체 기판(10)에 P 형 또는 N 형의 웰 영역을 형성할 수 있다. 상기 N 형의 불순물 이온들은 에너지 500 ~ 900 Kev 및 도즈(Dose) 량 1.0E13 ~ 5.0E13 개수들/ ㎠ 의 인(P) 이온을 사용해서 형성한다.
계속해서, 상기 웰 영역(38)을 갖는 반도체 기판의 상부에 마스크 막(50) 및 포토레지스트 막(60)을 차례로 형성한다. 상기 마스크 막(50)은 패드막(30)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 상기 마스크 막(50)은 실리콘 질화막(Si3N4)을 사용해서 형성할 수 있다. 상기 마스크 막(50)은 반도체 기판(10)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다.
도 1, 도 13 내지 도 16 를 참조하면, 상기 포토레지스트 막(60)에 포토공정을 실시해서 마스크 막(50) 상에 포토레지스트 패턴(63)들을 형성한다. 상기 포토레지스트 패턴(63)들을 식각 마스크로 사용해서 마스크 막(50)에 식각공정(66)을 수행하여 트랜치 절연막(20) 및 패드막(30)을 노출시킨다. 상기 식각공정(66)은 트랜치 절연막(20) 및 패드막(30) 상에 마스크 막 패턴(54)들을 형성한다. 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 식각공정(66)은 트랜치 절연막(20) 및 활성영역(25)의 반도체 기판(10) 상에 마스 크 막 패턴(54)들을 형성할 수 있다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 식각공정(66)은 마스크 막 패턴(54)들이 제 1 및 제 2 워드라인 패턴들(122, 124) 사이에 위치해서 제 1 및 제 2 워드라인 패턴들(122, 124)에 평행되도록 형성하는 것이 바람직하다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 식각공정(66)은 마스크 막 패턴(54)들이 게이트 패턴들 사이에 위치해서 게이트 패턴들에 평행되도록 형성할 수 있다. 상기 마스크 막 패턴(54)들을 형성한 후, 상기 포토레지스트 패턴(63)들은 반도체 기판(10)으로부터 제거될 수도 있다.
상기 포토레지스트 패턴(63)들 및 마스크 막 패턴(54)들과 함께 트랜치 절연막(20)을 식각 마스크로 사용해서 패드막(30) 및 반도체 기판(10)에 도 14 의 식각공정(69)을 계속해서 수행한다. 상기 식각공정(69)은 패드막(30)을 관통해서 활성영역(25)의 반도체 기판(10)에 채널부 홀(74)들을 형성한다. 상기 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 식각공정(69)은 포토레지스트 패턴(63)들 및 마스크 막 패턴(54)들과 함께 트랜치 절연막(20)을 식각 마스크로 사용해서 활성영역(25)의 반도체 기판(10)을 식각할 수 있다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 식각공정(69)은 활성영역(25)의 반도체 기판(10)의 주 표면으로부터 아래로 향해서 연장하는 두 개의 채널부 홀(74)들을 도 15 와 같이 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 식각공정(69)은 활성영역(25)의 반도체 기판(10)의 주 표면으로부터 아래로 향해서 연장하는 두 개 이상의 채널부 홀(74)들을 형성할 수 있다. 상기 채널부 홀(74)들을 형성한 후, 상기 반도체 기판(10)으로부터 포토레지스트 패턴(63)들을 제거한다.
이와는 반대로, 상기 마스크 막 패턴(54)들을 형성한 후 포토레지스트 패턴(63)들이 반도체 기판(10)으로부터 제거된 경우, 상기 마스크 막 패턴(54)들 및 트랜치 절연막(20)을 식각 마스크로 사용해서 패드막(30) 및 반도체 기판(10)에 식각 공정(69)을 수행할 수 있다. 상기 식각공정(69)은 패드막(30)을 관통해서 반도체 기판(10)에 채널부 홀(74)들을 도 16 과 같이 형성한다.
도 1, 도 17 및 도 18 을 참조하면, 상기 마스크 막 패턴(54)들을 버퍼막으로 사용해서 채널부 홀(74)들을 갖는 반도체 기판에 반도체 열 산화 공정을 수행한다. 상기 반도체 열 산화 공정은 채널부 홀(74)들을 한정하는 반도체 기판(10)에 희생막(80)을 성장시킨다. 상기 희생막(80)은 패드막(30)과 동일한 식각률을 갖는 절연막을 사용해서 형성한다. 상기 희생막(80)은 실리콘 산화막(SiO2)을 사용해서 형성하는 것이 바람직하다. 이때에, 상기 희생막(80)은 반도체 열 산화 공정을 통해서 식각공정(69)때문에 채널부 홀(74)들을 한정하는 반도체 기판(10)에 발생된 식각 데미지를 포함한다. 상기 희생막(80) 형성 후, 상기 마스크 막 패턴(54)들을 반도체 기판(10)으로부터 제거한다. 상기 반도체 열 공정을 수행하지 않는 경우, 상기 채널부 홀(74)들을 갖는 반도체 기판을 덮도록 MTO(Medium Temperature Oxide) 막 또는 TEOS 막을 포함한 절연막을 형성할 수도 있다.
상기 희생막(80)을 갖는 반도체 기판에 포토레지스트 패턴(40)들을 형성한 다. 상기 포토레지스트 패턴(40)들은 채널부 홀(74)들 사이의 패드막(30)을 노출시키도록 형성한다. 상기 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 포토레지스트 패턴(40)들은 채널부 홀(74)들 사이의 활성영역(25)의 반도체 기판(10)을 노출시키도록 형성할 수 있다. 또한, 상기 MTO 막 또는 TEOS 막을 포함한 절연막을 사용해서 채널부 홀(74)들을 갖는 반도체 기판을 덮는 경우, 상기 포토레지스트 패턴(40)들은 채널부 홀(74)들 사이의 절연막을 노출시키도록 형성할 수도 있다. 상기 포토레지스트 패턴(40)들을 이온 마스크로 사용해서 반도체 기판(10)에 이온 주입공정(44)을 수행하는데, 상기 이온 주입공정(44)은 포토레지스트 패턴(40)들 사이의 반도체 기판(10)에 도펀트 물질을 주입한다. 상기 도펀트 물질은 P 형의 불순물 이온들을 사용해서 형성하는 것이 바람직하다. 따라서, 상기 이온 주입공정(44)은 에너지 30 ~ 50 Kev 및 도즈 량 1.0E13 ~ 2.0E13 개수들/ ㎠ 의 보론(Boron) 이온을 가지고 수행한다. 상기 이온 주입공정(44)은 에너지 30 ~ 50 Kev 및 도즈 량 0.5E13 ~ 1.5E13 개수들/ ㎠ 의 보론(Boron) 이온과 함께 에너지 20 ~ 50 Kev 및 도즈 량 0.5E13 ~ 1.0E13 개수들/ ㎠ 의 비이. 에프투(BF2) 이온을 가지고 수행할 수 있다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 이온 주입공정(44)은 P 형의 불순물 이온들을 사용해서 활성영역(25)의 반도체 기판(10)에 P 형의 채널영역(Channel Region; 48)을 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 이온 주입공정(44)은 P 형 또는 N 형의 불순물 이온들을 사용해서 활성영역(25)의 반도체 기판(10)에 P 형 또는 N 형의 채널 영역을 형성할 수 있다. 상기 N 형의 불순물 이온들은 상기와 같 은 에너지 및 도즈 량을 갖는 인(P) 또는 비소(As)를 사용해서 형성한다. 상기 채널영역(48)은 채널부 홀(74)들 사이에 위치되도록 형성하는 것이 바람직하다.
상기 채널 영역(48)을 형성한 후, 상기 반도체 기판(10)으로부터 포토레지스트 패턴(40)들을 제거한다. 그리고, 상기 웰 영역(38) 및 채널영역(48)들을 갖는 반도체 기판에 급속 열처리 공정(RTP; Rapid Thermal Process)을 수행해서 불순물 이온들을 활성화(Activation)시킨다. 상기 급속 열처리 공정은 웰 영역(38) 형성후 에 실시하고 아울러서 채널영역(48) 형성후에도 한번 더 수행할 수 있다.
이때에, 상기 채널영역(48)은 급속 열처리 공정의 공정 조건을 조절해서 채널부 홀(74)들의 깊이보다 크게 활성영역(25)의 반도체 기판(10)의 주 표면으로부터 아래를 향하여 연장되도록 형성할 수 있다.
상기 채널 영역(48)을 갖는 반도체 기판에 습식 식각공정을 수행하여 반도체 기판(10)으로부터 패드막 및 희생막을 제거한다. 상기 습식 식각공정은 패드막(30) 및 희생막(80)보다 트랜치 절연막(20) 및 반도체 기판(10)에 대해서 식각률을 갖도록 수행한다. 이를 통해서, 상기 트랜치 절연막(20)을 사용해서 고립시킨 활성영역(25)의 반도체 기판(10)에 채널부 홀(74)들 및 그 홀(74)들 사이에 위치한 채널영역(48)이 형성된다. 상기 활성영역(25)의 반도체 기판(10)이 패드막(30)을 갖지 않는 경우, 상기 습식 식각공정은 반도체 기판(10)으로부터 희생막(80)을 제거할 수 있다. 또한, 상기 희생막(80) 대신 MTO 또는 TEOS 를 포함한 절연막을 사용하는 경우, 상기 습식 식각공정은 반도체 기판(10)으로부터 패드막(30) 및 절연막을 동시에 제거할 수도 있다.
다음으로, 도 19 내지 도 23 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 채널영역 및 채널부 홀들을 갖는 트랜지스터의 형성방법을 설명해주는 단면도들이다.
도 1, 도 19 및 도 20 을 참조하면, 상기 채널영역(48) 및 채널부 홀(74)들을 갖는 반도체 기판에 반도체 열 산화 공정을 수행한다. 상기 반도체 열 산화 공정은 채널부 홀(74)들을 한정하는 반도체 기판(10) 및 그 기판(10)의 주 표면에 게이트 막(85)을 컨포멀하게 형성한다. 상기 게이트 막(85)은 트랜치 절연막(20)과 다른 식각률을 갖는 절연막, 예를들면, 실리콘 산화막(SiO2)을 사용해서 형성한다. 상기 게이트 막(85)은 반도체 열 산화 공정을 사용하여 드라인(Dry; O2) 분위기에서 형성하는 것이 바람직하다. 상기 게이트 막(85)은 반도체 열 산화 공정을 사용하여 ◎(Wet; H2O) 분위기에서 형성할 수 있다.
상기 게이트 막(85)을 갖는 반도체 기판 상에 게이트 도전막(90) 및 게이트 캐핑막(100)을 차례로 형성하고, 상기 게이트 캐핑막(100) 상에 포토레지스트 막(110)을 계속해서 형성한다. 상기 게이트 도전막(90)은 N+ 형으로 도핑된 폴리실리콘 막을 사용해서 형성하거나 또는 차례로 적층된 N+ 형으로 도핑된 폴리실리콘 막 및 텅스텐 실리사이드(WSi) 막을 사용해서 형성할 수 있다. 그리고, 상기 게이트 캐핑막(100)은 게이트 막(85)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 상기 게이트 캐핑막(100)은 실리콘 질화막(Si3N4)을 사용해서 형성할 수 있다.
상기 포토레지스트 막(110)에 포토공정을 수행해서 게이트 캐핑막(100) 상에 포토레지스트 패턴(114 또는 118)들을 형성한다. 이때에, 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 활성영역(25)의 반도체 기판(10)의 상부에 위치한 포토레지스트 패턴(114)들의 중심들은 각각이 두 개의 채널부 홀(74)들의 중심들을 지나서 반도체 기판(10)의 주 표면의 상부를 향하는 수직선들 상에 위치하는 것이 바람직하다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 활성영역(25)의 반도체 기판(10)의 상부에 위치한 포토레지스트 패턴(114)들의 중심들은 각각이 두 개 이상의 채널부 홀(74)들의 중심들을 지나서 반도체 기판(10)의 주 표면의 상부를 향하는 수직선들 상에 위치하는 것이 바람직하다. 이는 포토공정을 통하여 포토레지스트 패턴(114)들이 채널부 홀들에 대해서 양호한 정렬 상태를 보임을 일컫는 것이다.
그러나, 상기 포토공정을 수행한 후, 상기 포토 공정은 공정 조건이 불안정해서 게이트 캐핑막(100) 상에 다른 포토레지스트 패턴(118)들을 형성할 수 있다. 상기 활성영역(25)의 반도체 기판(10)의 상부에 위치한 다른 포토레지스트 패턴(118)들은 채널부 홀(74)들과 양호하게 정렬하지 않는다. 이때에, 상기 활성영역(25)의 반도체 기판(10)의 상부에 위치한 다른 포토레지스트 패턴(118)들은 적어도 채널부 홀(74)들과 중첩하도록 형성한다.
도 1 및 도 21 을 참조하면, 상기 포토레지스트 패턴(114)들을 식각 마스크로 사용해서 게이트 캐핑막(100) 및 게이트 도전막(90)에 차례로 식각공정(120)을 수행한다. 상기 식각공정(120)은 게이트 캐핑막(100) 및 게이트 도전막(90)보다 게 이트 막(85)에 식각률을 갖도록 수행해서 게이트 막(85)을 노출시킨다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 식각공정(120)은 게이트 막(85) 및 트랜치 절연막(20) 상에 제 1 워드라인 패턴(122)들 및 제 2 워드라인 패턴(124)들을 각각 형성한다. 상기 제 1 워드라인 패턴(122)들은 각각이 활성영역(25)을 가로질러서 달리고 동시에 채널부 홀(74)들을 채우도록 형성한다. 상기 제 2 워드라인 패턴(124)들은 제 1 워드라인 패턴(122)들 중의 적어도 하나의 반대편에 위치하도록 형성한다. 더불어서, 상기 제 1 및 2 워드라인 패턴들(122, 124)은 반도체 기판(10)으로부터 상부를 향하여 연장하도록 형성하는 것이 바람직하다. 상기 제 1 및 제 2 워드라인 패턴(122, 124)들의 각각은 차례로 적층된 워드라인(94) 및 워드라인 캐핑막 패턴(104)을 사용해서 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 식각공정(120)은 활성영역(25)의 반도체 기판(10)의 주 표면의 상부에 게이트 패턴들을 형성할 수 있다. 상기 게이트 패턴들은 채널부 홀(74)들을 채우고 동시에 활성영역(25)을 가로질러서 달리도록 형성한다. 상기 게이트 패턴들은 반도체 기판(10)의 주 표면으로부터 상부를 향해서 연장하도록 형성하는 것이 바람직하다. 상기 게이트 패턴들의 각각은 차례로 적층된 게이트 및 게이트 캐핑막 패턴을 사용해서 형성한다. 상기 제 1 및 제 2 워드라인 패턴들(122, 124)과 함께 게이트 패턴들은 각각이 채널부 홀(74)들과 양호하게 정렬한다.
그러나, 상기 다른 포토레지스트 패턴(118)들을 식각 마스크로 사용해서 게이트 캐핑막(100) 및 게이트 도전막(90)에 차례로 식각공정(120)을 수행할 수 있 다. 상기 식각 공정(120)은 게이트 캐핑막(100) 및 게이트 도전막(90)보다 게이트 막(85)에 식각률을 갖도록 수행해서 게이트 막(85)을 노출시킨다. 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 식각공정(120)은 게이트 막(85) 및 트랜치 절연막(20) 상에 다른 제 1 워드라인 패턴(126)들 및 다른 제 2 워드라인 패턴(128)들을 각각 형성한다. 상기 다른 제 1 워드라인 패턴(126)들은 각각이 활성영역(25)을 가로질러서 달리고 동시에 채널부 홀(74)들을 채우도록 형성한다. 상기 다른 제 2 워드라인 패턴(128)들은 다른 제 1 워드라인 패턴(126)들 중의 적어도 하나의 반대편에 위치하도록 형성한다. 이때에, 상기 다른 제 1 워드라인 패턴(126)들은 각각이 채널부 홀(74)들과 양호하게 정렬되지 않아서 채널부 홀(74)들의 상부측을 부분적으로 노출시키도록 형성된다. 상기 다른 제 1 및 제 2 워드라인 패턴들(126, 128)의 각각은 차례로 적층된 다른 워드라인(98) 및 다른 워드라인 캐핑막 패턴(108)을 사용해서 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 식각공정(120)은 활성영역(25)의 반도체 기판(10)의 주 표면의 상부에 다른 게이트 패턴들을 형성할 수 있다. 상기 다른 게이트 패턴들은 채널부 홀(74)들을 채우고 동시에 활성영역(25)을 가로질러서 달리도록 형성한다. 이때에, 상기 다른 게이트 패턴들은 각각이 채널부 홀(74)들과 양호하게 정렬되지 않아서 채널부 홀(74)들의 상부측을 부분적으로 노출시키도록 형성된다. 상기 다른 게이트 패턴들은 반도체 기판(10)의 주 표면으로부터 상부를 향해서 연장하도록 형성하는 것이 바람직하다. 더불어서, 상기 다른 게이트 패턴들의 각각은 차례로 적층된 다른 게이트 및 다른 게이트 캐핑막 패턴을 사용해서 형성한다.
상기 제 1 및 제 2 게이트 패턴들(122, 124), 다른 제 1 및 제 2 게이트 패턴들(126, 128), 게이트 패턴들 및 다른 게이트 패턴들은 각각이 채널부 홀(74)들과 정렬 상태가 양호하지 않아도 목적하는 트랜지스터의 문턱 전압에 영향을 주지 않는다. 왜냐하면, 상기 채널부 홀(74)들 사이에 위치된 채널영역(48)은 제 1 및 제 2 게이트 패턴들(122, 124), 다른 제 1 및 제 2 게이트 패턴들(126, 128), 게이트 패턴들 또는 다른 게이트 패턴들을 이온 마스크로 사용해서 반도체 기판(10)에 형성되는 것이 아니기 때문이다. 따라서, 상기 제 1 워드라인 패턴(122)들, 다른 제 1 워드라인 패턴(126)들, 게이트 패턴들 또는 다른 게이트 패턴들은 각각이 채널부 홀(74)들과의 정렬 상태에 관계없이 채널부 홀(74)들을 채우기만 하면 일정한 트랜지스터의 문턱 전압을 나타낼 수 있다.
도 1, 도 22 및 도 23 을 참조하면, 상기 다른 제 1 및 제 2 워드라인 패턴들(126. 28)에 워드라인 스페이서(130)들을 각각 형성한다. 활성영역(25)이 도 1 의 디램 셀(160)이 아닌 경우, 상기 게이트 패턴들의 측벽들에 게이트 스페이서들을 형성할 수 있다. 상기 게이트 스페이서들 및 워드라인 스페이서(130)들은 그들 사이를 통해서 반도체 기판(10)을 노출시킨다. 상기 게이트 스페이서들 및 워드라인 스페이서(130)들은 게이트 막(85)과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다. 상기 워드라인 스페이서(130)들은 워드라인 캐핑막 패턴(104)들 또는 다른 워드라인 캐핑막 패턴(108)들과 동일한 식각률을 갖는 절연막을 사용해서 형성한다. 그리고, 상기 게이트 스페이서들은 각각이 게이트 캐핑막 패턴들 또는 다른 게이트 캐핑막 패턴들과 동일한 식각률을 갖는 절연막을 사용해 서 형성한다. 상기 게이트 스페이서들 및 워드라인 스페이서(130)들은 실리콘 질화막(Si3N4)을 사용해서 형성할 수 있다.
상기 다른 제 1 및 제 2 워드라인 패턴들(126, 128)을 이온 마스크로 사용해서 활성영역(25)의 반도체 기판(10)에 이온 주입공정(140)을 수행한다. 상기 이온 주입공정(140)은 다른 제 1 및 제 2 워드라인 패턴들(126, 128) 사이의 활성영역(25)의 반도체 기판(10)에 도펀트 물질을 주입한다. 상기 도펀트 물질은 N 형의 불순물 이온들을 사용해서 형성하는 것이 바람직하다. 따라서, 상기 이온 주입공정(140)은 에너지 10 ~ 25 Kev 및 도즈 량 1.0E13 ~ 4.0E13 개수들/ ㎠ 의 인(P) 이온을 가지고 수행한다. 상기 이온 주입공정(140)은 에너지 15 ~ 40 Kev 및 도즈 량 1.0E13 ~ 4E13 개수들/ ㎠ 의 비소(As) 이온을 가지고 수행할 수 있다. 이때에, 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 이온 주입공정(140)은 N 형의 불순물 이온들을 사용해서 반도체 기판(10)에 N 형의 샐로우 불순물 영역(Shallow Impurity Region; 145)을 형성한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 다른 게이트 패턴들을 이온 마스크로 사용해서 활성영역(25)의 반도체 기판(10)에 이온 주입공정(140)을 수행할 수 있다. 상기 이온 주입공정(140)은 다른 게이트 패턴들 사이의 활성영역(25)의 반도체 기판(10)에 도펀트 물질을 주입한다. 상기 도펀트 물질은 활성영역(25)의 반도체 기판(10)이 P 형의 채널 영역(48)을 가지면 N 형의 불순물 이온들을 사용해서 형성하는 것이 바람직하다. 따라서, 상기 이온 주입공정(140)은 에너지 10 ~ 25 Kev 및 도즈 량 1.0E14 ~ 5.0E14 개수들/ ㎠ 의 인(P) 이온을 가지고 수행한다. 상기 이온 주입공정(140)은 에너지 15 ~ 35 Kev 및 도즈 량 1.0E14 ~ 5.0E14 개수들/ ㎠ 의 비소(As) 이온을 가지고 수행할 수 있다. 또한, 상기 도펀트 물질은 활성영역(25)의 반도체 기판(10)이 N 형의 채널 영역을 가지면 P 형의 불순물 이온들을 사용해서 형성하는 것이 바람직하다. 상기 이온 주입공정(140)은 상기와 동일한 에너지 및 도즈 량을 갖는 보론(B) 이온 또는 비이, 에프. 투(BF2) 이온들을 사용해서 P 형의 샐로우 불순물 영역들을 형성한다. 상기 샐로우 불순물 영역들은 반도체 기판(10)의 주 표면에 접촉하도록 형성한다. 상기 채널영역(48)은 채널부 홀(74)들 사이에 위치해서 샐로우 불순물 영역(145)들 중 하나에 접촉된다.
상기 다른 제 1 및 제 2 워드라인 패턴들(126, 128) 사이에 랜딩 패드(150)들을 각각 형성한다. 상기 랜딩 패드(150)들은 다른 제 1 및 제 2 워드라인 패턴들(126, 128)로 고립되도록 형성한다. 그리고, 상기 랜딩 패드(150)들은 활성영역(25)의 반도체 기판(10)과 접촉하도록 형성한다. 상기 랜딩 패드(150)들은 N+ 형으로 도핑된 폴리실리콘 막으로 형성하는 것이 바람직하다. 상기 활성영역(25)이 도 1 의 디램 셀(160)인 경우, 상기 랜딩 패드(150)들 중 채널영역(48)의 상부에 위치한 하나는 비트라인(Bit-line)의 전기적 노드의 역할을 하고 동시에 그 나머지는 각각이 스토리지(Storage)들의 전기적 노드들의 역할을 한다. 상기 활성영역(25)이 디램 셀(160)이 아닌 경우, 상기 랜딩패드(150)들은 각각이 비트라인의 전기적 노드들 또는 금속 배선들의 전기적 노드들의 역할을 한다.
상술한 바와 같이, 본 발명에 따른 트랜지스터 및 디램 셀의 트랜지스터의 형성방법들은 채널부 홀들을 각각 채우는 워드라인 패턴들 또는 게이트 패턴들의 정렬 상태와 관계없이 트랜지스터의 문턱전압을 일정하게 유지할 수 있는 방안을 제시한다. 이를 통해서, 상기 트랜지스터 및 디램 셀의 트랜지스터의 형성방법들은 반도체 제조 공정에 영향을 받지 않는 트랜지스터의 전류 구동능력을 구현시킬 수 있다.

Claims (36)

  1. 반도체 기판에 트랜치 절연막을 형성하되, 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성하고,
    상기 활성영역의 상기 반도체 기판의 소정부분에 채널영역을 형성하고,
    상기 활성영역의 상기 반도체 기판의 주 표면으로부터 아래로 향하도록 연장해서 상기 채널영역과 접촉하는 두 개의 채널부 홀들을 형성하고,
    상기 채널부 홀들을 채우고 동시에 상기 반도체 기판의 상기 주 표면으로부터 상부를 향하도록 연장한 게이트 패턴들을 각각 형성하되, 상기 게이트 패턴들은 상기 활성영역을 가로질러서 달리도록 형성하고,
    상기 활성영역의 상기 반도체 기판에 배치해서 상기 게이트 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성하는 것을 포함하되,
    상기 샐로우 불순물 영역들은 상기 반도체 기판의 상기 주 표면에 접촉하도록 형성하고, 상기 채널영역은 상기 채널부 홀들 사이에 위치해서 상기 샐로우 불순물 영역들 중 하나에 접촉되도록 형성하는 것이 특징인 트랜지스터의 형성방법.
  2. 제 1 항에 있어서,
    상기 채널 영역을 형성하는 것은,
    상기 활성영역의 상기 반도체 기판의 상기 소정부분을 노출시키는 포토레지스트 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 이온 마스크로 사용해서 상기 활성영역의 상기 반도체 기판의 상기 소정부분에 이온 주입공정을 수행하여 도펀트 물질(Dopant Material)을 주입하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  3. 제 2 항에 있어서,
    상기 도펀트 물질은 P 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  4. 제 1 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 채널영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들 및 상기 마스크 막 패턴들과 함께 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것을 포함하되,
    상기 마스크 막 패턴들은 상기 게이트 패턴들 사이에 위치해서 상기 게이트 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩하도록 형성하는 것이 특징인 트랜지스터의 형성방법.
  5. 제 4 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  6. 제 1 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 채널영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 상기 반도체 기판으로부터 제거하고,
    상기 마스크 막 패턴들 및 상기 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것을 포함하되,
    상기 마스크 막 패턴들은 상기 게이트 패턴들 사이에 위치해서 상기 게이트 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩하도록 형성하는 것이 특징인 트랜지스터의 형성방법.
  7. 제 6 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해 서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  8. 제 1 항에 있어서,
    상기 게이트 패턴들의 각각은 차례로 적층된 게이트 및 게이트 캐핑막 패턴을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  9. 제 1 항에 있어서,
    상기 샐로우 불순물 영역들은 N 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  10. 반도체 기판에 트랜치 절연막을 형성하되, 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성하고,
    상기 활성영역의 상기 반도체 기판의 소정부분에 채널영역을 형성하고,
    상기 활성영역의 상기 반도체 기판의 주 표면으로부터 아래로 향하도록 연장해서 상기 채널영역과 접촉하는 두 개의 채널부 홀들을 형성하고,
    상기 활성영역을 가로질러서 달리는 제 1 워드라인 패턴들 및 상기 트랜치 절연막 상에 위치하는 제 2 워드라인 패턴들을 각각 형성하되, 상기 제 2 워드라인 패턴들은 상기 제 1 워드라인 패턴들 중의 적어도 하나의 반대편에 위치하고 동시에 상기 제 1 워드라인 패턴들은 각각이 상기 채널부 홀들을 채우도록 형성하고
    상기 활성영역의 상기 반도체 기판에 배치해서 상기 제 1 및 제 2 워드라인 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성하는 것을 포함하되,
    상기 샐로우 불순물 영역들은 상기 반도체 기판의 상기 주 표면에 접촉하도록 형성하고, 상기 채널영역은 상기 채널부 홀들 사이에 위치해서 상기 샐로우 불순물 영역들 중 하나에 접촉되도록 형성하고 아울러서 상기 제 1 및 2 워드라인 패턴들은 상기 반도체 기판으로부터 상부를 향하여 연장하도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  11. 제 10 항에 있어서,
    상기 채널 영역을 형성하는 것은,
    상기 활성영역의 상기 반도체 기판의 상기 소정부분을 노출시키는 포토레지스트 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 이온 마스크로 사용해서 상기 활성영역의 상기 반도체 기판의 상기 소정부분에 이온 주입공정을 수행하여 도펀트 물질(Dopant Material)을 주입하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  12. 제 11 항에 있어서,
    상기 도펀트 물질은 P 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  13. 제 11 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 채널영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들 및 상기 마스크 막 패턴들과 함께 상기 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것을 포함하되,
    상기 마스크 막 패턴들은 상기 제 1 및 제 2 워드라인 패턴들 사이에 위치해서 상기 제 1 및 제 2 워드라인 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩하도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  14. 제 13 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  15. 제 11 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 채널영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 상기 반도체 기판으로부터 제거하고,
    상기 마스크 막 패턴들 및 상기 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것을 포함하되,
    상기 마스크 막 패턴들은 상기 제 1 및 제 2 워드라인 패턴들 사이에 위치해서 상기 제 1 및 제 2 워드라인 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩하도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  16. 제 15 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  17. 제 11 항에 있어서,
    상기 제 1 및 제 2 워드라인 패턴들의 각각은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  18. 제 11 항에 있어서,
    상기 샐로우 불순물 영역들은 N 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  19. 반도체 기판에 트랜치 절연막을 형성하되, 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성하고,
    상기 활성영역의 상기 반도체 기판의 주 표면으로부터 아래로 향하도록 연장한 두 개의 채널부 홀들을 형성하고,
    상기 활성영역의 상기 반도체 기판에 배치해서 상기 채널부 홀들 사이에 위치하는 채널영역을 형성하고,
    상기 채널부 홀들을 채우고 동시에 상기 반도체 기판의 상기 주 표면으로부터 상부를 향하도록 연장한 게이트 패턴들을 각각 형성하되, 상기 게이트 패턴들은 상기 활성영역을 가로질러서 달리도록 형성하고,
    상기 활성영역의 상기 반도체 기판에 배치해서 상기 게이트 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성하는 것을 포함하되,
    상기 샐로우 불순물 영역들은 상기 반도체 기판의 상기 주 표면에 접촉하도록 형성하고, 상기 채널영역은 상기 채널부 홀들에 접촉해서 상기 샐로우 불순물 영역들 중 하나에 접촉되도록 형성하는 것이 특징인 트랜지스터의 형성방법.
  20. 제 19 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 활성영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들 및 상기 마스크 막 패턴들과 함께 상기 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것을 포함하되,
    상기 마스크 막 패턴들은 상기 게이트 패턴들 사이에 위치해서 상기 게이트 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩되도록 형성하는 것이 특징인 트랜지스터의 형성방법.
  21. 제 20 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  22. 제 19 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 활성영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들 을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 상기 반도체 기판으로부터 제거하고,
    상기 마스크 막 패턴들 및 상기 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것을 포함하되,
    상기 마스크 막 패턴들은 상기 게이트 패턴들 사이에 위치해서 상기 게이트 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩되도록 형성하는 것이 특징인 트랜지스터의 형성방법.
  23. 제 22 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  24. 제 19 항에 있어서,
    상기 채널 영역을 형성하는 것은,
    상기 채널부 홀들 사이의 상기 활성영역의 반도체 기판의 주 표면을 노출시키는 포토레지스트 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 이온 마스크로 사용해서 상기 활성영역의 상기 반도체 기판의 상기 주 표면에 이온 주입공정을 수행하여 도펀트 물질(Dopant Material)을 주입하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  25. 제 24 항에 있어서,
    상기 도펀트 물질은 P 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  26. 제 19 항에 있어서,
    상기 게이트 패턴들의 각각은 차례로 적층된 게이트 및 게이트 캐핑막 패턴을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  27. 제 19 항에 있어서,
    상기 샐로우 불순물 영역들은 N 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 트랜지스터의 형성방법.
  28. 반도체 기판에 트랜치 절연막을 형성하되, 상기 트랜치 절연막은 적어도 하나의 활성영역을 고립시키도록 형성하고,
    상기 활성영역의 상기 반도체 기판의 주 표면으로부터 아래로 향하도록 연장한 두 개의 채널부 홀들을 형성하고,
    상기 활성영역의 상기 반도체 기판에 배치해서 상기 채널부 홀들 사이에 위치하는 채널영역을 형성하고,
    상기 활성영역을 가로질러서 달리는 제 1 워드라인 패턴들 및 상기 트랜치 절연막 상에 위치하는 제 2 워드라인 패턴들을 각각 형성하되, 상기 제 2 워드라인 패턴들은 상기 제 1 워드라인 패턴들 중의 적어도 하나의 반대편에 위치하고 동시에 상기 제 1 워드라인 패턴들은 각각이 상기 채널부 홀들을 채우도록 형성하고
    상기 활성영역의 상기 반도체 기판에 배치해서 상기 제 1 및 제 2 워드라인 패턴들 사이에 위치하는 샐로우 불순물 영역들을 각각 형성하는 것을 포함하되,
    상기 샐로우 불순물 영역들은 상기 반도체 기판의 상기 주 표면에 접촉하도록 형성하고, 상기 채널영역은 상기 채널부 홀들 사이에 위치해서 상기 샐로우 불순물 영역들 중 하나에 접촉되도록 형성하고 아울러서 상기 제 1 및 2 워드라인 패턴들은 상기 반도체 기판으로부터 상부를 향하여 연장하도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  29. 제 28 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 활성영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들 및 상기 마스크 막 패턴들과 함께 상기 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것 을 포함하되,
    상기 마스크 막 패턴들은 상기 제 1 및 제 2 워드라인 패턴들 사이에 위치해서 상기 제 1 및 제 2 워드라인 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩되도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  30. 제 29 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  31. 제 28 항에 있어서,
    상기 채널부 홀들을 형성하는 것은,
    상기 활성영역을 갖는 반도체 기판 상에 마스크 막 및 포토레지스트 패턴들을 차례로 형성하고,
    상기 포토레지스트 패턴들을 식각 마스크로 사용해서 상기 마스크 막에 식각공정을 수행하여 반도체 기판 상에 마스크 막 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 상기 반도체 기판으로부터 제거하고,
    상기 마스크 막 패턴들 및 상기 트랜치 절연막을 식각 마스크로 사용해서 상기 반도체 기판에 식각공정을 계속 수행하는 것을 포함하되,
    상기 마스크 막 패턴들은 상기 제 1 및 제 2 워드라인 패턴들 사이에 위치해 서 상기 제 1 및 제 2 워드라인 패턴들에 평행되도록 형성하고, 상기 마스크 막 패턴들 중 하나는 상기 채널영역과 중첩되도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  32. 제 31 항에 있어서,
    상기 마스크 막은 상기 반도체 기판과 다른 식각률을 갖는 절연막을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  33. 제 28 항에 있어서,
    상기 채널 영역을 형성하는 것은,
    상기 채널부 홀들 사이의 상기 활성영역의 반도체 기판의 주 표면을 노출시키는 포토레지스트 패턴들을 형성하고,
    상기 포토레지스트 패턴들을 이온 마스크로 사용해서 상기 활성영역의 상기 반도체 기판의 상기 주 표면에 이온 주입공정을 수행하여 도펀트 물질(Dopant Material)을 주입하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  34. 제 33 항에 있어서,
    상기 도펀트 물질은 P 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  35. 제 28 항에 있어서,
    상기 제 1 및 제 2 워드라인 패턴들의 각각은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
  36. 제 28 항에 있어서,
    상기 샐로우 불순물 영역들은 N 형의 불순물 이온들을 사용해서 형성하는 것을 포함하는 것이 특징인 디램 셀의 트랜지스터의 형성방법.
KR1020040045145A 2004-06-17 2004-06-17 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들 KR100549010B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040045145A KR100549010B1 (ko) 2004-06-17 2004-06-17 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들
US11/156,271 US7531413B2 (en) 2004-06-17 2005-06-17 Method of forming transistor having channel region at sidewall of channel portion hole
US12/418,359 US7767531B2 (en) 2004-06-17 2009-04-03 Method of forming transistor having channel region at sidewall of channel portion hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040045145A KR100549010B1 (ko) 2004-06-17 2004-06-17 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들

Publications (2)

Publication Number Publication Date
KR20050119980A KR20050119980A (ko) 2005-12-22
KR100549010B1 true KR100549010B1 (ko) 2006-02-02

Family

ID=35481144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045145A KR100549010B1 (ko) 2004-06-17 2004-06-17 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들

Country Status (2)

Country Link
US (2) US7531413B2 (ko)
KR (1) KR100549010B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605499B1 (ko) 2004-11-02 2006-07-28 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR100843141B1 (ko) * 2006-05-19 2008-07-02 삼성전자주식회사 비휘발성 메모리 집적 회로 장치 및 그 제조 방법
TWI346364B (en) * 2007-08-14 2011-08-01 Nanya Technology Corp Method for fabricating line type recess channel mos transistor device
JP2009076575A (ja) * 2007-09-19 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP2012234964A (ja) 2011-04-28 2012-11-29 Elpida Memory Inc 半導体装置及びその製造方法
JP2012248686A (ja) * 2011-05-27 2012-12-13 Elpida Memory Inc 半導体装置及びその製造方法
JP2014022388A (ja) 2012-07-12 2014-02-03 Ps4 Luxco S A R L 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582468A (en) 1978-12-14 1980-06-21 Pioneer Electronic Corp Insulating gate type field effect transistor and its preparation
US5016067A (en) 1988-04-11 1991-05-14 Texas Instruments Incorporated Vertical MOS transistor
JP3260944B2 (ja) * 1993-12-15 2002-02-25 三菱電機株式会社 電圧駆動型サイリスタおよびその製造方法
US5627097A (en) * 1995-07-03 1997-05-06 Motorola, Inc. Method for making CMOS device having reduced parasitic capacitance
US6281562B1 (en) * 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
JP3262752B2 (ja) * 1997-03-28 2002-03-04 松下電器産業株式会社 半導体装置の製造方法
US5923063A (en) * 1998-02-19 1999-07-13 Advanced Micro Devices, Inc. Double density V nonvolatile memory cell
KR100307531B1 (ko) * 1999-08-09 2001-11-01 김영환 모스페트 소자와 이를 이용한 메모리셀 및 그 제조 방법
KR20020056259A (ko) 2000-12-29 2002-07-10 박종섭 반도체소자의 트랜지스터 형성방법
KR100434702B1 (ko) 2001-12-27 2004-06-07 주식회사 하이닉스반도체 리플레쉬 특성을 향상시키기 위한 반도체 소자의 제조방법
KR100771152B1 (ko) * 2003-07-16 2007-10-29 매그나칩 반도체 유한회사 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법
US7285466B2 (en) * 2003-08-05 2007-10-23 Samsung Electronics Co., Ltd. Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels
KR100546378B1 (ko) * 2003-09-09 2006-01-26 삼성전자주식회사 리세스 채널을 가지는 트랜지스터 제조 방법
KR100505712B1 (ko) * 2003-10-22 2005-08-02 삼성전자주식회사 리세스 채널 어레이 트랜지스터의 제조 방법
KR100549950B1 (ko) * 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
KR100593445B1 (ko) * 2004-02-13 2006-06-28 삼성전자주식회사 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
KR100596889B1 (ko) * 2005-03-22 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100701701B1 (ko) * 2005-08-30 2007-03-29 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
US20090191683A1 (en) 2009-07-30
US20050282343A1 (en) 2005-12-22
US7767531B2 (en) 2010-08-03
KR20050119980A (ko) 2005-12-22
US7531413B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
US7045413B2 (en) Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby
CN101621074B (zh) 半导体器件及其制造方法
US6329271B1 (en) Self-aligned channel implantation
US7368778B2 (en) DRAM having at least three layered impurity regions between channel holes and method of fabricating same
US7767531B2 (en) Method of forming transistor having channel region at sidewall of channel portion hole
KR20050089684A (ko) 채널부 홀 내 채널 영역을 갖는 반도체 장치의트랜지스터들 및 그 제조 방법들
KR19990020114A (ko) 트랜지스터의 특성 개선을 위한 반도체 장치 제조 방법
KR20070041782A (ko) 부동 게이트 메모리 셀
KR100549007B1 (ko) 펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및그 제조 방법들
JP4519442B2 (ja) Ｍｏｓトランジスター及びその製造方法
KR100341182B1 (ko) 반도체소자의 모스 트랜지스터 형성방법
KR100671633B1 (ko) 반도체 소자 및 그의 제조방법
KR970018362A (ko) 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법
KR20000019080A (ko) 모스 트랜지스터 제조방법
KR100625394B1 (ko) 반도체 소자의 제조 방법
KR100608352B1 (ko) 반도체소자의 제조방법
KR20080029266A (ko) 반도체 소자의 제조방법
KR20060119354A (ko) 리세스 게이트 전극 형성 방법
KR100642392B1 (ko) 반도체 소자 및 그 제조 방법
KR20060042680A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100902578B1 (ko) 반도체 장치의 제조 방법
KR100900234B1 (ko) 반도체 소자 및 그의 제조방법
KR100950467B1 (ko) 반도체소자의 트랜지스터 제조 방법
KR0156787B1 (ko) 반도체 소자 제조방법
KR20020041191A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee