JP4519442B2 - Ｍｏｓトランジスター及びその製造方法 - Google Patents
Ｍｏｓトランジスター及びその製造方法 Download PDFInfo
- Publication number
- JP4519442B2 JP4519442B2 JP2003358405A JP2003358405A JP4519442B2 JP 4519442 B2 JP4519442 B2 JP 4519442B2 JP 2003358405 A JP2003358405 A JP 2003358405A JP 2003358405 A JP2003358405 A JP 2003358405A JP 4519442 B2 JP4519442 B2 JP 4519442B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- drain region
- source
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 101100520660 Drosophila melanogaster Poc1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100520662 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PBA1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Description
本発明は半導体装置及びその製造方法に関するものであり、より詳細には、ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させることができるＭＯＳトランジスター及びその製造方法に関するものである。
半導体装置が高集積化されるにつれて、素子形成領域、即ちアクティブ領域の大きさが減少され、アクティブ領域に形成されるＭＯＳトランジスターのゲート長さが短くなる。ＭＯＳトランジスターのゲート長さが短くなると、チャンネル領域での電界や電位に及ぼすソース／ドレーンの影響が激しくなり、このような現象をショートチャンネル効果と称し、その代表的なことがしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ；Ｖｔ）の低下である。これはゲート長さが短くなるにより、チャンネル領域がゲート電圧だけでなく、ソース／ドレーン領域の空乏層電荷や電界及び電位分布の影響を大きく受けるためである。
また、ドレーン電圧が増加するほど、ドレーンの空乏層が比例して増加するので、ドレーン空乏層がソースに近接することになり、ゲート長さが短くなるとドレーン空乏層とソース空乏層が完全に連結されてしまう。この状態では、ドレーン電界がソース側に影響を及ぼしてソース近所の拡散電位を低下させるために、チャンネルが形成されていなくてもソースとドレーン間に電流が流れる、これがつきぬけ現象（ｐｕｎｃｈｔｈｒｏｕｇｈ）と称する現象であり、つきぬけ現象が始まると、飽和領域でもドレーン電流が飽和されずに、急激に増加することになる。
このようなショートチャンネル効果はソース／ドレーン領域の接合深さが深くなるほど、チャンネルドーピングが低いほど深化され、これを減少させるためにソース／ドレーンの接合深さを薄く形成する方法が開発され、このような薄いソース／ドレーン接合によりショートチャンネル効果がある程度抑制されている。
一般的に、薄いソース／ドレーン接合は低エネルギーイオン注入により具現されるが、これはシリコン基板内の物理的な接合深さを減少させることであるので、結果的にトランジスター電流を減少させる要因として作用することになる。
また、ゲート長さの減少によるソース／ドレーン領域の寄生抵抗、例えば、シート抵抗（ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ）及びコンタクト抵抗を減少させるためにソース／ドレーン領域の表面にサリサイド（ｓｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ；ｓａｌｉｃｉｄｅ）工程により金属シリサイド層を形成する方法が使用され、ソース／ドレーン接合の深さが薄くなるほどこのようなサリサイド工程を適用することが困難になる。
従って、高性能のトランジスター具現のためには、ショートチャンネル効果を抑制しながらソース／ドレーン領域の寄生抵抗を最少化してトランジスター電流を増加させなければならない。その代表的な方法がＳＯＩ基板上にＭＯＳトランジスターを形成するものである。このようなＳＯＩトランジスターによると、ソース／ドレーン接合のすぐ下に埋没酸化膜が位置するために、ソース／ドレーン接合の空乏キャパシタンスが除去される。しかし、ＳＯＩトランジスターではボディーコンタクト（ｂｏｄｙ ｃｏｎｔａｃｔ）が形成されないために、フローティングボディー（ｆｌｏａｔｉｎｇ ｂｏｄｙ）を有する。これにより、蓄積された正孔の層がＳＯＩ層の後側界面に形成され、寄生バイポーラ−誘導ブレークダウン（ｐａｒａｓｉｔｉｃ ｂｉｐｏｌａｒ−ｉｎｄｕｃｅｄ ｂｒｅａｋｄｏｗｎ）及びラッチアップ（ｌａｔｃｈ−ｕｐ）のようなフローティングボディー効果が発生することになる。
本発明の目的は、ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させることができるＭＯＳトランジスターを提供することにある。
本発明の他の目的は、ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させることができるＭＯＳトランジスターの製造方法を提供することにある。
上述した目的を達成するための本発明は、半導体基板と、前記半導体基板上に順次で形成されたゲート絶縁膜及びゲート電極を含むゲート構造物と、前記ゲート構造物の上面及び側面上に形成された第１絶縁膜と、前記第１絶縁膜から離隔され前記半導体基板上に形成された第２絶縁膜と、前記第２絶縁膜と前記ゲート構造物間の基板表面に形成された低濃度ソース／ドレーン領域と、前記低濃度ソース／ドレーン領域上に形成されたソース／ドレーン拡張層と、前記第２絶縁膜上に前記ソース／ドレーン拡張層と連結されるように形成された高濃度ソース／ドレーン領域とを備えることを特徴とする半導体装置を提供する。
望ましくは、ソース／ドレーン拡張層はドープエピタキシャル層で形成され、高濃度ソース／ドレーン領域はドープポリシリコン層で形成される。
上述した他の目的を達成するための本発明は、半導体基板と、前記半導体基板上に順次で形成されたゲート絶縁膜及びゲート電極を含むゲート構造物と、前記ゲート構造物の上面及び側面上に形成された第１絶縁膜と、前記第１絶縁膜から離隔され前記半導体基板上に形成された第２絶縁膜と、前記第２絶縁膜と前記ゲート構造物間の基板表面に形成された低濃度ソース／ドレーン領域と、前記第２絶縁膜と前記ゲート構造物間の間隙を埋めながら、前記絶縁膜上に高濃度ソース／ドレーン領域と、を備えることを特徴とする半導体装置を提供する。
望ましくは、高濃度ソース／ドレーン領域はドープエピタキシャル層またはドープポリシリコン層で形成される。
また、上述した目的を達成するための本発明は、半導体基板上にゲート絶縁膜及びゲート電極が順次に積層されたゲート構造物を形成する段階と、前記ゲート構造物の上面及び側面上に第１絶縁膜を形成する段階と、前記基板上に前記第１絶縁膜から離隔されるように第２絶縁膜を形成する段階と、前記第２絶縁膜と前記ゲート構造物間の基板表面に不純物をイオン注入して低濃度ソース／ドレーン領域を形成する段階と、前記低濃度ソース／ドレーン領域上にソース／ドレーン拡張層を形成する段階と、前記第２絶縁膜上にソース／ドレーン拡張層と連結されるように高濃度ソース／ドレーン領域を形成する段階とを備えることを特徴とする半導体装置の製造方法を提供する。
また、上述した他の目的を達成するための本発明は、半導体基板上にゲート絶縁膜及びゲート電極が順次に積層されたゲート構造物を形成する段階と、前記ゲート構造物の上面及び側面上に第１絶縁膜を形成する段階と、前記基板上に前記第１絶縁膜から離隔されるように第２絶縁膜を形成する段階と、前記第２絶縁膜と前記ゲート構造物間の基板表面に不純物をイオン注入して低濃度ソース／ドレーン領域を形成する段階と、前記第２絶縁膜上に前記第２絶縁膜と前記ゲート構造物間の間隙を埋めるように、高濃度ソース／ドレーン領域を形成する段階と、を備えることを特徴とする半導体装置の製造方法を提供する。
本発明によると、チャンネル領域と低濃度ソース／ドレーン領域を半導体基板の表面内に形成し高濃度のソース/ドレーン領域を絶縁膜上に形成することにより、ＳＯＩトランジスターと類似する構造を有し、バルクシリコン基板上に形成されるトランジスターと同一な動作を実施するＭＯＳトランジスターを具現する。従って、ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させ素子の動作速度を向上させることができる。
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
(実施例１)
図１は本発明の第１実施例によるＮ型ＭＯＳトランジスターの断面図である。
図１は本発明の第１実施例によるＮ型ＭＯＳトランジスターの断面図である。
図１に示すように、半導体装置（１０）上にゲート絶縁膜（１２）及びゲート電極（１８）を含むゲート構造物（ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）（２５）が形成される。また、ゲート構造物（２５）は必要によってゲート電極（１８）上にゲートキャッピング層（２０）をさらに備えることができる。ゲートキャッピング層（２０）はシリコン窒化物やシリコン酸化物のような絶縁物質で形成され、本実施例ではシリコン窒化物でゲートキャッピング層（２０）を形成する。
前記ゲート電極（１８）はポリシリコン層（１４）及び金属シリサイド層（１６）が積層されたポリサイド構造で形成される。
ゲート構造物（２５）の上面及び側面上には第１絶縁膜（２２）が形成される。望ましくは、ゲートパターニングのためのエッチング工程により惹起されたシリコン損傷をキュアリングするために、酸化工程を実施してシリコン酸化物からなった第１絶縁膜（２２）を形成する。
本発明ＭＯＳトランジスターによると、第１絶縁膜（２２）から所定距離ほど離隔されて前記基板（１０）上にシリコン酸化物からなった第２絶縁膜（２６）が形成される。第２絶縁膜（２６）とゲート構造物（２５）間の基板表面には低濃度ソース／ドレーン領域（２８）、即ちＬＤＤ領域が形成される。
低濃度ソース／ドレーン領域（２８）上にはソース／ドレーン拡張層（３０）が形成される。望ましくは、ソース／ドレーン拡張層（３０）はドープエピタキシャル層で形成される。
第２絶縁膜（２６）上にはソース／ドレーン拡張層（３０）と連結されるように高濃度ソース／ドレーン領域（３４）が形成される。望ましくは、前記高濃度ソース／ドレーン領域（３４）はドープポリシリコン層で形成される。
前記高濃度ソース／ドレーン領域（３４）とゲート構造物（２５）間には絶縁物質、望ましくはシリコン窒化物からなったゲートスペーサ（３２）が形成される。望ましくは、前記ゲートスペーサ（３２）はソース／ドレーン拡張層（３０）と同一な幅で形成される。
また、必要によって、前記高濃度ソース／ドレーン領域（３４）の表面に寄生抵抗の減少のための金属シリサイド層（３６）が形成されることができる。
図２乃至図８は、本発明の第１実施例によるＭＯＳトランジスターの製造方法を説明するための断面図である。
図２に示すように、一般の素子分離工程によりシリコンのような半導体基板（１０）をアクティブ領域とフィールド領域に区分した後、前記基板（１０）上に熱酸化工程を実施してシリコン酸化物からなったゲート酸化膜（１２）を形成する。ここで、ゲート酸化膜（１２）はシリコンオキシナイトライドで形成することもできる。
前記ゲート酸化膜（１２）上にポリシリコン層（１４）を蒸着し、一般のドーピング工程、例えば、ＰＯＣ１３拡散、イオン注入またはインサイチュドーピング工程によりポリシリコン層（１４）をｎ＋型にドーピングさせる。続いて、ポリシリコン層（１４）上にタングステンシリサイド（ＷＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）のような金属シリサイド層（１６）を蒸着する。
続いて、金属シリサイド層（１６）上にシリコン窒化物を蒸着しゲートキャッピング層（２０）を形成した後、フォトリソグラフィ工程により層をゲートパターンによりパターニングする。そうすると、ゲート酸化膜（１２）、ゲート電極（１８）及びゲートキャッピング層（２０）からなったゲート構造物（２５）が形成される。
続いて、ゲートパターニングのためのエッチング工程の間に惹起されたシリコン損傷をキュアリングするために酸化工程を実施することによって、ゲート構造物（２５）の上面および側面上に第１絶縁膜（２２）を形成する。
前記第１絶縁膜（２２）及び半導体基板（１０）上にシリコン窒化物を蒸着し、これをエッチバックして第１絶縁膜（２２）の両側面上に犠牲スペーサ（ｓａｃｒｉｆｉｃｉｎｇ ｓｐａｃｅｒ）（２４）を形成する。
図３に示すように、酸化工程を実施して犠牲スペーサ（２４）により露出された基板（１０）の表面を酸化させる。そうすると、前記基板（１０）上に第１絶縁膜（２２）から離隔されて第２絶縁膜（２６）が形成される。
図４に示すように、シリコン酸化物に対する選択比を有するウェットエッチング工程によりシリコン窒化物からなった犠牲スペーサ（２４）を選択的に除去する。ここで、ゲート構造物（２５）はシリコン酸化物からなった第１絶縁膜（２２）により取り囲まれているので、前記エッチングにより損傷を受けない。
図５に示すように、リン（Ｐ）のようなｎ型不純物を傾斜イオン注入して第２絶縁膜（２６）とゲート構造物（２５）間の基板表面にＬＤＤ領域に提供される低濃度ソース／ドレーン領域（２８）を形成する。
図６に示すように、選択的エピタキシャル成長法により低濃度ソース／ドレーン領域（２８）上にｎ型ドープエピタキシャル層を成長させてソース／ドレーン拡張層（３０）を形成する。望ましくは、ソース／ドレーン拡張層（３０）は第２絶縁膜（２６）上に突出されるように成長させる。低濃度ソース／ドレーン領域（２８）とソース／ドレーン拡張層（３０）は第１絶縁膜（２２）により隔離される。
図７に示すように、ソース／ドレーン拡張層（３０）を含む半導体基板（１０）の全面に絶縁膜、例えば、シリコン窒化膜を蒸着し、これをエッチバックしてゲート構造物（２５）の両側面上にゲートスペーサ３２を形成する。望ましくは、ゲートスペーサ（３２）はソース／ドレーン拡張層（３０）と同一な幅で形成する。従って、ゲートスペーサ３２はソース／ドレーン拡張層（３０）上にのみ残留するように形成される。
図８に示すように、第２絶縁膜（２６）上にｎ＋ドープポリシリコン層を蒸着した後、前記ゲート構造物（２５）上の第１絶縁膜（２２）が露出されるまで、ｎ＋ドープポリシリコン層をエッチバックすることにより、高濃度ソース／ドレーン領域（３４）を形成する。前記高濃度ソース／ドレーン領域（３４）はソース／ドレーン拡張層（３０）を通じて低濃度ソース／ドレーン領域（２８）と連結されることにより、ＬＤＤ構造を具現する。
続いて、必要によって、サリサイド工程を実施して露出されたシリコン領域、即ち高濃度ソース／ドレーン領域（３４）の表面に金属シリサイド層（３６）を形成する。
上述したように、本発明の第１実施例によると、チャンネル領域と低濃度ソース／ドレーン領域（２８）を半導体基板（１０）の表面内に形成し、高濃度ソース／ドレーン領域（３４）を第２絶縁膜（２６）に分離された半導体基板（１０）上に形成する。即ち、ＳＯＩ構造と類似するように高濃度ソース／ドレーン領域（３４）の下に第２絶縁膜（２８）が位置しながら、実際的にバルクトランジスターと同一な動作を実施する。従って、ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させ、素子の動作速度を向上させることができる。
(実施例２)
図９は本発明の第２実施例によるＭＯＳトランジスターの断面図である。
図９は本発明の第２実施例によるＭＯＳトランジスターの断面図である。
図９に示すように、本発明の第２実施例にはｎ＋ドープポリシリコンからなった高濃度ソース／ドレーン領域（３８）が第２絶縁膜（２６）とゲート構造物（２５）間の間隙を埋めながら、第２絶縁膜（２６）上に形成されたことを除いては上述した第１実施例と同一である。
具体的に、半導体基板（１０）上にゲート酸化膜（１２）、ゲート電極（１８）及びゲートキャッピング層（２０）を含むゲート構造物（２５）を形成した後、前記ゲート構造物（２５）の上面及び側面上に第１絶縁膜（２２）を形成する。前記基板（１０）上に第１絶縁膜（２２）から離隔されるように第２絶縁膜（２６）を形成した後、イオン注入工程により第２絶縁膜（２６）とゲート構造物（２５）間の基板表面に低濃度ソース／ドレーン領域（２８）を形成する。
続いて、前記低濃度ソース／ドレーン領域（２８）を含む半導体基板（１０）の全面にｎ＋ドープポリシリコン層を蒸着し、これをゲート構造物（２５）上の第１絶縁膜（２２）までエッチバックして第２絶縁膜（２６）とゲート構造物（２５）間の間隙を埋める高濃度ソース／ドレーン領域（３８）を形成する。
サリサイド工程を実施して前記高濃度ソース／ドレーン領域（３８）の表面に金属シリサイド層（３６）を形成した後、結果物の全面にシリコン窒化物を蒸着し、これをエッチバックしてゲート構造物（２５）の両側面上にゲートスペーサ（３２）を形成する。ここで、ゲートスペーサ（３２）は高濃度ソース／ドレーン領域（３８）上に形成される。
(実施例３)
図１０は本発明の第３実施例によるＭＯＳトランジスターの断面図として、高濃度ソース／ドレーン領域（４０）をドープエピタキシャル層で形成したことを除いては、上述した第２実施例と同一である。
図１０は本発明の第３実施例によるＭＯＳトランジスターの断面図として、高濃度ソース／ドレーン領域（４０）をドープエピタキシャル層で形成したことを除いては、上述した第２実施例と同一である。
具体的に、上述した第２実施例と同一にイオン注入工程により第２絶縁膜（２６）とゲート構造物（２５）間の基板表面に低濃度ソース／ドレーン領域（２８）を形成した後、選択的エピタキシャル成長法を利用して低濃度ソース／ドレーン領域（２８）上にｎ＋ドープエピタキシャル層を成長させる。ここで、ｎ＋ドープエピタキシャル層は第２絶縁膜（２６）上に伸張されるように成長させる。従って、第２絶縁膜（２６）上に第２絶縁膜（２６）とゲート構造物（２５）間の間隙を埋める高濃度ソース／ドレーン領域（４０）が形成される。
(実施例４)
図１１は本発明の第４実施例によるメモリセルトランジスターの断面図である。
図１１は本発明の第４実施例によるメモリセルトランジスターの断面図である。
図５に示すように、半導体基板（５０）上にゲート絶縁膜（５２）、ゲート電極（５８）及びゲートキャッピング層（６０）を含む二つのゲート構造物（７５）がお互いに離隔され形成される。ゲート電極（５８）はポリシリコン層（５４）及び金属シリサイド層（５６）が積層されたポリサイド構造で形成される。前記ゲートキャッピング層（６０）は必要によって形成しなくてもいいし、本実施例ではシリコン窒化物にゲートキャッピング層（６０）を形成する。
各々のゲート構造物（７５）の上面及び側面上には第１絶縁膜（６２）が形成される。望ましくは、前記第１絶縁膜（６２）はゲートパターニングのためのエッチング工程により惹起されるシリコン損傷をキュアリングするための酸化工程で形成する。
前記第１絶縁膜（６２）から所定距離離隔された半導体基板（５０）の表面上に第２絶縁膜（６６）が形成される。望ましくは、第２絶縁膜（６６）は酸化工程で形成される。
前記第２絶縁膜（６６）とゲート構造物（７５）間の基板表面にはイオン注入工程により低濃度ソース／ドレーン領域（６８）が形成される。
前記低濃度ソース／ドレーン領域（６８）上には第２絶縁膜（６６）とゲート構造物（７５）間の間隙を埋めて、前記第２絶縁膜（６６）上に延びられる高濃度ソース／ドレーン領域（７０ａ、７０ｂ）が形成される。ここで、前記高濃度ソース／ドレーン領域（７０ａ、７０ｂ）のうちのいずれか一つの領域、望ましくは、ドレーン領域（７０ｂ）は前記二つのゲート構造物（７５）間の第２絶縁膜（６６）上で連結されるように形成される。従って、二つのゲート電極（５８）が一つのドレーン領域（７０ｂ）を共有するメモリセル構造を具現することができる。
望ましくは、高濃度ソース／ドレーン領域（７０ａ、７０ｂ）は上述した第３実施例と同一に選択的エピタキシャル成長法によるｎ＋ドープエピタキシャル層で形成される。ここで、ｎ＋ドープエピタキシャル層は二つのゲート構造物（７５）間でお互いに向き合うように成長させる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を脱しない範囲内で、本発明を修正または変更できる。
本発明によると、チャンネル領域と低濃度ソース／ドレーン領域（即ち、ＬＤＤ領域）を半導体基板の表面内に形成し、高濃度ソース／ドレーン領域を絶縁膜上に形成することにより、ＳＯＩトランジスターと類似する構造を有しながら、バルクシリコン基板上に形成されるトランジスターと同一な動作を実施するＭＯＳトランジスターを具現する。従って、ショートチャンネル効果を抑制し、ソース／ドレーン接合キャパシタンスを減少させて素子の動作速度を向上させることができる。
１０、５０ 半導体基板
１２、５２ ゲート絶縁膜
１８、５８ ゲート電極
２０、６０ ゲートキャッピング層
２２、６２ 第１絶縁膜
２４ 犠牲スペーサ
２５、７５ ゲート構造物
２６、６６ 第１絶縁膜
２８、６８ 低濃度ソース／ドレーン領域
３０ ソース／ドレーン拡張層
３２、７２ ゲートスペーサ
３４、３８、４０、７０ａ、７０ｂ 高濃度ソース／ドレーン領域
３６ 金属シリサイド層
１２、５２ ゲート絶縁膜
１８、５８ ゲート電極
２０、６０ ゲートキャッピング層
２２、６２ 第１絶縁膜
２４ 犠牲スペーサ
２５、７５ ゲート構造物
２６、６６ 第１絶縁膜
２８、６８ 低濃度ソース／ドレーン領域
３０ ソース／ドレーン拡張層
３２、７２ ゲートスペーサ
３４、３８、４０、７０ａ、７０ｂ 高濃度ソース／ドレーン領域
３６ 金属シリサイド層
Claims (14)
- 半導体基板と、
前記半導体基板上に順次で形成されたゲート絶縁膜及びゲート電極を含むゲート構造物と、
前記ゲート構造物の上面及び側面上に形成された第１絶縁膜と、
前記第１絶縁膜から離隔され前記半導体基板上に形成された第２絶縁膜と、
前記第２絶縁膜と前記ゲート構造物間の基板表面に形成された低濃度ソース／ドレーン領域と、
前記低濃度ソース／ドレーン領域上に第２絶縁膜とゲート構造物間の間隙を埋めて、前記第２絶縁膜上に延びられるように形成された高濃度ソース／ドレーン領域を備えて、
前記高濃度ソース／ドレーン領域のうちのいずれか一つ領域が隣接する二つの前記ゲート構造物間の第２絶縁膜上で連結されるように形成されたことを特徴とする半導体装置。 - 前記高濃度ソース／ドレーン領域はドープエピタキシャル層で形成されたことを特徴とする請求項１に記載の半導体装置。
- 半導体基板上にゲート絶縁膜及びゲート電極が順次に積層されたゲート構造物を形成する段階と、
前記ゲート構造物の上面、第１側面及び第２側面上に第１絶縁膜を形成する段階と、
前記基板上に前記第１絶縁膜から離隔されるように第２絶縁膜を形成する段階と、
前記第２絶縁膜と前記ゲート構造物間の基板表面に不純物をイオン注入して低濃度ソース／ドレーン領域を形成する段階と、
前記低濃度ソース／ドレーン領域上にソース／ドレーン拡張層を形成する段階と、
前記第２絶縁膜上にソース／ドレーン拡張層と連結されるように高濃度ソース／ドレーン領域を形成する段階とを備えることを特徴とする半導体装置の製造方法。 - 前記ソース／ドレーン拡張層は選択的エピタキシャル成長法によるドープエピタキシャルで形成することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記高濃度ソース／ドレーン領域はドープポリシリコン層を蒸着して形成することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記第２絶縁膜を形成する段階は、
前記第１絶縁膜の第１側面及び第２側面上に犠牲スペーサを形成する段階と、
酸化工程を実施して前記犠牲スペーサにより露出された基板上に第２絶縁膜を形成する段階と、
前記犠牲スペーサを除去する段階とを含むことを特徴とする請求項３に記載の半導体装置の製造方法。 - 前記犠牲スペーサはシリコン窒化物で形成することを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記高濃度ソース／ドレーン領域を形成する段階前に、前記ゲート構造物の両側壁に絶縁物質からなったゲートスペーサを形成する段階をさらに備えることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記ゲートスペーサはシリコン窒化物で形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記ゲートスペーサは前記ソース／ドレーン拡張層と同一な幅で形成することを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記第１及び第２絶縁膜はシリコン酸化物で形成することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記ゲート構造物は前記ゲート電極上に形成されたゲートキャッピング層をさらに備えることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記ゲートキャッピング層はシリコン窒化物で形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
- 前記高濃度ソース／ドレーン領域を形成する段階後、前記高濃度ソース／ドレーン領域の表面に金属シリサイド層を形成する段階をさらに備えることを特徴とする請求項３に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065649A KR100485690B1 (ko) | 2002-10-26 | 2002-10-26 | 모스 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146825A JP2004146825A (ja) | 2004-05-20 |
| JP4519442B2 true JP4519442B2 (ja) | 2010-08-04 |
Family
ID=29267963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003358405A Expired - Fee Related JP4519442B2 (ja) | 2002-10-26 | 2003-10-17 | Ｍｏｓトランジスター及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7119435B2 (ja) |
| JP (1) | JP4519442B2 (ja) |
| KR (1) | KR100485690B1 (ja) |
| CN (1) | CN100435353C (ja) |
| DE (1) | DE10341359B4 (ja) |
| GB (1) | GB2395602B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332993A (ja) * | 2004-05-20 | 2005-12-02 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| KR100613349B1 (ko) * | 2004-12-22 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 두 개 이상의 구동 전압을 갖는 게이트를 포함하는 반도체소자 및 그 제조 방법 |
| US7414277B1 (en) * | 2005-04-22 | 2008-08-19 | Spansion, Llc | Memory cell having combination raised source and drain and method of fabricating same |
| JP2007027231A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置の製造方法及び、半導体装置 |
| KR100701405B1 (ko) * | 2005-11-21 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 모스트랜지스터 및 그 제조방법 |
| US7977185B2 (en) * | 2005-11-22 | 2011-07-12 | International Business Machines Corporation | Method and apparatus for post silicide spacer removal |
| US11049939B2 (en) | 2015-08-03 | 2021-06-29 | Semiwise Limited | Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation |
| US11373696B1 (en) | 2021-02-19 | 2022-06-28 | Nif/T, Llc | FFT-dram |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318062A (ja) * | 1989-06-15 | 1991-01-25 | Toshiba Corp | 半導体装置 |
| JPH0374848A (ja) * | 1989-08-16 | 1991-03-29 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
| JPH0621449A (ja) * | 1992-07-06 | 1994-01-28 | Sony Corp | 短チャネルｍｏｓ型トランジスタおよびその製造方法 |
| JPH08340113A (ja) * | 1995-06-07 | 1996-12-24 | Sgs Thomson Microelectron Inc | 集積回路において平坦化構造を形成する方法 |
| JPH10200106A (ja) * | 1997-01-13 | 1998-07-31 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000114262A (ja) * | 1998-10-05 | 2000-04-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001223355A (ja) * | 2000-02-09 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001230411A (ja) * | 1993-03-22 | 2001-08-24 | Sharp Corp | 隆起型ストラップ構造ｍｏｓトランジスタの製造方法 |
| JP2002280551A (ja) * | 2001-01-16 | 2002-09-27 | Chartered Semiconductor Mfg Ltd | 階段形状の絶縁層上に隆起した自己整合ソース／ドレーンｃｍｏｓデバイスを製造する方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112574A (ja) | 1973-02-24 | 1974-10-26 | ||
| JPS5816337B2 (ja) | 1975-06-13 | 1983-03-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS61198780A (ja) * | 1985-02-28 | 1986-09-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0671073B2 (ja) | 1989-08-29 | 1994-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5093275A (en) | 1989-09-22 | 1992-03-03 | The Board Of Regents, The University Of Texas System | Method for forming hot-carrier suppressed sub-micron MISFET device |
| US5156994A (en) * | 1990-12-21 | 1992-10-20 | Texas Instruments Incorporated | Local interconnect method and structure |
| US5216282A (en) | 1991-10-29 | 1993-06-01 | International Business Machines Corporation | Self-aligned contact studs for semiconductor structures |
| DE69534688D1 (de) * | 1994-10-31 | 2006-01-19 | St Microelectronics Inc | Verfahren zur Bildung von erhöhten Source- und Drainzonen in integrierten Schaltungen |
| EP0785573B1 (en) | 1994-10-31 | 2005-12-14 | STMicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
| US5545581A (en) | 1994-12-06 | 1996-08-13 | International Business Machines Corporation | Plug strap process utilizing selective nitride and oxide etches |
| US5516994A (en) * | 1994-12-27 | 1996-05-14 | Lay; Brian | Alarm continuity switch |
| US5597746A (en) * | 1995-08-09 | 1997-01-28 | Micron Technology, Inc. | Method of forming field effect transistors relative to a semiconductor substrate and field effect transistors produced according to the method |
| US5830798A (en) * | 1996-01-05 | 1998-11-03 | Micron Technology, Inc. | Method for forming a field effect transistor |
| US5827768A (en) | 1997-07-07 | 1998-10-27 | National Science Council | Method for manufacturing an MOS transistor having a self-aligned and planarized raised source/drain structure |
| US6271577B1 (en) | 1997-12-17 | 2001-08-07 | Texas Instruments Incorporated | Transistor and method |
| US6355955B1 (en) * | 1998-05-14 | 2002-03-12 | Advanced Micro Devices, Inc. | Transistor and a method for forming the transistor with elevated and/or relatively shallow source/drain regions to achieve enhanced gate electrode formation |
| US6232641B1 (en) * | 1998-05-29 | 2001-05-15 | Kabushiki Kaisha Toshiba | Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor |
| US6218271B1 (en) | 1999-10-08 | 2001-04-17 | United Microelectronics Corp. | Method of forming a landing pad on the drain and source of a MOS transistor |
| US6284610B1 (en) | 2000-09-21 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce compressive stress in the silicon substrate during silicidation |
| KR100705211B1 (ko) * | 2000-12-27 | 2007-04-06 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100499159B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 리세스 채널을 갖는 반도체장치 및 그 제조방법 |
-
2002
- 2002-10-26 KR KR10-2002-0065649A patent/KR100485690B1/ko active IP Right Grant
-
2003
- 2003-05-15 US US10/440,354 patent/US7119435B2/en not_active Expired - Lifetime
- 2003-05-26 CN CNB03136988XA patent/CN100435353C/zh not_active Expired - Lifetime
- 2003-09-08 DE DE10341359A patent/DE10341359B4/de not_active Expired - Lifetime
- 2003-09-18 GB GB0321893A patent/GB2395602B/en not_active Expired - Lifetime
- 2003-10-17 JP JP2003358405A patent/JP4519442B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-03 US US11/381,517 patent/US20060211197A1/en not_active Abandoned
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318062A (ja) * | 1989-06-15 | 1991-01-25 | Toshiba Corp | 半導体装置 |
| JPH0374848A (ja) * | 1989-08-16 | 1991-03-29 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
| JPH0621449A (ja) * | 1992-07-06 | 1994-01-28 | Sony Corp | 短チャネルｍｏｓ型トランジスタおよびその製造方法 |
| JP2001230411A (ja) * | 1993-03-22 | 2001-08-24 | Sharp Corp | 隆起型ストラップ構造ｍｏｓトランジスタの製造方法 |
| JPH08340113A (ja) * | 1995-06-07 | 1996-12-24 | Sgs Thomson Microelectron Inc | 集積回路において平坦化構造を形成する方法 |
| JPH10200106A (ja) * | 1997-01-13 | 1998-07-31 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000114262A (ja) * | 1998-10-05 | 2000-04-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001223355A (ja) * | 2000-02-09 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002280551A (ja) * | 2001-01-16 | 2002-09-27 | Chartered Semiconductor Mfg Ltd | 階段形状の絶縁層上に隆起した自己整合ソース／ドレーンｃｍｏｓデバイスを製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146825A (ja) | 2004-05-20 |
| DE10341359B4 (de) | 2007-12-27 |
| CN100435353C (zh) | 2008-11-19 |
| GB2395602A (en) | 2004-05-26 |
| DE10341359A1 (de) | 2004-06-03 |
| US20040080003A1 (en) | 2004-04-29 |
| KR100485690B1 (ko) | 2005-04-27 |
| GB0321893D0 (en) | 2003-10-22 |
| CN1492515A (zh) | 2004-04-28 |
| US20060211197A1 (en) | 2006-09-21 |
| US7119435B2 (en) | 2006-10-10 |
| GB2395602B (en) | 2005-03-02 |
| KR20040036452A (ko) | 2004-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5319046B2 (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
| US7795670B2 (en) | Semiconductor device and method for fabricating the same | |
| US20090173992A1 (en) | Semiconductor device with improved performance characteristics | |
| KR100549008B1 (ko) | 등방성식각 기술을 사용하여 핀 전계효과 트랜지스터를제조하는 방법 | |
| JP2000269485A (ja) | 半導体素子およびその製造方法 | |
| JP4394385B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007027738A (ja) | 半導体装置及びその製作方法 | |
| US10014406B2 (en) | Semiconductor device and method of forming the same | |
| JP2008091905A (ja) | ＦｉｎＦＥＴを備えた半導体素子の製造方法 | |
| KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
| US20060211197A1 (en) | Mos transistor and method of manufacturing the same | |
| JP4567969B2 (ja) | 半導体素子のトランジスタ製造方法 | |
| JP3744694B2 (ja) | トランジスターの特性を改善するための半導体装置製造方法 | |
| JP2951893B2 (ja) | 半導体素子のトランジスター製造方法 | |
| JP3360064B2 (ja) | 半導体素子の製造方法 | |
| US20210005729A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8658491B2 (en) | Manufacturing method of transistor structure having a recessed channel | |
| JP2003197907A (ja) | エピタキシャル層を利用するトランジスター構造及びその製造方法 | |
| KR100341182B1 (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR20080006268A (ko) | 터널링 전계 효과 트랜지스터의 제조 방법 | |
| JP2008066548A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7211491B2 (en) | Method of fabricating gate electrode of semiconductor device | |
| KR101052871B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR100933798B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4519442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |