JP5319046B2 - ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 - Google Patents
ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 Download PDFInfo
- Publication number
- JP5319046B2 JP5319046B2 JP2005061644A JP2005061644A JP5319046B2 JP 5319046 B2 JP5319046 B2 JP 5319046B2 JP 2005061644 A JP2005061644 A JP 2005061644A JP 2005061644 A JP2005061644 A JP 2005061644A JP 5319046 B2 JP5319046 B2 JP 5319046B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- active pattern
- trench
- region
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 194
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 125000006850 spacer group Chemical group 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 50
- 230000015572 biosynthetic process Effects 0.000 description 43
- 239000003990 capacitor Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 239000007943 implant Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000009966 trimming Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02B—HYDRAULIC ENGINEERING
- E02B5/00—Artificial water canals, e.g. irrigation canals
- E02B5/08—Details, e.g. gates, screens
- E02B5/085—Arresting devices for waterborne materials, e.g. gratings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
前記SOI基板に半導体素子を形成する場合、接合容量の減少、集積度の増加、駆動電流の増加などの長所を有する。しかし、一方、上部シリコン層の膜厚さ不均一性によるしきい電圧変化、不動チャンネル効果、基板下面との絶縁によるセルフ・ヒーティング効果(self-heating)効果による駆動電流の劣化などの問題がある。
これを解決するために、前記基板の下にベリード酸化膜パターンを形成する工程が開発されつつある。例えば、ソース/ドレインコンタクト領域の下に選択的にベリード絶縁膜(buried insulation layer)パターンが形成されているトランジスタが特許文献1に開示されている。しかし、前記工程によると、ソース/ドレインとのコンタクト面積が減少されコンタクト抵抗が増加される。また、前記ソース/ドレインとウエル領域と間が互いに接触する構成を有するので、接合漏洩電流を充分に減少できなくなる。
従って、量産性の観点で競争力を有し、接合漏洩電流及び接合容量を減少させることができる半導体装置を形成する方法が要求される。
本発明の第2目的は、前記半導体装置を形成することができる方法を提供することにある。
また、前記アクティブパターンは一般の熱酸化工程及び窒化膜蒸着工程などを適用して形成することができ、前記アクティブパターンの形成の際、所要とされる費用を節減することができる。
特に、前記アクティブパターン上に形成されるトランジスタは接合容量の減少、接合漏洩電流の減少、駆動電流の増加などの優秀な特性を有することができる。
図1ないし図9は本発明の第1の実施形態によるアクティブ領域形成方法を示す斜視図である。図10ないし図18は本発明の第1の実施形態によるアクティブ領域形成方法の各段階別断面図である。
図10ないし図18の各左側の図はアクティブパターンの広い線幅部位を切断した断面図であり、各右側の図はアクティブパターンの狭い線幅部位を切断した断面図である。即ち、図10ないし図18の各左側の図は図1のI−I’方向に切断した断面図であり、各右側の図はII−II’方向に切断した断面図である。
続いて、フォトリソグラフィ工程によって前記窒化膜を乾式エッチングして窒化膜パターン14を形成する。前記窒化膜パターン14をエッチングマスクとして用いて前記バッファ酸化膜を乾式エッチングしてバッファ酸化膜パターン12を形成する。続けて、前記窒化膜パターン14をエッチングマスクとして用いて露出された基板10を所定深さにエッチングしてトレンチ16を形成する。
以下、前記シリコン基板で、トレンチを形成することによって突出される基板部位を予備アクティブパターンとし、前記予備アクティブパターン及びトレンチ下の基板部位を本体部分とする。
前記トレンチ16によって画定される予備アクティブパターン20は上面が平坦であり、中心部分の両側が膨らんだタイプ(Bulged type)を有するようにする。
図2及び図11に示すように、前記トレンチエッチング工程の間、高エネルギーのイオン衝撃から惹起されたシリコン損傷をキュアリングするためにトレンチ16の露出された部分が酸化雰囲気で熱処理される。それにより、露出されたシリコンと酸化剤との酸化反応によって、トレンチ16の底面と側壁を含む内面上にトレンチ内壁酸化膜22が形成される。
また、前記ライナー24は後続酸化工程で酸素O2がトレンチ内壁酸化膜22に浸透してトレンチ16の内壁を追加酸化させることを防止するための役割もする。
図4及び図13に示すように、前記トレンチ16底面に形成されているトレンチ内壁酸化膜22が露出されるように前記ライナー24を異方性食刻して、前記トレンチ内壁酸化膜上に窒化膜スペーサ26を形成する。前記窒化膜スペーサ26は前記予備アクティブパターン20の表面を完全に取り囲む形態を有する。
前記等方性食刻は化学乾式エッチ(Chemical dry etch、CDE)工程によって実施することができる。
しかし、以前の工程で、前記アクティブパターン20aの下部側壁の露出面積が充分に確保される場合には前記基板の等方性食刻工程を省略することもできる。
図7及び図16に示すように、前記アクティブパターン20a及びトレンチ16底面に露出されたシリコン基板を熱酸化させアクティブパターン下部側面にアクティブベリード酸化膜パターン30を形成する。
他の方法では、前記アクティブベリード絶縁膜パターンは化学気相蒸着工程によっても形成されることができる。しかし、この場合には、以前の工程で基板の等方性食刻工程を必ず実施してリセスされたアクティブパターンに形成されなければならない。このとき、前記アクティブパターンは前記第1領域の下部は基板本体部分と離隔され、前記第2領域の下部は本体と連結されるように形成することが望ましい。
続いて、燐酸のような窒化物エッチャントを用いて湿式エッチング工程で前記窒化膜パターン14を除去した後、ふっ酸(HF)のような酸化物をエッチャントを用いた湿式エッチング工程で前記バッファ酸化膜パターン12を除去して、フィールド領域とアクティブ領域を区分する。
図9及び図18に示すように、燐酸水溶液のような窒化物系列エッチャントを用いたエッチング工程によって前記窒化膜パターン14を除去し、HF水溶液のような酸化物系列エッチャントを用いたエッチング工程によって前記バッファ酸化膜パターン12を除去する。これにより、前記フィールド領域とアクティブ領域が前記基板10上に互いに分離される。
示されたように、アクティブ領域で相対的に小さい幅を有する第1領域は下部のアクティブベリード酸化膜パターンによって基板の本体部分と絶縁され、前記アクティブパターンで相対的に大きい幅を有する第2領域は基板の本体部分と連結される。
従って、前記アクティブパターンに形成される半導体素子は、所定部位で基板の本体部分と絶縁されている接合容量の減少、接合漏洩電流の減少、駆動電流の増加などの長所を有する。また、前記アクティブパターンの所定部位には基板の本体部分と連結されているセルフ・ヒーティング効果を抑制することができる。
図20は本発明の第2の実施形態によるアクティブ領域の平面図である。
第2の実施形態はアクティブパターンの形状を除いては前記第1の実施形態と同一である。第2の実施形態は前記アクティブパターンを形成するためのマスク形成工程を除いては第1の実施形態で説明したのと同一の工程で形成することができる。第2の実施形態のアクティブパターン20aの上面は平坦であり、予備アクティブパターンの中心部分のうちで一方の方のみ脹らんだ形状を有する。
また、前記第1の実施形態と同様に前記アクティブパターンで相対的に小さい幅を有する第1領域は下部のアクティブベリード酸化膜パターンによって基板の本体部分と絶縁され、前記アクティブパターンで相対的に大きい幅を有する第2領域は基板の本体部分と連結される。
図21ないし図27は本発明の第3の実施形態によるDRAMのセルトランジスタ形成方法を示す断面図である。図28は本発明の第3の実施形態によるDRAMのセルトランジスタの形成方法を示す平面図である。
図21に示すように、バルクシリコン基板10上にバッファ酸化膜を形成する。前記バッファ酸化膜は以後シリコン窒化膜を形成する際ストレスを緩和させるための膜である。続いて、前記バッファ酸化膜上にシリコン窒化膜を形成する。
続いて、予備アクティブパターン20を形成するためのフォトリソグラフィ工程によって前記窒化膜を乾式エッチングして窒化膜パターン14を形成する。前記窒化膜パターン14をエッチングマスクとして用いて前記バッファ酸化膜を乾式エッチングしてバッファ酸化膜パターン12を形成する。続けて、窒化膜パターン14をエッチングマスクとして用いて露出された基板10を所定深さにエッチングしてトレンチ16を形成する。
ここで、前記予備アクティブパターンを形成するためのフォトリソグラフィ工程のマージンを高めるために前記窒化膜上に反射防止装置ARL(図示せず)を形成することもできる。
以下、前記シリコン基板10で、トレンチ16を形成することによって突出される基板部位を予備アクティブパターン20とし、前記予備アクティブパターン20及びトレンチの下の基板部位を本体部分21とする。
一方、DRAMの場合、セルトランジスタのソース/ドレインにそれぞれビットライン及びキャパシタが連結されなければならないので、これらが互いにオーバーラップしないように連結し設計しなければならない。
前記キャパシタ及びビットラインが互いにオーバーラップされないようにするために、前記予備アクティブパターン20の上面は少なくとも2つの幅を有するように形成する。望ましくは、前記予備アクティブパターン20はビットラインと連結される不純物が形成されるパターン中心部分の線幅が拡張された形状を有するように形成する。即ち、第1の実施形態のように、前記予備アクティブパターン20は上面が平坦であり、中心部分の両側が脹らんだ形状を有するようにする。このとき、前記予備アクティブパターン20は相対的に脹らんだ部位の線幅がさらに大きい。
前記トリミング工程の際、前記トレンチ16の下面に露出された基板が一定厚さにエッチングされる。従って、以前のトレンチ16形成工程で素子分離のために要求されるトレンチ深さに比べて薄い厚さでエッチングが行われても、前記トリミング工程でトレンチ下部基板のエッチングが行われ素子分離に要求される充分なトレンチ深さを有するようになる。
図23に示すように、前記アクティブパターン20a及びトレンチ底面に露出されたシリコン基板を熱酸化させ前記アクティブパターン下部の端部からアクティブパターン内側に延長されるアクティブベリード絶縁膜パターン50を形成する。
具体的に、前記アクティブパターン20aは、前記ビットラインと連結される不純物領域の形成される部位は相対的に大きい線幅を有し、前記キャパシタと連結される不純物領域が形成される部位は相対的に小さい線幅を有する。従って、相対的に小さい線幅を有する前記キャパシタと連結される不純物領域が形成される部位は、前記アクティブパターン20a下部が完全に酸化され基板の本体部分21と絶縁されるようにする。また、前記ビットラインと連結される不純物領域と、前記キャパシタと連結される不純物領域との間に該当するチャンネル形成領域下部に位置する基板も酸化され、基板の本体部分21と垂直方向に絶縁されるようにする。そして、相対的に大きい線幅を有する前記ビットラインと連結される不純物領域が形成される部位は、前記アクティブパターン20a下部が部分的に酸化され本体部分21と連結されるようにする。
図24に示すように、前記トレンチ16を満たせるようにギャップ埋立特性の優秀な酸化膜をCVD方式で蒸着させトレンチ埋立酸化膜32を形成する。続いて、前記窒化膜パターン14の上部表面まで前記トレンチ埋立酸化膜32を科学機械的研摩CMPまたはエッチバック方法で除去する。続いて、燐酸のような窒化物エッチャントを用いて湿式エッチング工程で前記窒化膜パターン14を除去した後、前記バッファ酸化膜パターン12を除去して、フィールド領域とアクティブ領域とを区分する。
ところで、前記チャンネルが形成される領域の下部にはアクティブベリード酸化膜パターン50が形成され垂直方向に基板本体部分21と絶縁されている。また、前記キャパシタと接続する不純物領域が形成される部位の下部にもアクティブベリード酸化膜パターン50が形成されている。従って、後続工程によって形成されるセルトランジスタは接合漏洩電流が減少される効果がある。従って、従来に比べて前記しきい電圧調節のためのインプラント工程の際前記P型不純物を高濃度に注入することが可能となる。前記P型不純物はホウ素またはBF2を含み、1×1013cm-2以上に注入することができる。前記のように、チャンネル領域が高濃度にイオン注入されることによって前記セルトランジスタのショートチャンネル効果を改善することができる。
図26に示すように、前記チャンネル領域が形成されている基板10上にゲート絶縁膜を形成する。前記ゲート絶縁膜上にゲート電極膜及びハードマスク膜を形成する。続いて、前記ハードマスクを通常のフォトリソグラフィ工程によってパターニングしてハードマスクを形成し、前記ハードマスクをエッチングマスクとして前記ゲート電極膜及びゲート絶縁膜をエッチングする。
前記工程によって、ゲート絶縁膜パターン62、ゲート電極膜パターン64及びハードマスクパターン66で構成されるゲート構造物が形成される。
続いて、前記ゲートスペーサ68が形成されたゲート構造物をイオン注入マスクとしてイオン注入工程を実施してトランジスタのソース/ドレイン70を形成する。前記ソース/ドレイン70はキャパシタと接続するための不純物70a及びビットラインと接続するための不純物領域70bを含む。
前記工程によってDRAMのセルトランジスタが形成される。
示されたように、本発明の第2の実施形態によるDRAMのセルトランジスタは一つの単位アクティブパターンに2個の有効トランジスタが形成される。そして、前記ビットラインと接続する不純物領域70bは前記アクティブパターン20a中心部位に形成され各トランジスタに共通に使用され、前記キャパシタと接続する不純物領域70aは前記アクティブパターン20a両側の端部にそれぞれ形成される。
前記アクティブパターン20aにより、前記ビットラインと接続する不純物70bは下部の基板10に連結されている。従って、基板本体21からバイアスを加えることができ、バックバイアスによるしきい電圧調整が可能である。
さらに、部分的に基板本体と絶縁されているアクティブパターンを形成する過程を通常の熱酸化工程及び窒化膜蒸着工程などを適用して遂行することができるので低費用で前記工程を実施することができるという長所がある。
第4の実施形態はアクティブベリード酸化膜パターンがトランジスタでキャパシタと接続する不純物領域下部までのみ延長されることを除いては前記第3の実施形態と同一である。従って、各工程順序や進行過程は前記第3の実施形態と非常に類似している。前記第3の実施形態との工程的差異を中心に説明すると次のようである。
前記予備アクティブパターン内部に拡張されるアクティブベリード酸化膜パターンの大きさが小さくなるので、前記アクティブベリード酸化膜パターンの上面のすぐ上にキャパシタと接続する不純物領域が形成されるようにするためにはトレンチ厚さを減少させなければならない。このとき、前記トレンチは素子分離のために要求されるフィールド酸化膜厚さに比べて小さく形成しなければならない。具体的に、前記トレンチは前記素子分離のために要求されるフィールド酸化膜厚さから前記トレンチの下にアクティブベリード酸化膜パターンが形成される厚さを引いた厚さに形成することができる。
前記第4の実施形態は、アクティブパターンで領域別に線幅の差異が大きくない場合に適用することができる。これは前記アクティブパターンで領域別に線幅の差異が大きくない場合には前記第3の実施形態のようにビットラインと接続する不純物領域部位のみが基板と連結されるように工程条件を合わせることが容易ではないためである。即ち、前記基板等方性食刻工程及び酸化工程によって前記アクティブベリード酸化膜パターンが過度に形成される場合、ビットラインと接続する不純物領域部位も基板と絶縁される可能性が非常に大きいためである。
図30ないし図33は本発明の第5の実施形態によるプレーナー・トランジスタの製造方法を説明するための断面図である。図34は本発明の第5の実施形態によるプレーナー・トランジスタの平面図である。
前記第1の実施形態のように、予備アクティブパターン20は上面が平坦で、中心部分の両側が脹らんでいる形状を有するようにする。このとき、前記予備アクティブパターンは相対的に脹らんでいる部位の線幅がさらに大きい。
次に、前記予備アクティブパターンの端部に位置する基板10を一定厚さにエッチングして前記アクティブパターン41を形成する。
本実施形態において、前記アクティブパターン41で線幅が相対的に大きい部位はゲートが形成される領域になり、アクティブパターン41で線幅が相対的に小さい部位はソース/ドレインが形成される領域になる。
前記アクティブベリード酸化膜パターン53は少なくとも前記ソース/ドレインが形成される領域の下部までは延長されるように形成する。また、前記アクティブベリード酸化膜パターン53は前記ソース/ドレインの下面のすぐ下に形成され前記ソース/ドレイン下面と接触するように形成する。
即ち、相対的に大きい線幅を有する前記チャンネル形成部位の前記アクティブパターン41の下部は部分的に酸化され、基板の本体部分と連結されるようにする。そして、相対的に小さい線幅を有する前記ソース/ドレインが形成される部位に該当する前記アクティブパターン41下部は全部酸化され本体部分と絶縁されるようにする。
前記アクティブ領域及びフィールド領域が区分された基板上に以後のインプラント工程の際、基板の損傷を防止するための酸化膜(図示せず)を形成した後、しきい電圧調節及びチャンネル形成のためのインプラント工程を実施する。前記インプラント工程の後、前記損傷防止用酸化膜を除去する。
続いて、前記ゲート構造物87及び基板上にシリコン窒化膜を蒸着させ前記シリコン窒化膜を異方性エッチングする。前記工程によって、前記ゲート構造物側壁にゲートスペーサ88が形成される。
図35ないし図40は本発明の第6の実施形態によるDRAMのセルトランジスタの形成方法を示す断面図である。以下、説明するセルトランジスタはリセス型トランジスタである。
ところで、DRAMの場合、セルトランジスタのソース/ドレインにそれぞれビットライン及びキャパシタが連結されなければならないので、これらが互いにオーバーラップしないように連結し設計しなければならない。前記セルトランジスタが形成される前記アクティブパターンで、前記アクティブパターンの両側の端部に形成される不純物領域にはキャパシタが連結され、前記アクティブパターンの中心部位に形成される不純物領域にはビットラインが連結される。
次に、前記予備アクティブパターンの端部に位置する半導体基板が一定厚さ分だけエッチングされるようにトリミングしてアクティブパターンを形成する。
前記アクティブベリード酸化膜パターン54は前記アクティブパターン42下部の端部から、セルチャンネルでキャパシタと連結される不純物領域の下部までのみ延長されるように形成される。即ち、前記アクティブベリード酸化膜パターン54はチャンネルが形成される領域までは延長されないように形成する。
具体的に、前記アクティブパターン42は前記ビットラインと連結される不純物領域が形成される部位は相対的に大きい線幅を有し、前記キャパシタと連結される不純物領域が形成される部位は相対的に小さい線幅を有する。従って、相対的に小さい線幅を有する前記キャパシタと連結される不純物領域が形成される部位は、前記アクティブパターン下部が完全に酸化され基板の本体部分と絶縁されるようにする。また、相対的に大きい線幅を有する前記ビットラインと連結される不純物領域が形成される部位は、前記アクティブパターン下部が部分的に酸化され本体部分と連結されるようにする。このとき、前記チャンネルが形成される部位は酸化されないようにする。
前記アクティブ領域及びフィールド領域が区分された基板10上に以後のインプラント工程の際基板損傷を防止するための酸化膜(図示せず)を形成した後、しきい電圧調節及びチャンネル形成のためのインプラント工程を実施する。DRAMのセルトランジスタはNMOSトランジスタであるので前記チャンネル形成のためにはP型不純物をドーピングする。続いて、前記損傷防止用酸化膜を除去する。
図39に示すように、前記リセス100の内部表面及びアクティブ領域表面上にゲート絶縁膜を形成する。前記ゲート絶縁膜上にゲート電極膜及びハードマスク膜を形成する。続いて、前記ハードマスク膜を通常のフォトリソグラフィ工程によってパターニングしてハードマスク106を形成し、前記ハードマスク106をエッチングマスクとして用いて前記ゲート電極膜及びゲート絶縁膜をエッチングする。前記工程によって、ゲート絶縁膜パターン102、ゲート電極膜パターン104及びハードマスク106からなるゲート構造物108が形成される。
続いて、前記窒化膜スペーサ110が形成されたゲート構造物108をイオン注入マスクとして用いてイオン注入工程を遂行してトランジスタのソース/ドレイン112を形成する。前記イオン注入工程はキャパシタと接続するための不純物領域112a下面が前記アクティブベリード酸化膜パターン54上面と接触するように実施する。従って、ソース/ドレイン領域112と基板10と間の接合キャパシタンスを最小化することができる。
示されたように、本発明の第6の実施形態によるDRAMのセルトランジスタはリセスチャンネルを有する。従って、前記セルトランジスタのチャンネル長さが増加されショートチャンネル効果を最小化することができる。
図41に示すように、バルク半導体基板10の所定部位に予備アクティブパターンを形成するためのフィールド用トレンチ16を形成する。このとき、前記フィールド用トレンチ深さは少なくとも形成しようとするトランジスタのゲートリセスの深さより深く形成しなければならない。
ところで、DRAMの場合、キャパシタ及びビットラインが互いにオーバーラップされないように連結させるために、前記予備アクティブパターンは少なくとも2種類の幅を有するように形成する。望ましくは、前記予備アクティブパターンは、ビットラインと連結される不純物領域が形成されるパターン中心部分の線幅が、拡張された形状を有するように形成する。即ち、第1の実施形態のように、予備アクティブパターン20は上面が平坦であり、中心部分の両側が脹らんだ形状を有するようにする。このとき、前記予備アクティブパターンは相対的に脹らんだ部位の線幅がより大きい。
前記アクティブパターン43及びトレンチ底面に露出されたシリコン基板を熱酸化させ前記アクティブパターン下部の端部からアクティブ内側に延長されるアクティブベリード酸化膜パターン55を形成する。
前記アクティブベリード酸化膜パターン55は前記アクティブパターン43下部の端部からセルトランジスタでキャパシタと連結される不純物領域及びチャンネルが形成される部位まで延長されるように形成される。即ち、前記第6の実施形態に比べて前記アクティブベリード酸化膜パターン55が前記アクティブパターン43の内部に侵入する長さが増加される。
前記アクティブ領域及びフィールド領域が区分された基板10上にインプラント工程の際基板損傷を防止するための酸化膜(図示せず)を形成した後、しきい電圧調節及びチャンネル形成のためのインプラント工程を実施する。DRAMのセルトランジスタはNMOSトランジスタであるので、前記チャンネル形成のためにはP型不純物をドーピングする。インプラント工程後前記損傷防止用酸化膜を除去する。
図44に示すように、前記ゲート形成用リセス120の内部表面及びアクティブ領域表面上にゲート絶縁膜を形成する。前記ゲート絶縁膜上にゲート電極膜及びハードマスク膜を形成する。続いて、前記ハードマスク膜を通常のフォトリソグラフィ工程によってパターニングしてハードマスク126を形成し、前記ハードマスク126をエッチングマスクとして前記ゲート電極膜及びゲート絶縁膜をエッチングする。前記工程によって、ゲート絶縁膜パターン122、ゲート電極膜パターン124及びハードマスク126からなるゲート構造物128が形成される。
続いて、前記窒化膜スペーサ130が形成されたゲート構造物128をイオン注入マスクとして用いてイオン注入工程を実施してトランジスタのソース/ドレイン132を形成する。
前記工程によってDRAMのセルトランジスタが形成される。
図45に示すように、バルク半導体基板10の所定部位に予備アクティブパターンを形成するためのフィールド用トレンチ16を形成する。前記予備アクティブパターン44の上面は中心部分が脹らんだ形状を有するように形成することができる。このとき、前記予備アクティブパターン44は相対的に脹らんだ部位の線幅がより多きい。
次に、前記予備アクティブパターンの端の下部に位置する半導体基板を一定厚さ分だけトリミングしてアクティブパターンを形成する。
本実施形態において、前記アクティブパターンの線幅が相対的に大きい部位はゲート形成領域となり、アクティブパターン44の線幅が相対的に小さい部位はソース/ドレイン形成領域になる。
前記アクティブベリード酸化膜55は前記ソース/ドレインが形成される領域の下部まで延長されるように形成する。
即ち、相対的に大きい線幅を有する前記チャンネル形成部位に該当する前記アクティブパターン44下部は、部分的に酸化され基板の本体部分21と連結されるようにする。そして、相対的に小さい線幅を有する前記ソース/ドレインが形成される部位に該当する前記アクティブパターン44の下部は、全部酸化され本体部分21と絶縁されるようにする。
前記アクティブ領域及びフィールド領域が区分された基板上にインプラント工程の際の基板損傷を防止するための酸化膜(図示せず)を形成した後、しきい電圧調節及びチャンネル形成のためのインプラント工程を実施する。前記インプラント工程以後、前記損傷防止用酸化膜を除去する。
図48に示すように、前記リセス140の内部表面及びアクティブ領域表面上にゲート絶縁膜を形成する。前記ゲート絶縁膜上にゲート電極膜及びハードマスク膜を形成する。続いて、前記ハードマスク膜を通常のフォトリソグラフィ工程によってパターニングしてハードマスク146を形成し、前記ハードマスク146をエッチングマスクとして用いて前記ゲート電極膜及びゲート絶縁膜をエッチングする。前記工程によって、ゲート絶縁膜パターン142、ゲート電極膜パターン144及びハードマスク146からなるゲート構造物148が形成される。
続いて、前記窒化膜スペーサ150が形成されたゲート構造物148をイオン注入マスクを用いてイオン注入工程を実施しトランジスタのソース/ドレインを形成する。前記イオン注入工程はキャパシタと接続するための不純物領域下面が前記アクティブベリード酸化膜パターン上面と接触するように実施する。前記ソース/ドレイン領域と基板と間の接合キャパシタンスを最小化することができる。
図49に示すように、バルクシリコン基板200上にバッファ酸化膜を形成する。前記バッファ酸化膜は以後シリコン窒化膜を形成する際、ストレスを緩和させるための膜である。続いて、バッファ酸化膜上にシリコン窒化膜を形成する。
続いて、予備アクティブフィンを形成するためのフォトリソグラフィ工程によって前記窒化膜を乾式エッチングして窒化膜パターン204を形成する。前記窒化膜パターン204をエッチングマスクとして用いて前記バッファ酸化膜を乾式エッチングしてバッファ酸化膜パターン202を形成する。続いて、前記窒化膜パターン204をエッチングマスクとして前記露出された基板100を所定深さにエッチングしてトレンチ206を形成する。前記トレンチ206によって画定される予備アクティブフィン210が後続工程を通じてトランジスタのアクティブフィンとして提供される。従って、形成しようとするアクティブフィンの高さよりさらに深く前記トレンチ206を形成しなければならない。
前記トレンチ206によって形成される予備アクティブパターン210もやはり少なくとも2つの線幅を有するように形成される。
図50に示すように、前記第1の実施形態の図2ないし図7に示されたような同一の工程を遂行する。簡単に説明すると、前記トレンチ206に内壁酸化膜208を形成し、その後窒化膜スペーサ220を形成する。続いて、前記トレンチ206下部に露出された内壁酸化膜208を除去した後、前記予備アクティブフィン210の端部を一定厚さにトリミング(trimming)し、アクティブフィンを形成する。
このとき、前記アクティブフィンの線幅が相対的に広い部位は前記基板本体部分と連結され、前記アクティブフィンの線幅が相対的に狭い部位は前記基板本体部分と絶縁されるように前記酸化条件を調節する。
図53に示すように、前記トレンチ106を満たすようにギャップ埋立特性の優れた酸化膜をCVD方式で蒸着させトレンチ埋立酸化膜230を形成する。続いて、前記窒化膜パターン104の上面まで前記トレンチ埋立酸化膜230を化学機械的研摩CMPまたはエッチバック方法で除去する。続いて、燐酸のような窒化物エッチャントを用いた湿式エッチング工程で前記窒化膜パターン204を除去した後、前記バッファ酸化膜パターン202を除去して、フィールド領域とアクティブ領域を区分する。
図54に示すように、トレンチ埋立酸化膜230及び前記内壁酸化膜208をエッチングし、周辺に比べて突出された形状のアクティブフィン240を形成する。このとき、前記アクティブベリード酸化膜パターン222が一部エッチングされてもよい。しかし、前記アクティブフィン240は基板の本体部分と絶縁されなければならないので、前記アクティブベリード酸化膜パターンが一部エッチングされても前記基板の本体部分は露出されてはいけない。
または、前記トレンチ埋立酸化膜が一部のみエッチングされてもよい。即ち、前記アクティブフィンの有効厚さは前記トレンチ埋立酸化膜のエッチング厚さによって調節することができる。
続いて、通常のイオン注入工程によって前記ゲート構造物両側にソース/ドレイン領域を形成する。
また、前記アクティブパターンに半導体素子を形成する場合、接合容量の減少、接合漏洩電流の減少、駆動電流の増加などの長所を有する。従って、前記アクティブパターンにDRAM装置のセルトランジスタを形成する場合、データリテンション時間(Data retention time)が増加できる効果がある。
さらに、前記アクティブパターンの所定部位には基板の本体部分が連結されているので、前記半導体素子駆動によるセルフ・ヒーティング効果を抑制することができる。そして、トランジスタ形成の際バックバイアス印加が可能で、しきい電圧を調整することができる。
以上、本発明の各実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
12 バッファ酸化膜パターン
14 窒化膜パターン
16 トレンチ
20 予備アクティブパターン
20a アクティブパターン
22 トレンチ内壁酸化膜
24 ライナー
26 窒化膜スペーサ
30 アクティブベリード酸化膜パターン
32 トレンチ埋立酸化膜
Claims (12)
- 半導体基板をエッチングして底と側壁を具備するトレンチ及び予備アクティブパターンを形成する段階と、
前記トレンチの底と側壁上に絶縁膜を形成する段階と、
前記トレンチの側壁及び底の一部にスペーサが位置するように前記絶縁膜上にスペーサを形成する段階と、
前記トレンチの底及び前記スペーサの下部の絶縁膜を除去して前記底部の一部を露出し、前記底と前記スペーサとを離隔させ前記予備アクティブパターンの一部を露出する段階と、
露出された前記予備アクティブパターンの一部を部分的に除去して前記スペーサの下部に凹部を具備するアクティブパターンを提供する段階と、
前記アクティブパターンの凹部に埋込絶縁膜を形成する段階と、を含み、
前記アクティブパターンは、平面視において各辺が内側に凹形状の四角形であり、
前記予備アクティブパターンは、ビットラインと連結される不純物が形成されるパターン中心部分の線幅が拡張された形状であり、中心部分においてその線幅がさらに大きくなるように両側が脹らんだ形状を有する
ことを特徴とする半導体装置の製造方法。 - 前記アクティブパターンは、上面が2種類以上の幅を有するように形成する
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記半導体基板をエッチングする段階は、前記基板を前記トレンチ下部の本体部と前記アクティブパターンとで区分し、前記アクティブパターンは相対的に小さい幅を有する第1領域及び相対的に大きい幅を有する第2領域を含み、前記埋込絶縁膜は前記第1領域を前記基板の本体部と絶縁させ前記第2領域を前記本体部と電気的に連結する
ことを特徴とする請求項2記載の半導体装置の製造方法。 - 前記予備アクティブパターンは、第1領域と前記第1領域と異なる幅を有する第2領域を含み、露出された前記予備アクティブパターンの一部を除去する段階は前記第1領域の下部を等方性食刻する段階を含む
ことを特徴とする請求項2記載の半導体装置の製造方法。 - 前記埋込絶縁膜は、熱酸化工程または化学気相蒸着工程によって形成する
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記基板をエッチングする段階は、
前記基板上にバッファ絶縁膜を形成する段階と、
前記バッファ絶縁膜上にシリコン窒化膜を形成する段階と、
前記シリコン窒化膜をパターニングしてフィールド領域を露出するシリコン窒化膜パターンを形成する段階と、
前記シリコン窒化膜パターンをエッチングマスクとして用いて前記バッファ絶縁膜及び
半導体基板をエッチングして前記トレンチ及び予備アクティブパターンを提供する段階と、を含む
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記トレンチの底及び前記スペーサの下部の絶縁膜を除去する段階は、前記スペーサをエッチングマスクとして用いる等方性食刻工程を含む
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記トレンチの底と側壁上に絶縁膜を形成する段階は、前記予備アクティブパターンを含む前記基板を熱酸化させる段階を含む
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記絶縁膜は、シリコン酸化物を含む
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記スペーサは、シリコン窒化物を含む
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記スペーサは、前記絶縁膜に対してエッチング選択比の高い物質から形成する
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 露出された前記予備アクティブパターンを部分的に除去する段階は、化学乾式エッチング工程によって実施する
ことを特徴とする請求項1記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2004-015085 | 2004-03-05 | ||
KR1020040015085A KR100584776B1 (ko) | 2004-03-05 | 2004-03-05 | 반도체 장치의 액티브 구조물 형성 방법, 소자 분리 방법및 트랜지스터 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005252268A JP2005252268A (ja) | 2005-09-15 |
JP5319046B2 true JP5319046B2 (ja) | 2013-10-16 |
Family
ID=35032399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061644A Active JP5319046B2 (ja) | 2004-03-05 | 2005-03-04 | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7320908B2 (ja) |
JP (1) | JP5319046B2 (ja) |
KR (1) | KR100584776B1 (ja) |
CN (1) | CN1681103B (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4751169B2 (ja) * | 2005-10-17 | 2011-08-17 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR100745917B1 (ko) * | 2006-01-23 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US7323373B2 (en) * | 2006-01-25 | 2008-01-29 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device with decreased undercutting of semiconductor material |
KR100849186B1 (ko) * | 2006-04-28 | 2008-07-30 | 주식회사 하이닉스반도체 | 엘에스오아이 공정을 이용한 반도체소자의 제조 방법 |
KR100764360B1 (ko) * | 2006-04-28 | 2007-10-08 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
KR100756809B1 (ko) * | 2006-04-28 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
US7422960B2 (en) | 2006-05-17 | 2008-09-09 | Micron Technology, Inc. | Method of forming gate arrays on a partial SOI substrate |
US7517764B2 (en) * | 2006-06-29 | 2009-04-14 | International Business Machines Corporation | Bulk FinFET device |
US7645617B2 (en) * | 2006-07-27 | 2010-01-12 | Hynix Semiconductor, Inc. | Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof |
US7537994B2 (en) | 2006-08-28 | 2009-05-26 | Micron Technology, Inc. | Methods of forming semiconductor devices, assemblies and constructions |
US7939403B2 (en) * | 2006-11-17 | 2011-05-10 | Micron Technology, Inc. | Methods of forming a field effect transistors, pluralities of field effect transistors, and DRAM circuitry comprising a plurality of individual memory cells |
KR20080046438A (ko) * | 2006-11-22 | 2008-05-27 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR100799112B1 (ko) * | 2007-01-18 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
KR100909967B1 (ko) * | 2007-06-08 | 2009-07-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
KR100899646B1 (ko) | 2007-06-12 | 2009-05-27 | 삼성전자주식회사 | 반도체 소자 및 이를 형성하는 방법 |
US8048723B2 (en) * | 2008-12-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs having dielectric punch-through stoppers |
US8106459B2 (en) * | 2008-05-06 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs having dielectric punch-through stoppers |
US8093111B2 (en) * | 2008-07-29 | 2012-01-10 | Hynix Semiconductor Inc. | Semiconductor device including partial silicon on insulator fin structure and method for fabricating the same |
US8263462B2 (en) | 2008-12-31 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dielectric punch-through stoppers for forming FinFETs having dual fin heights |
US8293616B2 (en) * | 2009-02-24 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabrication of semiconductor devices with low capacitance |
US8148780B2 (en) * | 2009-03-24 | 2012-04-03 | Micron Technology, Inc. | Devices and systems relating to a memory cell having a floating body |
FR2955203B1 (fr) * | 2010-01-14 | 2012-03-23 | Soitec Silicon On Insulator | Cellule memoire dont le canal traverse une couche dielectrique enterree |
CN103201841B (zh) * | 2010-11-05 | 2016-06-22 | 富士通株式会社 | 半导体器件及半导体器件的制造方法 |
US9269791B2 (en) * | 2012-07-10 | 2016-02-23 | United Microelectronics Corp. | Multi-gate MOSFET with embedded isolation structures |
CN103730361B (zh) * | 2012-10-10 | 2018-02-13 | 中国科学院微电子研究所 | 半导体器件制造方法 |
KR20140099743A (ko) * | 2013-02-04 | 2014-08-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US8940602B2 (en) * | 2013-04-11 | 2015-01-27 | International Business Machines Corporation | Self-aligned structure for bulk FinFET |
US9263455B2 (en) | 2013-07-23 | 2016-02-16 | Micron Technology, Inc. | Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines |
US8951850B1 (en) * | 2013-08-21 | 2015-02-10 | International Business Machines Corporation | FinFET formed over dielectric |
US9418902B2 (en) * | 2013-10-10 | 2016-08-16 | Globalfoundries Inc. | Forming isolated fins from a substrate |
US9515172B2 (en) | 2014-01-28 | 2016-12-06 | Samsung Electronics Co., Ltd. | Semiconductor devices having isolation insulating layers and methods of manufacturing the same |
KR102115552B1 (ko) * | 2014-01-28 | 2020-05-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9570288B2 (en) * | 2014-03-19 | 2017-02-14 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method to fabricate FinFET sensors, in particular, FinFET sensors for ionic, chemical and biological applications on Si-Bulk |
US9793269B2 (en) | 2014-08-07 | 2017-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
CN105575877A (zh) * | 2014-10-17 | 2016-05-11 | 中国科学院微电子研究所 | 半导体衬底、器件及其制造方法 |
US9524987B2 (en) | 2014-10-21 | 2016-12-20 | United Microelectronics Corp. | Fin-shaped structure and method thereof |
CN106653608B (zh) * | 2016-12-08 | 2019-06-21 | 中国科学院微电子研究所 | 一种基于体硅的SOI FinFET的制作方法 |
US11331009B2 (en) | 2017-10-16 | 2022-05-17 | Xsensio SA | Apparatus for non-invasive sensing of biomarkers in human sweat |
KR102133208B1 (ko) * | 2019-01-30 | 2020-07-14 | 포항공과대학교 산학협력단 | 펀치스루 스토퍼가 배제된 전계효과 트랜지스터 및 이의 제조방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285093A (en) * | 1992-10-05 | 1994-02-08 | Motorola, Inc. | Semiconductor memory cell having a trench structure |
JPH06342911A (ja) * | 1993-06-01 | 1994-12-13 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
KR0135147B1 (ko) * | 1994-07-21 | 1998-04-22 | 문정환 | 트랜지스터 제조방법 |
JP3611226B2 (ja) * | 1996-09-17 | 2005-01-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JPH118295A (ja) * | 1997-06-16 | 1999-01-12 | Nec Corp | 半導体装置及びその製造方法 |
US6887762B1 (en) * | 1998-11-12 | 2005-05-03 | Intel Corporation | Method of fabricating a field effect transistor structure with abrupt source/drain junctions |
US6376286B1 (en) * | 1999-10-20 | 2002-04-23 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
US6403482B1 (en) | 2000-06-28 | 2002-06-11 | International Business Machines Corporation | Self-aligned junction isolation |
JP2002184979A (ja) * | 2000-12-19 | 2002-06-28 | Toshiba Corp | 半導体装置及びその製造方法 |
US6864547B2 (en) | 2001-06-15 | 2005-03-08 | Agere Systems Inc. | Semiconductor device having a ghost source/drain region and a method of manufacture therefor |
FR2838237B1 (fr) * | 2002-04-03 | 2005-02-25 | St Microelectronics Sa | Procede de fabrication d'un transistor a effet de champ a grille isolee a canal contraint et circuit integre comprenant un tel transistor |
US6642090B1 (en) | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
US6949482B2 (en) * | 2003-12-08 | 2005-09-27 | Intel Corporation | Method for improving transistor performance through reducing the salicide interface resistance |
US7164189B2 (en) * | 2004-03-31 | 2007-01-16 | Taiwan Semiconductor Manufacturing Company Ltd | Slim spacer device and manufacturing method |
-
2004
- 2004-03-05 KR KR1020040015085A patent/KR100584776B1/ko active IP Right Grant
-
2005
- 2005-03-04 US US11/072,103 patent/US7320908B2/en active Active
- 2005-03-04 JP JP2005061644A patent/JP5319046B2/ja active Active
- 2005-03-07 CN CN2005100530884A patent/CN1681103B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR20050089588A (ko) | 2005-09-08 |
US7320908B2 (en) | 2008-01-22 |
KR100584776B1 (ko) | 2006-05-29 |
JP2005252268A (ja) | 2005-09-15 |
US20050250279A1 (en) | 2005-11-10 |
CN1681103A (zh) | 2005-10-12 |
CN1681103B (zh) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5319046B2 (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
KR100521369B1 (ko) | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 | |
US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI509736B (zh) | 半導體結構及其形成方法 | |
KR101093931B1 (ko) | 전계 효과 트랜지스터들을 형성하는 방법, 복수의 전계 효과 트랜지스터들, 및 복수의 개별 메모리 셀들을 포함하는 dram 회로 | |
US7777273B2 (en) | MOSFET having recessed channel | |
US7704808B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
JP4034136B2 (ja) | 半導体素子の製造方法 | |
JP5113347B2 (ja) | 半導体素子の製造方法 | |
JP2005136376A (ja) | 半導体素子のトランジスタおよびその形成方法 | |
US20050215016A1 (en) | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer | |
KR100598098B1 (ko) | 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법 | |
US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
JP2009021503A (ja) | 半導体装置およびその製造方法 | |
JP4519442B2 (ja) | Mosトランジスター及びその製造方法 | |
JP2001223356A (ja) | トランジスタ及びその製造方法 | |
JP2009009988A (ja) | 半導体装置及びその製造方法 | |
KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
JP2004158647A (ja) | 半導体装置及びその製造方法 | |
JP2009252814A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001267416A (ja) | 半導体装置の製造方法 | |
JP2003197904A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20080082158A (ko) | 반도체 소자의 제조방법 | |
JP2003298042A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120809 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5319046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |