KR100521369B1 - 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 - Google Patents
고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100521369B1 KR100521369B1 KR10-2002-0081091A KR20020081091A KR100521369B1 KR 100521369 B1 KR100521369 B1 KR 100521369B1 KR 20020081091 A KR20020081091 A KR 20020081091A KR 100521369 B1 KR100521369 B1 KR 100521369B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- spacer
- forming
- buffer
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 187
- 238000000034 method Methods 0.000 title claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 125000006850 spacer group Chemical group 0.000 claims abstract description 105
- 230000008569 process Effects 0.000 claims abstract description 104
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims description 111
- 229910021332 silicide Inorganic materials 0.000 claims description 75
- 239000012535 impurity Substances 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000000465 moulding Methods 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (45)
- 삭제
- 함몰부를 갖는 반도체 기판;상기 함몰부를 채우면서 상기 반도체 기판 표면 위쪽으로 돌출하여 상기 반도체 기판을 가로지르는 게이트 전극;상기 절연막은 상기 함몰부 양측벽에 형성된 제1두께의 버퍼 게이트 절연막;상기 버퍼 게이트 절연막에서 연속하여 상기 함몰부 바닥에 형성된 상기 제1두께보다 상대적으로 얇은 제2두께를 갖는 게이트 절연막;상기 버퍼 게이트 절연막에 인접한 반도체 기판에 형성된 저농도 불순물 영역;상기 저농도 불순물 영역에 연속하며 상기 게이트 전극외측의 기판에 형성된 고농도 불순물 영역을 포함하되,상기 반도체 기판 표면 위쪽으로 돌출한 돌출 게이트 전극은 상기 함몰부를 채우는 함몰 게이트 전극에 연속하며 상기 함몰부의 폭보다 좁은 바닥 게이트 전극 및 상기 바닥 게이트 전극에 연속하며 상기 함몰부의 폭보다 넓은 주 게이트 전극을 포함하는 것을 특징으로 하는 반도체 소자.
- 제2항에 있어서,상기 게이트 절연막의 끝단은 상기 바닥 게이트 전극의 외측벽에 일치되는 반도체 소자.
- 제2항 또는 제3항에 있어서,상기 주 게이트 전극은 상기 바닥 게이트 전극과 동일한 게이트 길이를 가지면서 상기 바닥 게이트 전극에 연속하는 주 게이트 전극 중심부 및 상기 주 게이트 전극 중심부 양측벽에 배치된 실리사이드 스페이서로 이루어지며,상기 함몰부 끝단은 상기 실리사이드 스페이서 외측벽 및 상기 바닥 게이트 전극 외측벽 사이에 위치하고,상기 고농도 불순물 영역은 상기 실리사이드 스페이서 외측의 반도체 기판에형성되는 것을 특징으로 하는 반도체 소자.
- 제2항 또는 제3항에 있어서,상기 버퍼 게이트 절연막 일부 및 상기 돌출 게이트 전극의 양측벽 상에 배치된 질화막 라이너를 더 포함하는 반도체 소자.
- 제4항에 있어서,상기 바닥 게이트 전극 양측벽에서 확장하여 상기 금속 실리사이드 스페이서 외측벽에 정렬되는 버퍼 절연막;상기 금속 실리사이드 스페이서 및 상기 버퍼 절연막 외측벽에 배치된 절연막 스페이서;상기 주 게이트 전극 중심부 상부 표면 및 상기 절연막 스페이서 양측의 반도체 기판에 배치된 금속 실리사이드막을 더 포함하는 반도체 소자.
- 제2항 또는 제3항에 있어서,상기 주 게이트 전극 외측벽 및 하부 표면에 배치된 절연막 스페이서;상기 바닥 게이트 전극 외측벽에서 확장하여 상기 절연막 스페이서 외측벽에 정렬된 버퍼 절연막을 더 포함하는 반도체 소자.
- 제6항에 있어서,상기 버퍼 절연막은 산화막이고 상기 절연막 스페이서는 질화막인 반도체 소자.
- 제7항에 있어서,상기 버퍼 절연막은 산화막이고 상기 절연막 스페이서는 질화막인 반도체 소자.
- 제2항에 있어서,상기 함몰부의 표면은 부드러운 곡선인 반도체 소자.
- 삭제
- 제7항에 있어서,상기 저농도 불순물 영역은 상기 버퍼 절연막 및 절연막 스페이서 하부의 반도체 기판에 한정되고;상기 고농도 불순물 영역은 상기 절연막 스페이서 양측의 반도체 기판에 한정되는 것을 특징으로 하는 반도체 소자.
- 함몰부를 갖는 반도체 기판;상기 함몰부의 폭보다 좁은 바닥 게이트 전극, 상기 바닥 게이트 전극에 연속하는 주 게이트 전극 중심부 및 그 양측벽에 배치된 금속 실리사이드 스페이서를 포함하여 상기 함몰부를 채우면서 상기 반도체 기판 표면 위쪽으로 돌출한 게이트 전극;상기 함몰부 양측벽에 배치된 제1두께의 버퍼 절연막;상기 버퍼 절연막에 연속하며 상기 함몰부 부닥에 배치된 상기 제1두께보다 얇은 제2두께의 게이트 절연막;상기 버퍼 절연막에 인전한 반도체 기판에 형성된 저농도 불순물 영역;상기 저농도 불순물 영역에 연속하며 상기 금속 실리사이드 스페이서외측의 기판에 형성된 고농도 불순물 영역을 포함하는 반도체 소자.
- 제13항에 있어서,상기 바닥 게이이트 전극 양 측벽에서 연장하여 상기 금속 실리사이드 스페이서 외측벽 정렬되는 버퍼 절연막;상기 금속 실리사이드 스페이서 및 버퍼 절연막 외측벽에 배치된 절연막 스페이서;상기 주 게이트 전극 중심부의 상부 표면 및 상기 절연막 스페이서 양측의 반도체 기판 상에 배치된 금속 실리사이드막을 더 포함하는 반도체 소자.
- 제14항에 있어서,상기 버퍼 절연막은 산화막이고 상기 절연막 스페이서는 질화막인 반도체 소자.
- 제13항에 있어서,상기 바닥 게이트 전극의 외측벽은 상기 게이트 절연막의 양끝단에 정렬되는 반도체 소자.
- 삭제
- 반도체 기판 상에 패드 산화막 및 희생 질화막을 차례로 형성하는 단계;상기 희생 질화막 및 패드 산화막을 관통하고 상기 반도체 기판을 노출시키는 돌출 게이트 전극 그루브를 형성하는 단계;상기 노출된 반도체 기판을 등방성 식각하여 함몰부를 형성하는 단계;제1열산화 공정을 진행하여 제1두께를 갖는 버퍼 게이트 산화막을 형성하는 단계;노출된 상기 버퍼 게이트 산화막에 대한 등방성 식각을 진행하여 상기 함몰부 바닥의 버퍼 게이트 산화막은 제거하고 상기 함몰부 양측벽의 버퍼 게이트 산화막은 잔류시키는 단계;제2열산화 공정을 진행하여 상기 제1두께보다 얇은 게이트 산화막을 상기 함몰부 바닥 표면에 형성하는 단계;상기 함몰부 및 상기 돌출 게이트 전극 그루브를 채우는 게이트 전극을 형성하는 단계;상기 희생 질화막을 제거하는 단계;저농도 불순물 이온 주입 공정을 진행하는 단계;노출된 게이트 전극 양측벽에 게이트 절연막 스페이서를 형성하는 단계;상기 게이트 절연막 스페이서를 마스크로 사용하여 노출된 패드 산화막을 이방성 식각하여 상기 게이트 절연막 스페이서 양측의 반도체 기판을 노출시키는 단계;상기 노출된 반도체 기판에 고농도 불순물 이온 주입 공정을 진행하는 단계를 포함하는 반도체 소자 제조 방법.
- 반도체 기판 상에 패드 산화막 및 희생 질화막을 차례로 형성하는 단계;상기 희생 질화막 및 패드 산화막을 관통하고 상기 반도체 기판을 노출시키는 돌출 게이트 전극 그루브를 형성하는 단계;상기 노출된 반도체 기판을 등방성 식각하여 함몰부를 형성하는 단계;제1열산화 공정을 진행하여 제1두께를 갖는 버퍼 게이트 산화막을 형성하는 단계;상기 돌출 게이트 전극 그루브 내벽 및 상기 버퍼 게이트 산화막 상에 라이너 질화막을 형성하는 단계;상기 라이너 질화막을 이방성 식각하는 단계;노출된 상기 버퍼 게이트 산화막에 대한 등방성 식각을 진행하여 상기 함몰부 바닥의 버퍼 게이트 산화막은 제거하고 상기 함몰부 양측벽의 버퍼 게이트 산화막은 잔류시키는 단계;제2열산화 공정을 진행하여 상기 제1두께보다 얇은 게이트 산화막을 상기 함몰부 바닥 표면에 형성하는 단계;상기 함몰부 및 상기 돌출 게이트 전극 그루브를 채우는 게이트 전극을 형성하는 단계;상기 희생 질화막을 제거하는 단계;저농도 불순물 이온 주입 공정을 진행하는 단계;노출된 게이트 전극 양측벽에 게이트 절연막 스페이서를 형성하는 단계;상기 게이트 절연막 스페이서를 마스크로 사용하여 노출된 패드 산화막을 이방성 식각하여 상기 게이트 절연막 스페이서 양측의 반도체 기판을 노출시키는 단계;상기 노출된 반도체 기판에 고농도 불순물 이온 주입 공정을 진행하는 단계를 포함하는 반도체 소자 제조 방법.
- 제18항 또는 제19항에 있어서,상기 돌출 게이트 전극 그루브를 형성하는 단계는,상기 희생 질화막 상에 상기 게이트 전극 그루브 상부의 길이에 대응하는 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 사용하여 노출된 상기 희생 질화막을 식각하여 상기 희생 질화막 내에 주 게이트 전극 그루브를 형성하는 단계;상기 주 게이트 전극 그루브 측벽에 희생 스페이서를 형성하는 단계;상기 반도체 기판이 노출되도록 상기 희생 스페이서에 의해 노출된 막질을 식각하여 바닥 게이트 전극 그루브를 형성하는 단계;상기 희생 스페이서를 제거하는 단계를 포함하여 이루어지는 반도체 소자 제조 방법.
- 제20항에 있어서,상기 주 게이트 전극 그루브를 형성하는 단계에서, 상기 희생 질화막 전체가 식각되어 상기 패드 산화막이 노출되는 반도체 소자 제조 방법.
- 제20항에 있어서,상기 주 게이트 전극 그루브를 형성하는 단계에서, 상기 희생 질화막 일부 두께가 식각되어 상기 주 게이트 전극 그루브의 높이가 상기 희생 질화막의 두께보다 작은 반도체 소자 제조 방법.
- 삭제
- 제18항 또는 제19항 중 어느 한 항에 있어서,제1열산화 공정을 진행하여 제1두께를 갖는 버퍼 게이트 산화막을 형성한 후, 채널 이온 주입 공정을 진행하는 것을 더 포함하는 반도체 소자 제조 방법.
- 삭제
- 제18항 또는 제19항에 있어서,상기 돌출 게이트 전극 그루브를 형성하는 단계는,상기 희생 질화막 상에 상기 돌출 게이트 전극 그루브 상부의 길이에 대응하는 개구부를 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 사용하여 노출된 상기 희생 질화막을 식각하여 상기 희생 질화막 내에 주 게이트 전극 그루브를 형성하는 단계;상기 주 게이트 전극 그루브 측벽에 희생 스페이서를 형성하는 단계;상기 반도체 기판이 노출되도록 상기 희생 스페이서에 의해 노출된 막질을 식각하는 단계를 포함하여 이루어지고,이때, 상기 희생 질화막을 제거하는 단계에서 상기 희생 스페이서도 동시에 제거되며,상기 희생 질화막 및 희생 스페이서를 제거한 후, 상기 게이트 전극 측벽에 금속 실리사이드 스페이서를 형성하는 단계;상기 금속 실리사이드 스페이서를 마스크로 사용하여 노출된 패드 산화막을 이방성 식각하여 상기 금속 실리사이드 스페이서 양측의 반도체 기판을 노출시키는 단계를 더 포함하며,상기 게이트 절연막 스페이서는 상기 금속 실리사이드 스페이서 양측벽 및 상기 이방성 식각된 패드 산화막 측벽에 형성되는 반도체 소자 제조 방법.
- 제26항에 있어서,상기 주 게이트 전극 그루브를 형성하는 단계에서, 상기 희생 질화막 전체가 식각되어 상기 패드 산화막이 노출되는 반도체 소자 제조 방법.
- 제26항에 있어서,상기 주 게이트 전극 그루브를 형성하는 단계에서, 상기 희생 질화막 일부 두께가 식각되어 상기 주 게이트 전극 그루브의 높이가 상기 희생 질화막의 두께보다 작은 반도체 소자 제조 방법.
- 삭제
- 제26항에 있어서,상기 버퍼 게이트 산화막을 형성 한 후 채널 이온 주입 공정을 진행하는 단계;상기 금속 실리사이드 스페이서 형성 후 저농도 불순물 이온 주입 공정을 진행하는 단계;상기 게이트 절연막 스페이서를 형성한 후 고농도 불순물 이온 주입 공정을 진행하는 단계를 더 포함하는 반도체 소자 제조 방법.
- 삭제
- 제18항 또는 제19항에 있어서,상기 함몰부는 그 양끝단이 각각 상기 바닥 게이트 전극 그루브의 양끝단 및 상기 주 게이트 전극 그루브의 양끝단 사이에 위치하도록 형성되는 반도체 소자 제조 방법.
- 제26항에 있어서,상기 함몰부는 그 끝단이 각각 상기 바닥 게이트 전극 그루브의 외측에 위치하도록 형성되고, 상기 금속 실리사이드 스페이서의 외측이 상기 함몰부 끝단에 위치하도록 형성되는 반도체 소자 제조 방법.
- 제18항 또는 제19항에 있어서,상기 절연막이 형성된 함몰부 및 상기 돌출 게이트 전극 그루브를 채우는 게이트 전극을 형성하는 단계는,상기 희생 질화막 상에 상기 돌출 게이트 전극 그루브를 채우도록 도전물질을 형성하는 단계;상기 희생 질화막이 노출될 때까지 상기 평탄화 공정을 진행하는 단계를 포함하여 이루어지는 반도체 소자 제조 방법.
- 제18항 또는 제19항에 있어서,상기 희생 질화막 상에 희생 절연막을 형성하는 단계를 더 포함하고, 이때, 상기 돌출 게이트 전극 그루브는 상기 희생 절연막도 관통을 하며,상기 절연막이 형성된 함몰부 및 상기 돌출 게이트 전극 그루브를 채우는 게이트 전극을 형성하는 단계는,상기 희생 절연막 상에 상기 돌출 게이트 전극 그루브를 채우도록 도전물질을 형성하는 단계;상기 희생 질화막이 노출될 때까지 평탄화 공정을 진행하는 단계를 포함하여 이루어지는 반도체 소자 제조 방법.
- 반도체 기판 상에 패드 산화막, 희생 질화막 및 평탄화 버퍼막을 차례로 형성하는 단계;상기 평탄화 버퍼막 및 버퍼 질화막을 패터닝하여 주 게이트 전극 그루브를 형성하는 단계;상기 주 게이트 전극 그루브 양측벽에 희생 스페이서를 형성하여 그 치수를 좁히는 단계;상기 희생 스페이서에의해 노출된 하부 막을 식각하여 상기 반도체 기판의 소정 부분을 노출시키는 바닥 게이트 전극 그루브를 형성하는 단계;상기 노출된 반도체 기판을 등방성 식각하여 상기 주 게이트 전극 그루브의 폭보다는 좁고 상기 바닥 게이트 전극 그루브의 폭보다는 넓은 폭을 갖는 함몰부를 형성하는 단계;제1열산화 공정을 진행하여 제1두께를 갖는 버퍼 게이트 산화막을 형성하는 단계;상기 버퍼 게이트 산화막에 대한 이방성 식각을 진행하여 상기 함몰부 바닥의 버퍼 게이트 산화막은 제거하고 상기 함몰부 양측벽의 버퍼 게이트 산화막은 잔류시키는 단계;제2열산화 공정을 진행하여 상기 제1두께보다 얇은 게이트 산화막을 상기 함몰부 바닥 표면에 형성하는 단계;상기 함몰부, 상기 바닥 게이트 전극 그루브 및 상기 희생 스페이서에 의해 좁혀진 주 게이트 전극 그루브를 채우도록 상기 평탄화 버퍼막 상에 도전물질을 형성하는 단계;상기 희생 질화막 상부가 노출될 때까지 평탄화 공정을 진행하여 닻형 게이트 전극을 형성하는 단계;상기 희생 질화막 및 상기 희생 스페이서를 제거하는 단계;저농도 이온 주입 공정을 진행하는 단계;상기 닻형 게이트 전극 측벽에 절연막 스페이서를 형성하는 단계;고농도 불순물 이온 주입 공정을 진행하는 단계를 포함하는 반도체 소자 제조 방법.
- 제36항에 있어서,상기 닻형 게이트 전극 측벽에 금속 실리사이드 스페이서를 형성하는 단계를 더 포함하되,상기 저농도 불순물 이온 주입 공정은 상기 금속 실리사이드 스페이서를 형성한 후 상기 절연막 스페이서를 형성하기 전에 진행되며,상기 금속 실리사이드 스페이서의 외벽이 상기 주 게이트 전극 그루브 외측에 정렬되도록 형성되는 단계를 더 포함하는 반도체 소자 제조 방법.
- 삭제
- 제36항에 있어서,상기 버퍼 게이트 산화막을 형성한 후 채널 이온 주입 공정을 진행하는 단계를 더 포함하는 반도체 소자 제조 방법.
- 제37항에 있어서,상기 버퍼 게이트 산화막을 형성한 후상기 돌출 게이트 전극 그루브 내벽 및 상기 버퍼 게이트 산화막 상에 라이너 질화막을 형성하는 단계;상기 라이너 질화막을 이방성 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제36항에 있어서,고농도 불순물 이온 주입 공정을 진행 한 후, 상기 게이트 전극 상부 및 상기 게이트 절연막 양측의 반도체 기판에 금속 실리사이드막을 형성하는 단계를 더 포함하는 반도체 소자 제조 방법.
- 제36항에 있어서,상기 도전물질을 형성하기 전에 상기 희생 절연막을 제거하는 단계를 더 포함하는 반도체 소자 제조 방법.
- 삭제
- 삭제
- 삭제
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0081091A KR100521369B1 (ko) | 2002-12-18 | 2002-12-18 | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 |
US10/738,316 US7148527B2 (en) | 2002-12-18 | 2003-12-17 | Semiconductor devices with enlarged recessed gate electrodes |
US11/556,352 US7541656B2 (en) | 2002-12-18 | 2006-11-03 | Semiconductor devices with enlarged recessed gate electrodes |
US12/431,488 US7871914B2 (en) | 2002-12-18 | 2009-04-28 | Methods of fabricating semiconductor devices with enlarged recessed gate electrodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0081091A KR100521369B1 (ko) | 2002-12-18 | 2002-12-18 | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040054248A KR20040054248A (ko) | 2004-06-25 |
KR100521369B1 true KR100521369B1 (ko) | 2005-10-12 |
Family
ID=32677733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0081091A KR100521369B1 (ko) | 2002-12-18 | 2002-12-18 | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7148527B2 (ko) |
KR (1) | KR100521369B1 (ko) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7122431B2 (en) * | 2003-01-16 | 2006-10-17 | Samsung Electronics Co., Ltd. | Methods of fabrication metal oxide semiconductor (MOS) transistors having buffer regions below source and drain regions |
TWI304633B (en) * | 2003-08-25 | 2008-12-21 | Promos Technologies Inc | Semiconductor device and fabricating method thereof |
KR100561998B1 (ko) * | 2003-12-31 | 2006-03-22 | 동부아남반도체 주식회사 | 이미지 센서의 제조방법 |
TWI251929B (en) * | 2004-04-07 | 2006-03-21 | Chartered Semiconductor Mfg | Wing gate transistor for integrated circuits |
KR100629263B1 (ko) | 2004-07-23 | 2006-09-29 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
KR100618861B1 (ko) * | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
JP2006114834A (ja) * | 2004-10-18 | 2006-04-27 | Toshiba Corp | 半導体装置 |
US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
US8338887B2 (en) | 2005-07-06 | 2012-12-25 | Infineon Technologies Ag | Buried gate transistor |
US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
US7544968B1 (en) | 2005-08-24 | 2009-06-09 | Xilinx, Inc. | Non-volatile memory cell with charge storage element and method of programming |
US7687797B1 (en) * | 2005-08-24 | 2010-03-30 | Xilinx, Inc. | Three-terminal non-volatile memory element with hybrid gate dielectric |
KR100630763B1 (ko) * | 2005-08-30 | 2006-10-04 | 삼성전자주식회사 | 다중 채널을 갖는 mos 트랜지스터의 제조방법 |
US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
KR100711520B1 (ko) | 2005-09-12 | 2007-04-27 | 삼성전자주식회사 | 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법. |
KR100702324B1 (ko) * | 2005-12-14 | 2007-03-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
TWI277153B (en) * | 2006-03-21 | 2007-03-21 | Promos Technologies Inc | Semiconductor device with recessed channel and method of fabricating the same |
TWI302355B (en) * | 2006-04-20 | 2008-10-21 | Promos Technologies Inc | Method of fabricating a recess channel array transistor |
DE102006019934B4 (de) * | 2006-04-28 | 2009-10-29 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Ausbildung eines Feldeffekttransistors |
US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
US7557393B2 (en) * | 2006-08-10 | 2009-07-07 | Dsm Solutions, Inc. | JFET with built in back gate in either SOI or bulk silicon |
JP4543397B2 (ja) * | 2006-08-17 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
KR100763337B1 (ko) * | 2006-10-02 | 2007-10-04 | 삼성전자주식회사 | 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법 |
JP5326274B2 (ja) * | 2007-01-09 | 2013-10-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
US7517746B2 (en) * | 2007-04-24 | 2009-04-14 | United Microelectronics Corp. | Metal oxide semiconductor transistor with Y shape metal gate and fabricating method thereof |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US7816216B2 (en) * | 2007-07-09 | 2010-10-19 | Micron Technology, Inc. | Semiconductor device comprising transistor structures and methods for forming same |
JP5165954B2 (ja) * | 2007-07-27 | 2013-03-21 | セイコーインスツル株式会社 | 半導体装置 |
KR20090064658A (ko) * | 2007-12-17 | 2009-06-22 | 주식회사 동부하이텍 | 반도체 소자 및 이의 제조방법 |
KR101426467B1 (ko) * | 2008-04-08 | 2014-08-04 | 삼성전자주식회사 | 게이트 구조물, 이의 제조 방법 및 이를 포함하는 반도체소자의 제조 방법 |
KR101458957B1 (ko) * | 2008-06-17 | 2014-11-10 | 삼성전자주식회사 | 선택 트랜지스터 및 그의 제조 방법 |
JP4770885B2 (ja) * | 2008-06-30 | 2011-09-14 | ソニー株式会社 | 半導体装置 |
US7834394B2 (en) * | 2008-12-01 | 2010-11-16 | United Microelectronics Corp. | Semiconductor structure and method of fabricating the same |
KR101006530B1 (ko) | 2009-02-24 | 2011-01-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
JP2012178520A (ja) * | 2011-02-28 | 2012-09-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US20130146966A1 (en) * | 2011-12-07 | 2013-06-13 | Chia-Yen Ho | Semiconductor structure with enhanced cap and fabrication method thereof |
US8685817B1 (en) * | 2012-11-19 | 2014-04-01 | International Business Machines Corporation | Metal gate structures for CMOS transistor devices having reduced parasitic capacitance |
KR101923959B1 (ko) * | 2012-12-11 | 2018-12-03 | 한국전자통신연구원 | 트랜지스터 및 그 제조 방법 |
CN104217933B (zh) * | 2013-06-05 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US9087917B2 (en) * | 2013-09-10 | 2015-07-21 | Texas Instruments Incorporated | Inner L-spacer for replacement gate flow |
US10224407B2 (en) * | 2017-02-28 | 2019-03-05 | Sandisk Technologies Llc | High voltage field effect transistor with laterally extended gate dielectric and method of making thereof |
CN118248744A (zh) * | 2017-08-04 | 2024-06-25 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
CN110034022B (zh) * | 2018-01-12 | 2022-04-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
JP2021150304A (ja) * | 2020-03-16 | 2021-09-27 | 株式会社東芝 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5021355A (en) * | 1989-05-22 | 1991-06-04 | International Business Machines Corporation | Method of fabricating cross-point lightly-doped drain-source trench transistor |
JP2548832B2 (ja) | 1990-08-08 | 1996-10-30 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
KR940002400B1 (ko) * | 1991-05-15 | 1994-03-24 | 금성일렉트론 주식회사 | 리세스 게이트를 갖는 반도체장치의 제조방법 |
US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
US5980706A (en) | 1996-07-15 | 1999-11-09 | Semitool, Inc. | Electrode semiconductor workpiece holder |
KR100225409B1 (ko) * | 1997-03-27 | 1999-10-15 | 김덕중 | 트렌치 디-모오스 및 그의 제조 방법 |
KR100280107B1 (ko) * | 1998-05-07 | 2001-03-02 | 윤종용 | 트렌치 격리 형성 방법 |
KR100273296B1 (ko) | 1998-09-08 | 2000-12-15 | 김영환 | 모스 트랜지스터 제조방법 |
US6303448B1 (en) | 1998-11-05 | 2001-10-16 | Taiwan Semiconductor Manufacturing Company | Method for fabricating raised source/drain structures |
KR20010064328A (ko) | 1999-12-29 | 2001-07-09 | 박종섭 | 인버스 t형 ldd 구조의 모스 트랜지스터의 제조방법 |
GB0010041D0 (en) * | 2000-04-26 | 2000-06-14 | Koninkl Philips Electronics Nv | Trench semiconductor device manufacture |
US6255202B1 (en) * | 2000-07-20 | 2001-07-03 | Advanced Micro Devices, Inc. | Damascene T-gate using a spacer flow |
US6358800B1 (en) * | 2000-09-18 | 2002-03-19 | Vanguard International Semiconductor Corporation | Method of forming a MOSFET with a recessed-gate having a channel length beyond photolithography limit |
DE10127885B4 (de) * | 2001-06-08 | 2009-09-24 | Infineon Technologies Ag | Trench-Leistungshalbleiterbauelement |
KR20030050995A (ko) * | 2001-12-20 | 2003-06-25 | 동부전자 주식회사 | 고집적 트랜지스터의 제조 방법 |
KR100402355B1 (ko) * | 2001-12-20 | 2003-10-22 | 동부전자 주식회사 | 반도체 소자의 쇼트 채널 트랜지스터 제조 방법 |
KR100468771B1 (ko) * | 2002-10-10 | 2005-01-29 | 삼성전자주식회사 | 모스 트랜지스터의 제조방법 |
US7012014B2 (en) * | 2003-12-04 | 2006-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd | Recessed gate structure with reduced current leakage and overlap capacitance |
-
2002
- 2002-12-18 KR KR10-2002-0081091A patent/KR100521369B1/ko active IP Right Grant
-
2003
- 2003-12-17 US US10/738,316 patent/US7148527B2/en not_active Expired - Lifetime
-
2006
- 2006-11-03 US US11/556,352 patent/US7541656B2/en not_active Expired - Lifetime
-
2009
- 2009-04-28 US US12/431,488 patent/US7871914B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20090215238A1 (en) | 2009-08-27 |
US20040129959A1 (en) | 2004-07-08 |
US20070057288A1 (en) | 2007-03-15 |
US7871914B2 (en) | 2011-01-18 |
KR20040054248A (ko) | 2004-06-25 |
US7541656B2 (en) | 2009-06-02 |
US7148527B2 (en) | 2006-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100521369B1 (ko) | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 | |
US6476444B1 (en) | Semiconductor device and method for fabricating the same | |
JP5319046B2 (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
US7153733B2 (en) | Method of fabricating fin field effect transistor using isotropic etching technique | |
US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100865073B1 (ko) | 트렌치 트랜지스터 및 그 제조방법 | |
KR100763337B1 (ko) | 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법 | |
KR100673133B1 (ko) | 반도체 소자의 제조 방법 | |
US7563683B2 (en) | Transistor and method of fabricating the same | |
KR20050087657A (ko) | 선택적 에피성장층을 채택하여 비대칭 소오스/드레인트랜지스터를 제조하는 방법 및 그것에 의해 제조된비대칭 소오스/드레인 트랜지스터 | |
KR100681286B1 (ko) | 리세스된 채널을 갖는 반도체 장치의 제조 방법 | |
KR20070017787A (ko) | 리세스드 채널 어레이 트랜지스터 및 그 제조 방법 | |
JP2000068369A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100713915B1 (ko) | 돌기형 트랜지스터 및 그의 형성방법 | |
KR100586553B1 (ko) | 반도체 소자의 게이트 및 이의 형성 방법 | |
KR20080000980A (ko) | 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법 | |
KR20050052027A (ko) | 리세스된 게이트를 갖는 반도체소자 및 그 제조방법 | |
KR100979241B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR20040009383A (ko) | 스택형 커패시터 및 트랜치형 커패시터를 포함하는 반도체메모리 소자 및 그 제조 방법 | |
KR100753051B1 (ko) | 새들형 핀 트랜지스터 제조방법 | |
KR100832706B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR20080082158A (ko) | 반도체 소자의 제조방법 | |
KR101024754B1 (ko) | 반도체 소자 및 그 형성 방법 | |
KR20010109677A (ko) | 반도체소자의 모스 트랜지스터 제조방법 및 그에 의해제조된 모스 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 14 |