-
Gegenstand der Erfindung
-
Die
vorliegende Erfindung zieht sich im Allgemeinen auf das Ausbilden
integrierter Schaltkreise und dabei das Ausbilden von Feldeffekttransistoren, die
ein Kanalgebiet mit einer festgelegten intrinsischen Spannung aufweisen,
um die Ladungsträgerbeweglichkeit
zu verbessern.
-
Beschreibung des Stands der
Technik
-
Integrierte
Schaltungen umfassen eine große
Anzahl von einzelnen Schaltkreiselementen, wie beispielsweise Transistoren,
Kondensatoren und Widerstände.
Diese Elemente werden intern miteinander verbunden, um komplexe
Schaltkreise, wie beispielsweise Speichereinrichtungen, Logikbausteine, und
Mikroprozessoren zu bilden. Die Leistung der integrierten Schaltungen
kann durch Erhöhung
der Anzahl funktionaler Elemente in dem Schaltkreis, um seinen Funktionsumfang
zu erweitern, und/oder durch Erhöhung
der Arbeitsgeschwindigkeit des Schaltungselements verbessert werden.
Eine Reduzierung der Strukturgrößen ermöglicht die
Ausbildung einer größeren Anzahl
von Schaltkreiselementen auf der gleichen Fläche, wodurch eine Erweiterung
des Funktionsumfangs des Schaltkreises ermöglicht wird, und führt auch
zu verringerten Signallaufzeiten, wodurch eine Erhöhung der
Arbeitsgeschwindigkeit der Schaltkreiselemente ermöglicht wird.
-
Feldeffekttransistoren
werden als Schaltelemente in integrierten Schaltkreisen verwendet.
Sie ermöglichen
es, einen Strom zu steuern, der durch ein Kanalgebiet fließt, das
sich zwischen einem Sourcegebiet und einem Draingebiet befindet.
Das Source Gebiet und das Drain Gebiet sind stark dotiert. In Transistoren
vom n-Typ sind das Source und das Drain Gebiet mit einem Dotierstoff
vom n-Typ dotiert. Umgekehrt sind in Transistoren vom p-Typ das
Source und das Drain Gebiet mit einem Dotierstoff vom p-Typ dotiert. Die
Dotierung des Kanalgebietes ist zu der Dotierung des Source Gebietes
und des Drain Gebietes invers. Die Leitfähigkeit des Kanalgebietes wird
von einer Gatespannung gesteuert, die an einer Gateelektrode, die über dem
Kanalgebiet ausgebildet und von diesem durch eine dünne isolierende Schicht
getrennt ist, anliegt. In Abhängigkeit
von der Gatespannung kann das Kanalgebiet zwischen einem leitfähigen „Ein”-Zustand
und einem im Wesentlichen nicht leitenden „Aus”-Zustand geschaltet werden.
-
Wenn
die Größe von Feldeffekttransistoren reduziert
wird, ist es wichtig, eine hohe Leitfähigkeit des Kanalgebietes in
dem „Ein”-Zustand
aufrecht zu erhalten. Die Leitfähigkeit
des Kanalgebietes in dem „Ein”-Zustand
hängt von
der Dotierstoffkonzentration in dem Kanalgebiet, der Beweglichkeit
der Ladungsträger,
der Ausdehnung des Kanalgebietes in der Breiterichtung des Transistors
und von dem Abstand zwischen dem Source Gebiet und dem Drain Gebiet, die üblicherweise
als „Kanallänge” bezeichnet
wird, ab. Während
eine Verringerung der Breite des Kanalgebietes zu einer Verringerung
der Kanalleitfähigkeit führt, verbessert
eine Verringerung der Kanallänge die
Kanalleitfähigkeit.
Eine Erhöhung
der Ladungsträgerbeweglichkeit
führt zu
einer Zunahme der Kanalleitfähigkeit.
-
Wenn
die Strukturgrößen verringert
werden, verringert sich auch die Ausdehnung des Kanalgebiets in
der Breitenrichtung. Zunächst
müssen
fortschrittliche Techniken der Fotolithografie und des Ätzens bereitgestellt
werden, um zuverlässig
und reproduzierbar Transistoren mit kleinen Kanallängen zu
erzeugen. Außerdem
werden in dem Source Gebiet und in dem Drain Gebiet äußerst komplexe
Dotierprofile benötigt,
und zwar sowohl in der Vertikalrichtung als auch in der Längsrichtung,
um einen niedrigen Flächenwiderstand
und einen niedrigen Kontaktwiderstand in Kombination mit einer gewünschten
Steuerbarkeit des Kanals bereitzustellen.
-
Im
Hinblick auf die Probleme, die mit einer weiteren Verringerung der
Kanallänge
verbunden sind, wurde vorgeschlagen, die Leistung von Feldeffekttransistoren
auch durch Erhöhen
der Ladungsträgerbeweglichkeit
im Kanalgebiet zu verbessern. Im Prinzip können mindestens zwei Ansätze verfolgt werden,
um die Ladungsträgerbeweglichkeit
zu erhöhen.
-
Erstens
kann die Konzentration der Dotiersubstanz im Kanalgebiet verringert
werden. Dadurch verringert sich die Wahrscheinlichkeit von Streuvorgängen von
Ladungsträgern
im Kanalgebiet, was zu einer Erhöhung
der Leitfähigkeit
des Kanalgebiets führt.
Eine Verringerung der Konzentration der Dotiersubstanz im Kanalgebiet
beeinflusst die Schwellenspannung der Transistorvorrichtung jedoch
erheblich. Dies macht die Verringerung der Konzentration der Dotiersubstanz
zu einem weniger attraktiven Ansatz.
-
Zweitens
kann durch Erzeugen einer Zug- oder Druckspannung die Gitterstruktur
im Kanalgebiet verändert
werden. Dies führt
zu einer veränderten
Beweglichkeit der Elektronen bzw. Löcher. Abhängig von der Stärke der
Verformung kann eine biaxiale Zugspannung die Beweglichkeit der
Elektronen in einer Siliziumschicht auf einem isolierenden Substrat
oder einem Substrat, das eine unterhalb der Siliziumschicht bereitgestellte
isolierende Schicht umfasst, um bis zu 300% erhöht werden, und diese kann auch
die Beweglichkeit der Löcher
vergrößern, wenn die
Verformung einem Niveau entspricht, das durch einen Anteil von 30%
Ge in Si erreicht wird. Die Beweglichkeit der Löcher kann auch vergrößert werden, indem
eine Siliziumschicht mit einer Druckspannung bereitgestellt wird.
-
Im
Folgenden wird herkömmliches
Verfahren zur Ausbildung eines Feldeffekttransistors, wobei das Kanalgebiet
in einer verformten auf einer isolierenden Schicht bereitgestellten
Siliziumschicht ausgebildet ist, mit Bezug auf die 1a bis 1f beschrieben.
-
1a zeigt
schematisch eine Querschnittsansicht einer Halbleiterstruktur 100 während eines anfänglichen
Stadiums des Fertigungsprozesses gemäß dem Stand der Technik.
-
Es
wird ein Substrat 101, das beispielsweise eine Siliziumscheibe
umfasst, bereitgestellt. Auf dem Substrat wird eine Schicht 102 aus
einem Isoliermaterial, beispielsweise mithilfe bekannter Abscheidungsverfahren
und/oder Oxidationsverfahren, ausgebildet. In einigen Prozessbeispielen
gemäß dem Stand
der Technik kann die Schicht 102 aus Isoliermaterial Siliziumdioxid
umfassen.
-
Zusätzlich zu
dem Substrat wird ein Hilfssubstrat 103, das in der 1b gezeigt
ist, bereitgestellt. Auf dem Hilfssubstrat werden eine verformungserzeugende
Schicht 104 und eine Schicht 105 aus einem Halbleitermaterial
ausgebildet. Dies kann mithilfe bekannter Abscheidungstechniken
geschehen, wie beispielsweise mithilfe einer chemischen Dampfabscheidung
und/oder einer plasmagestützten
chemischen Dampfabscheidung. Die Schicht 105 aus Halbleitermaterial
kann Silizium umfassen.
-
Die
verformungserzeugende Schicht 104 umfasst ein Material,
das eine Gitterkonstante aufweist, die sich von der Gitterkonstante
des Halbleitermaterials 105 unterscheidet. Wenn das Halbleitermaterial
der Schicht 105 auf der verformungserzeugenden Schicht 104 abgeschieden
wird, wird die kristalline Struktur des Halbleitermaterials 105 durch das Kristallgitter
der verformungserzeugenden Schicht 104 beeinflusst. Somit
kann eine globale biaxiale Verformung in der Schicht 105 aus
Halbleitermaterial erzeugt werden.
-
Wenn
die Gitterkonstante des Materials der verformungserzeugenden Schicht 104 größer als
die Gitterkonstante ist, die das Halbleitermaterial der Schicht 105 in
einem großen
Kristall annimmt, ordnen sich die Atome in der Schicht 105 in
einer größeren Entfernung
als in einem großen
Kristall des Halbleitermaterials an. Somit weist die Schicht 105 aus Halbleitermaterial
eine Zugspannung. Umgekehrt wird, wenn die Gitterkonstante des Materials
der verformungserzeugenden Schicht 104 kleiner als die des
Halbleitermaterials der Schicht 105 in einem großen Kristall
ist, die Schicht 105 aus Halbleitermaterial mit einer intrinsischen
Druckspannung ausgebildet. In Prozessbeispielen gemäß dem Stand
der Technik, in denen die Schicht 105 aus Halbleitermaterial
Silizium umfasst, kann eine verformungserzeugende Schicht 104,
die eine Legierung aus Silizium und Germanium aufweist, verwendet
werden, um eine Zugspannung zu erzeugen. Um eine Druckspannung in
der Schicht 105, wenn diese Silizium umfasst, zu erzeugen,
kann die verformungserzeugende Schicht 104 aus einer Silizium
und Kohlenstoff Legierung hergestellt werden.
-
Das
Hilfssubstrat 103 ist mit dem Substrat 101 verbunden.
Zu diesem Zweck sind das Hilfssubstrat 103 und das Substrat 101 so
angeordnet, dass die Schicht 105 aus Halbleitermaterial
und die Schicht 102 aus isoliermaterial miteinander in
Kontakt treten, wie in der 1c gezeigt.
Dann wird eine bekannte Verbindungstechnik, wie beispielsweise eine
anodische Verbindung, verwendet, um die Schicht 105 aus
Halbleitermaterial mit der Schicht 102 aus Isoliermaterial
zu verbinden.
-
Eine
schematische Querschnittsansicht einer Halbleiterstruktur 100 während eines
späteren Stadiums
des Fertigungsprozesses gemäß dem Stand
der Technik ist in der 1d gezeigt.
Das Hilfssubstrat 103 und die verformungserzeugende Schicht 104 werden,
beispielsweise mithilfe eines Schleif-, Ätz-, oder Delaminierungsprozesses,
entfernt. Danach weist das Substrat 101 auf seiner Oberfläche über der
Schicht 102 aus Isoliermaterial die Schicht 105 aus
Halbleitermaterial auf. Die biaxiale Verformung in der Schicht 105 aus
Halbleitermaterial, die durch das Vorhandensein der verformungserzeugenden
Schicht 104 bei der Ausbildung der Schicht 105 erzeugt
wurde, wird im Wesentlichen nach dem Entfernen der verformungserzeugenden Schicht 104 bewahrt.
Deshalb weist die Schicht 105 aus Halbleitermaterial noch
immer eine biaxiale Verformung auf.
-
Eine
schematische Querschnittsansicht einer Halbleiterstruktur 100 während eines
weiteren Stadiums des Fertigungsprozesses gemäß dem Stand der Technik ist
in der 1e gezeigt. Flache Isolationsgräben 106, 107,
die Teil einer durchgehenden Struktur von Isolationsgräben sein
können,
werden in der Schicht 105 aus Halbleitermaterial ausgebildet.
Die flachen Isolationsgräben 106, 107 und
die über
der Schicht 102 aus Isoliermaterial isolieren einen Teil
der Schicht 105 aus Halbleitermaterial von dem Rest der
Schicht 105. Danach wird eine aktives Gebiet 181 in
dem Gebiet zwischen den flachen Isolationsgräben 106, 107,
beispielsweise mithilfe eines bekannten Ionenimplantationsprozesses,
bei dem Ionen eines Dotierstoffmaterials in die Schicht 105 aus Halbleitermaterial
eingebracht werden, erzeugt.
-
Anschließend wird
eine Gateelektrode 109, die von dem aktiven Gebiet 181 durch
eine Gateisolationsschicht 108 getrennt ist, über dem
aktiven Gebiet ausgebildet. Bei der Ausbildung der Gateelektrode 109 und
der Gateisolationsschicht 108 wie auch bei der Ausbildung
der flachen Isolationsgräben 106, 107 werden
dem Fachmann bekannte Verfahren, wie beispielsweise entwickelte
Abscheidungs-, Photolithographie-, Ätz-, und Oxidationsverfahren,
verwendet.
-
Nach
der Ausbildung der Gateelektrode 109 wird die Halbleiterstruktur 100 mit
Ionen 110 eines Dotierstoffmaterials bestrahlt, die durch
die Pfeile in der 1e gekennzeichnet sind. Die
Ionen treffen auf die Schicht 105 aus Halbleitermaterial
und durchdringen die Schicht 105 aus Halbleitermaterial.
Dadurch wird das Dotierstoffmaterial in die Schicht 105 aus
Halbleitermaterial eingebracht, um so ein erweitertes Source Gebiet 111 und
ein erweitertes Drain Gebiet 112 zu bilden. Die Gateelektrode 109 absorbiert
die auf diese auftreffenden Ionen, so dass im Wesentlichen kein
Dotierstoffmaterial in ein Kanalgebiet 123 unterhalb der
Gateelektrode 109 eingebracht wird. Der Aufprall der Ionen
entfernt Atome des Halbleitermaterials in der Schicht 105 von
ihren Gitterstandorten in dem verformtem Kristallgitter. Bei einer
typischen Ionendosis, die bei entwickelten Verfahren zur Herstellung
eines Feldeffekttransistors verwendet wird, wird das Halbleitermaterial
in dem erweiterten Source Gebiet 111 und dem erweiterten Drain
Gebiet 112 amorphisiert.
-
Ein
weiteres Stadium des Herstellungsprozesses gemäß dem Stand der Technik ist
in der 1f gezeigt. Neben der Gateelektrode 109 sind Seitenwandabstandselemente 119, 120 ausgebildet, deren
Ausbildung mithilfe gut bekannter Verfahren, die eine isotrope Abscheidung
einer Schicht eines Seitenwandabstandmaterials und einen anisotropen Ätzprozess
umfassen, ausgeführt
werden kann. Danach wird eine weitere Ionenimplantation, wie durch die
Pfeile 190 in der 1f gezeigt,
ausgeführt,
um ein Sourcegebiet 113 und ein Draingebiet 114 zu
erzeugen. Ähnlich
wie bei der Ausbildung des erweiterten Sourcegebietes 111 und
des erweiterten Draingebietes 112 kann die Ionenimplatation
in das Sourcegebiet 113 und das Draingebiet 114 zu
einer Amorphisierung des Halbleitermaterials 105 führen. Schließlich kann
ein Ausheizprozess ausgeführt
werden, um das Halbleitermaterial 105 in dem Sourcegebiet 113,
in dem Draingebiet 114, in dem erweiterten Sourcegebiet 111 und
dem erweiterten Draingebiet 112 zu rekristallisieren.
-
Ein
Problem, das bei dem Verfahren zur Ausbildung eines Feldeffekttransistors
gemäß dem Stand
der Technik auftritt ist, dass die verformungsinduzierte Erhöhung der
Beweglichkeit von Elektronen und/oder Löchern in dem Kanalgebiet bei
kleinen Kanallängen
deutlich verringert ist. Während
bei Transistoren mit einer relativ großen Kanallänge, die erheblich größer als
etwa 50 nm oder mehr ist, ein Anstieg des Ansteuerungsstroms um
bis zu 100% erreicht werden kann, wird in Transistoren mit einer
relativ kleinen Kanallänge
von etwa 50 nm oder weniger ein Anstieg des Ansteuerungsstroms von
nur etwa 5% bis 10% beobachtet.
-
Im
Hinblick auf das oben erwähnte
Problem besteht ein Bedarf nach einem Verfahren zur Ausbildung eines
Feldeffekttransistors und einem Feldeffekttransistor, wobei eine
Erhöhung
der Ladungsträgerbeweglichkeit
in dem Kanalgebiet auch bei kleinen Kanallängen zuverlässig erzielt werden kann.
-
Zusammenfassung der Erfindung
-
Gemäß einer
veranschaulichenden Ausführungsform
der vorliegenden Erfindung umfasst ein Verfahren zur Ausbildung
eines Feldeffekttransistors die Merkmale des Anspruchs 1.
-
Gemäß einer
weiteren veranschaulichenden Ausführungsform der vorliegenden
Erfindung umfasst ein Verfahren zum Ausbilden eines Feldeffekttransistors
die Merkmale des Anspruchs 8.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Vorteile, Aufgaben und Ausführungsformen
der vorliegenden Erfindung sind in den beigefügten Patentansprüchen definiert
und werden anhand der folgenden ausführlichen Beschreibung deutlicher,
wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet
wird. Es zeigen:
-
1a bis 1f schematische
Querschnittansichten einer Halbleiterstruktur während Stadien eines Herstellungsprozesses
gemäß dem Stand
der Technik;
-
2a bis 2c schematische
Querschnittansichten einer Halbleiterstruktur während Stadien eines Herstellungsprozesses
gemäß einer Ausführungsform
der vorliegenden Erfindung; und
-
3a bis 3d schematische
Querschnittansichten einer Halbleiterstruktur während Stadien eines Herstellungsprozesses
gemäß einer weiteren
Ausführungsform
der vorliegenden Erfindung.
-
Ausführliche Beschreibung
-
Obwohl
die vorliegende Erfindung mit Bezug auf die Ausführungsformen, die in der folgenden
ausführlichen
Beschreibung und in den Zeichnungen veranschaulicht werden, beschrieben
wird, sollte verstanden werden, dass die folgende ausführliche
Beschreibung und die Zeichnungen nicht beabsichtigen, die vorliegende
Erfindung auf die speziellen veranschaulichenden Ausführungsformen,
die offenbart werden, zu beschränken,
sondern dass die beschriebenen veranschaulichenden Ausführungsformen
lediglich Beispiele für
die verschiedenen Aspekte der vorliegenden Erfindung, deren Umfang
durch die beigefügten
Patentansprüche
definiert wird, geben.
-
Die
vorliegende Erfindung basiert im Allgemeinen auf der Erkenntnis,
dass eine Reduzierung der Ladungsträgerbeweglichkeit in dem Kanalgebiet eines
Feldeffekttransistors, der wie zuvor mit Bezug auf die 1a bis 1f beschrieben,
mithilfe des Verfahrens gemäß dem Stand
der Technik ausgebildet wird, durch eine Entspannung der biaxialen
Verformung in der Schicht 105 aus Halbleitermaterial verursacht
werden kann, die durch die bei der Ausbildung des Source Erweiterungsgebietes 111 und
des Drain Erweiterungsgebietes 112 auftretende Amorphisierung
des Halbleitermaterials erzeugt wird.
-
Während der
Ausbildung des Source Erweiterungsgebietes 111 und des
Drain Erweiterungsgebietes 112 trifft ein Teil der Ionen 110 in
der Nähe
des Kanalgebietes 123 unterhalb der Gateelektrode auf und
verdrängt
Atome von ihren Gitterstandorten. Somit wird die Ordnung des verformten
Kristallgitters der Schicht 105 aus Halbleitermaterial
zerstört
und die Atome ordnen sich in einer amorphen Konfiguration an. Dabei
tritt eine zumindest teilweise Entspannung der biaxialen Verformung
auf. Eine derartige Entspannung kann nicht nur in dem Source Erweiterungsgebiet 111 und
in dem Drain Erweiterungsgebiet 112, die amorphisiert sind,
auftreten, sonder auch in Nähe
von diesen. Ebenso kann sich bei der Bildung der flachen Isolationsgräben 106, 107 die Verformung
in Teilen der Schicht 105 in deren Nähe zumindest teilweise entspannen.
-
Bei
Feldeffekttransistoren mit einer großen Kanallänge von deutlich mehr als etwa
50 nm, tritt die zumindest teilweise Entspannung nur in einem kleinen
Bereich des Kanalgebietes 123 auf. In erweiterten Feldeffekttransistoren
mit einer Kanallänge
von etwa 50 nm oder weniger können
jedoch jene Bereiche der Schicht 105 aus Halbleitermaterial,
in der die biaxiale Verformung zumindest teilweise entspannt ist, einen
bedeutenden Teil des Kanalgebietes 181 umfassen, was zu
der experimentell beobachteten niedrigeren Ladungsträgerbeweglichkeit
in derartigen Transistoren führen
kann.
-
In
Ausführungsformen
der vorliegenden Erfindung sind ein Kanalkontaktgebiet auf der Source Seite
und ein Kanalkontaktgebiet auf der Drain Seite, die neben einem
Kanalgebiet eines Feldeffekttransistors angeordnet sind, einer biaxialen
Verformung einer Schicht aus Halbleitermaterial ausgesetzt, in der das
Kanalgebiet und die Kanalkontaktgebiete ausgebildet sind. Deshalb
ist die biaxiale Verformung um das gesamte Kanalgebiet gebildet,
so dass im Wesentlichen in dem Kanalgebiet keine Entspannung der
Verformung auftreten kann. Somit kann im Wesentlichen eine Verringerung
der Ladungsträgerbeweglichkeit
in dem Kanalgebiet vermieden werden.
-
Gemäß einiger
Ausführungsformen
der vorliegenden Erfindung sind in der Nähe der Gateelektrode des Feldeffekttransistors
ein erhöhtes
Source Gebiet und ein erhöhtes
Drain Gebiet ausgebildet. Bei der Bildung eines Source Erweiterungsgebietes und
eines Drain Erweiterungsgebietes des Transistors werden Ionen eines
Dotierstoffmaterials in das erhöhte
Source Gebiet und das erhöhte
Drain Gebiet implantiert. Somit kann im Wesentlichen eine Amorphisierung
des Kanalkontaktgebietes auf der Source Seite und des Kanalkontaktgebietes
auf der Drain Seite und eine dabei herbeigeführte Entspannung der biaxialen
Verformung vermieden werden. Somit kann die biaxiale Verformung
in den Kanalkontaktgebieten aufrechterhalten werden. Danach kann
ein Ausheizprozess ausgeführt
werden. Bei dem Ausheizprozess kann sich das Dotierstoffmaterial
in die Kanalkontaktgebiete ausbreiten. Da die Ausbreitung des Dotierstoffmaterials
ohne das Vorhandensein einer Verformungsentspannung auftreten kann,
können
die Kanalkontaktgebiete der biaxialen Verformung ausgesetzt bleiben.
-
In
weiteren Ausführungsformen
der vorliegenden Erfindung kann die Gateelektrode des Feldeffekttransistors
in einer Vertiefung einer Schicht aus Halbleitermaterial ausgebildet
werden. Somit ist das Kanalgebiet des Feldeffekttransistors, das
unterhalb der Gateelektrode angeordnet ist, relativ zu der Oberfläche der
Schicht aus Halbleitermaterial, in und auf der der Feldeffekttransistor
ausgebildet ist, abgesenkt. Somit können im Wesentlichen eine Amorphisierung
und eine entsprechende Verformungsentspannung in der Nähe des Kanalgebietes
vermieden werden, wenn eine Ionenimplantation ausgeführt wird,
um das erhöhte
Source Gebiet und das erhöhte Drain
Gebiet zu bilden.
-
Im
Nachfolgenden werden weitere Ausführungsformen der vorliegenden
Erfindung mit Bezug auf die 2a bis 2c beschrieben.
-
Die 2a zeigt
eine schematische Querschnittansicht einer Halbleiterstruktur 200 während eines
ersten Stadium eines Herstellungsprozesses gemäß einer Ausführungsform
der vorliegenden Erfindung. Die Halbleiterstruktur umfasst ein Substrat 201.
Das Substrat 201 umfasst eine Schicht 202 aus einem
Isoliermaterial und eine Schicht 205 aus einem Halbleitermaterial,
die auf der Schicht 202 ausgebildet ist. In der Schicht 205 aus
Halbleitermaterial werden flache Isolationsgräben 206, 207 ausgebildet, die
zusammen mit der Schicht 202 aus Isoliermaterial eine elektrische
Isolierung zwischen einem aktiven Gebiet 281 eines Feldeffekttransistors 280 und
anderen Bereichen der Halbleiterstruktur 200 bereitstellen.
Die Schicht 205 aus Halbleitermaterial kann biaxial verformt
sein. Über
dem aktiven Gebiet 281 ist eine Gateelektrode 209 ausgebildet.
Eine Gateisolationsschicht 208 bildet eine elektrische
Isolation zwischen der Gateelektrode 209 und dem aktiven
Gebiet 281. Die Gateelektrode 209 ist von Offset
Seitenwandabstandselementen 210, 211 flankiert
und durch eine Abdeckschicht 212 bedeckt.
-
Ähnlich wie
bei der Ausbildung der Halbleiterstruktur 100 mithilfe
des zuvor mit Bezug auf die 1a bis 1f beschriebenen
Verfahrens gemäß dem Stand
der Technik kann die Ausbildung des Substrats 201 das Bereitstellen
eines Hilfssubstrats (nicht gezeigt) umfassen, auf dem die Schicht 205 über einer
verformungserzeugenden Schicht (nicht gezeigt) ausgebildet ist.
Somit weist die Schicht 205 eine biaxiale Verformung auf.
-
Bei
einigen Ausführungsformen
der vorliegenden Erfindung kann die Schicht 205 aus Halbleitermaterial
Silizium umfassen. Bei solchen Ausführungsformen kann eine verformungserzeugende Schicht,
die eine Silizium und Germanium Legierung aufweist, verwendet werden,
um eine biaxiale Zugspannung in der Schicht 205 zu erzeugen,
wohingegen eine verformungserzeugende Schicht, die eine Silizium
und Kohlenstoff Legierung aufweist, verwendet werden kann, um eine
biaxiale Druckspannung in der Schicht 205 zu erzeugen.
-
Auf
dem Substrat 201 wird die Schicht 202 aus Isoliermaterial
ausgebildet. Danach wird das Hilfssubstrat mit dem Substrat 201 verbunden,
wobei die Schicht 205 aus Halbleitermaterial mit der Schicht 202 aus
Isoliermaterial in Kontakt tritt. Dies kann mithilfe eines dem Fachmann
bekannten Verbindungsprozesses erfolgen. Dann werden das Hilfssubstrat und
die verformungserzeugende Schicht mithilfe bekannter Verfahren entfernt,
so dass die Schicht 205 aus Halbleitermaterial auf der
Oberfläche
des Substrats 201 freigelegt wird. Ähnlich wie bei dem Verfahren
gemäß dem zuvor
beschriebenen Stand der Technik wird die biaxiale Verformung in
der Schicht 205 nach dem Entfernen des Hilfssubstrats und
der verformungserzeugenden Schicht aufrechterhalten.
-
Die
flachen Isolationsgräben 206, 207 können mithilfe
bekannter erweiterter Photolithographie-, Ätz-, Abscheidungs- und/oder
Oxidationsverfahren ausgebildet werden. Bei der Bildung des aktiven
Gebietes 281, die nach der Ausbildung der flachen Isolationsgräben 206, 207 erfolgen
kann, kann eine Ionenimplantation ausgeführt werden, um ein Dotierstoffmaterial
in die Schicht 205 aus Halbleitermaterial einzubringen.
Danach können
die Gateisolationsschicht 208, die Gateelektrode 209,
die Offset Seitenwandabstandselementen 210, 211 und
die Abdeckschicht 212 ausgebildet werden, indem bekannte Photolithographie-, Ätz-, Abscheidungs-
und/oder Oxidationsverfahren verwendet werden.
-
In
einigen Ausführungsformen
der vorliegenden Erfindung können
die flachen Isolationsgräben 206, 207,
die Offset Seitenwandabstandselementen 210, 211 und
die Abdeckschicht 212 Siliziumdioxid, Siliziumnitrit und/oder
Siliziumoxynitrit umfassen. Die Gateelektrode 209 kann
Polysilizium umfassen.
-
Ein
erhöhtes
Source Gebiet 213 und ein erhöhtes Drain Gebiet 214 werden
neben der Gateelektrode 209 ausgebildet. Dies kann mithilfe
eines selektiven Epitaxiewachstumprozesses erfolgen.
-
Selektives
epitaktisches Wachstum bildet eine Variante der plasmagestützten chemischen Dampfabscheidung,
bei der eine Materialschicht nur über freigelegten Bereichen
der Schicht 205 aus Halbleitermaterial abgeschieden wird,
wohingegen keine Abscheidung in Bereichen der Halbleiterstruktur 200 erfolgt,
die andere Materialien als das Halbleitermaterial der Schicht 205 aufweisen.
-
Bei
der plasmagestützten
chemischen Dampfabscheidung, die ein dem Fachmann gut bekannter
Prozess ist, wird die Halbleiterstruktur 200 in einen Reaktor
eingeführt.
Gasförmige
Reaktionspartner werden dem Reaktor zugeführt. Eine elektrische Radiofrequenzspannung
und/oder eine DC Vorspannung werden an die gasförmigen Reaktionspartner und/oder
an die Halbleiterstruktur 200 angelegt, um eine Glimmentladung
hervorzurufen, bei der reaktive Vorstufen von den gasförmigen Reaktionspartnern gebildet
werden. An der Oberfläche
der Halbleiterstruktur 200 und/oder in deren Nähe reagieren
die reaktiven Vorstufen und/oder die gasförmigen Reaktionspartner chemisch
miteinander. Bei dieser chemischen Reaktion wird ein Material gebildet,
das dann auf der Halbleiterstruktur 200 abgeschieden wird.
Andere Produkte der chemischen Reaktion als das abgeschiedene Material
werden aus dem Reaktor entfernt.
-
Die
Eigenschaften der in der plasmagestützten chemischen Dampfabscheidung
abgeschiedenen Materialschicht werden durch Parameter, wie beispielsweise
Temperatur, Druck, Zusammensetzung der gasförmigen Reaktionspartner wie
auch elektrische Energie, die über
die elektrische Radiofrequenzspannung und/oder eine DC Vorspannung zugeführt wird,
beeinflusst. Bei einem selektiven epitaktischen Wachstum, das bei
der Ausbildung des erhöhten
Source Gebietes 213 und des erhöhten Drain Gebietes 214 ausgeführt wird,
werden diese Parameter angepasst, so dass eine Materialabscheidung im
Wesentlichen nur auf Bereichen der Halbleiterstruktur 200 stattfindet,
auf denen das Halbleitermaterial freigelegt ist. Das abgeschiedene
Material passt sich an die Kristallstruktur der Schicht 205 aus Halbleitermaterial
an. Somit wird eine epitaktisches Wachstum erzielt.
-
Bei
Ausführungsformen
der vorliegenden Erfindung, bei denen die Schicht 205 aus
Halbleitermaterial Silizium umfasst und die flachen Isolationsgräben 206, 207,
wie auch die Abdeckschicht 212 und die Offset Seitenwandabstandselementen 210, 211 Siliziumdioxid
und/oder Siliziumnitrit umfassen, kann der selektive Epitaxiewachstumsprozess
angepasst werden, selektiv Silizium auf Bereiche der Schicht 205 aus
Halbleitermaterial abzuscheiden, die neben der Gateelektrode 209 freigelegt
wurden.
-
Bei
solchen Ausführungsformen
kann SiCl4 und H2 als
Reaktionspartner verwendet werden. Bei Wachstumstemperatur reagieren
diese Reaktionspartner zu Silizium und Salzsäure. Die Reaktion kann in beide
Richtungen erfolgen. Das Ätzen,
das in der Rückwärtsreaktion
erzeugt wird, ist für
die Verhinderung eines Siliziumwachstums auf den flachen Isolationsgräben 206, 207 und
der Abdeckschicht 212 wie auch auf den Offset Seitenwandabstandselementen 210, 211 wichtig.
-
Nach
der Ausbildung des erhöhten
Source Gebietes 213 und des erhöhten Drain Gebietes 214 kann
eine Ionenimplantation ausgeführt
werden, wobei ein Dotierstoffmaterial umfassender Ionenstrahl 220,
auf die Halbleiterstruktur 200 gerichtet wird.
-
Die
Ionen 220 treffen auf die Oberfläche der Halbleiterstruktur 200,
insbesondere auf die Oberfläche
des erhöhten
Source Gebietes 213 und des erhöhten Drain Gebietes 214.
Die Ionen weisen eine Geschwindigkeit relativ zu dem erhöhten Source
Gebiet 213 und dem erhöhten
Drain Gebiet 214 auf, die von der Energie der Ionen 220 abhängt. Die
Energie der Ionen 220 kann durch Steuerung einer Spannung,
die zur Beschleunigung der Ionen 220 verwendet wird, gesteuert
werden. Zumindest ein Teil der Ionen 220 durchdringt das
erhöhte
Source Gebiet 213 und das erhöhte Drain Gebiet 214 und
wechselwirkt mit Atomen in dem erhöhten Source Gebiet 213 und dem
erhöhten
Drain Gebiet 214. Aufgrund dieser Wechselwirkung verlieren
die Ionen an Energie. Somit werden die Ionen 220 verlangsamt
und schließlich
angehalten. Eine Eindringtiefe p, bis zu der die Ionen das erhöhte Source
Gebiet 213 und das erhöhte
Drain Gebiet 214 durchdringen, hängt von der Energie der Ionen 220 wie
auch von dem Ionentyp und dem Materialeigenschaften des erhöhten Source
Gebietes 213 und des erhöhten Drain Gebietes 214 ab. Somit
kann die Eindringtiefe p durch eine Veränderung eines oder mehrerer
dieser Parameter gesteuert werden. Insbesondere kann die Eindringtiefe durch
eine Veränderung
der Ionenenergie 220 gesteuert werden. Eine in der Ionenimplantation
angewendete Ionendosis kann so sein, dass das erhöhte Source
Gebiet 213 und das erhöhte
Drain Gebiet 214 oder Bereiche von diesen amorphisiert
werden.
-
Die
Eindringtiefe p der Ionen 220 kann gleich der oder kleiner
als eine Tiefe d des erhöhten
Source Gebietes 213 und des erhöhten Drain Gebietes 214 sein.
Somit durchdringen im Wesentlichen keine Ionen 220 die
Schicht 205 aus Halbleitermaterial. Deshalb erfolgt im
Wesentlichen keine Amorphisierung der Schicht 205 aus Halbleitermaterial
und es erfolgt im Wesentlichen keine Entspannung der biaxialen Verformung
in der Schicht 205. Somit bleibt die Schicht 205 aus
Halbleitermaterial biaxial verformt. Insbesondere bleiben ein Kanalkontaktgebiet 221 auf der
Source Seite und ein Kanalkontaktgebiet auf der Drain Seite 222,
die jeweils unterhalb des erhöhten Source
Gebietes 213 und des erhöhten Drain Gebietes 214 und
neben einem unterhalb der Gateelektrode 209 angeordneten
Kanalgebiet 223 angeordnet sind, biaxial verformt.
-
Eine
schematische Querschnittansicht der Halbleiterstruktur 200 während eines
weiteren Stadiums des Herstellungsprozesses wird in der 2b gezeigt.
-
Neben
der Gateelektrode 209 sind Seitenwandabstandselemente 219, 220 ausgebildet.
Wie dem Fachmann bekannt ist, kann dies durch isotrope Abscheidung
einer Schicht aus einem Seitenwandabstandselementmaterial über der
Halbleiterstruktur 200 und dann durch Ausführen eines
anisotropen Ätzprozesses
erfolgen, der angepasst ist, um selektiv das Seitenwandabstandselementmaterial
zu entfernen, wobei eine Ätzrate
in im Wesentlichen horizontalen Bereichen der Schicht aus Seitenwandabstandselementmaterial
größer ist
als eine Ätzrate
in schrägen
Bereichen der Schicht aus Seitenwandabstandselementmaterial, wie
beispielsweise in Bereichen, die an den Flanken der Gateelektrode 209 angeordnet
sind. Der Ätzprozess
wird solange ausgeführt,
bis die im Wesentlichen horizontalen Bereiche der Schicht aus Seitenwandabstandselementmaterial
entfernt sind. Rückstände der
Schicht aus Seitenwandabstandselementmaterial, die auf der Halbleiterstruktur 200 bleiben,
bilden die Seitenwandabstandselemente 219, 220.
-
Dann
kann eine weitere Ionenimplantation ausgeführt werden, um ein Source Gebiet 217 und ein
Drain Gebiet 218 zu bilden, wie durch die Pfeile 290 in
der 2b gezeigt. Eine auf die Halbleiterstruktur 200 auftreffende
Ionenenergie kann größer als
eine Ionenenergie sein, die bei der Ausbildung des erweiterten Source
Gebietes 215 und des erweiterten Drain Gebietes 216 bereitgestellt
wurde. Somit erzielen das Source Gebiet 217 und das Drain
Gebiet 218 eine Tiefe, die größer als die Eindringtiefe p
der Ionen ist, die bei der Ausbildung des erweiterten Source Gebietes 213 und
des erweiterten Drain Gebietes 214 angewendet wurden. Bei
einigen Ausführungsformen
der vorliegenden Erfindung kann die Tiefe des Source Gebietes 217 und
des Drain Gebietes 218 größer als die Dicke d des erweiterten
Source Gebietes 213 und des erweiterten Drain Gebietes 214 sein.
Dann überlappen
das Source Gebiet 217 und das Drain Gebiet 218 die
Schicht 205 aus Halbleitermaterial.
-
Die
Seitenwandabstandselemente 219, 220 absorbieren
auf diese auftreffende Ionen. Somit sind das Source Gebiet 217 und
das Drain Gebiet 218 von der Gateelektrode 209 und
dem Kanalgebiet 208 beabstandet, so dass das Source Gebiet 217 und
das Drain Gebiet 218 nicht das Kanalkontaktgebiet 221 auf
der Source Seite und das Kanalkontaktgebiet auf der Drain Seite 222 überlappen.
-
Eine
Ionendosis, die bei der Ausbildung des Source Gebietes 217 und
des Drain Gebietes 218 angewendet wurde, kann angepasst
werden, so dass das Material in Bereichen des erweiterten Source Gebietes 213,
des erweiterten Drain Gebietes 214, und der Schicht 205 aus
Halbleitermaterial, die dem Beschuss durch Ionen ausgesetzt sind,
zumindest teilweise amorphisiert wird. Da jedoch das Source Gebiet 217 und
das Drain Gebiet 218 das Kanalkontaktgebiet 221 auf
der Source Seite und das Kanalkontaktgebiet auf der Drain Seite 222 nicht überlappen,
werden letztere Bereiche nicht amorphisiert. Deshalb erfolgt keine
Amorphisierung der Kanalkontaktgebiete 221, 222,
so dass es keine Verformungsentspannung in den Kanalkontaktgebiete 221, 222 gibt.
Somit bleiben die Kanalkontaktgebiete 221, 222 biaxial
verformt.
-
Das
Source Gebiet 217 und das Drain Gebiet 218 müssen die
Schicht 205 aus Halbleitermaterial nicht überlappen.
In weiteren Ausführungsformen
der vorliegenden Erfindung kann eine Tiefe des Source Gebietes 217 und
des Drain Gebietes 218 kleiner als die Dicke d des erhöhten Source
Gebietes 213 und des erhöhten Drain Gebietes 214 sein.
Somit werden das Source Gebiet 217 und das Drain Gebiet 218 jeweils
in dem erhöhten
Source Gebiet 213 und dem erhöhten Drain Gebiet 214 gebildet.
-
Eine
schematische Querschnittansicht der Halbleiterstruktur 200 während eines
weiteren Stadiums des Herstellungsprozesses ist in der 2c gezeigt.
-
Ein
Ausheizprozess kann nach der Ausbildung des Source Gebietes 217 und
des Drain Gebietes 218 ausgeführt werden. Bei dem Ausheizprozess ist
die Halbleiterstruktur für
eine vorbestimmte Zeit einer erhöhten
Temperatur ausgesetzt. Der Ausheizprozess kann einen dem Fachmann
bekannten schnellen thermischen Ausheizprozess umfassen. In weiteren
Ausführungsformen
kann der Ausheizprozess ein Einführen
der Halbleiterstruktur 200 in einen Schmelzofen umfassen.
-
Bei
dem Ausheizprozess kann eine Rekristallisation des amorphisierten
Materials in dem erweiterten Source Gebiet 215, dem erweiterten
Drain Gebiet 216, dem Source Gebiet 217 und dem
Drain Gebiet 218 auftreten. Bei der Rekristallisation ordnen sich
die Atome in den amorphisierten Gebieten neu und nehmen eine kristalline
Ordnung an. Zusätzlich wird
bei dem Ausheizprozess das bei der Ionenimplantation eingebrachte
Dotierstoffmaterial in die Gitterstruktur der Halbleiterschicht 205 und/oder
das erhöhte
Source Gebiet 213 und das erhöhte Drain Gebiet 214 eingebunden,
so dass Dotierstoffatome als Elektronendonatoren und Elektronenakzeptoren
auftreten können.
-
Des
Weiteren kann eine Ausbreitung der Dotierstoffatome bei dem Ausheizprozess
erfolgen. Aufgrund der Ausbreitung wird die Dotierstoffverteilung in
der Halbleiterstruktur 200 verändert. Insbesondere können die
Dotierstoffatome jene Bereiche der Halbleiterstruktur 200 verlassen,
die dem Ionenbeschuss bei dem Ionenimplantationsporzess ausgesetzt
wurden, und in benachbarte Bereiche der Halbleiterstruktur 200 eindringen.
Insbesondere können
sich die Dotierstoffatome in das Kanalkontaktgebiet auf der Source
Seite 221 und in das Kanalkontaktgebiet auf der Drain Seite 222,
die neben dem Kanalgebiet 223 angeordnet sind, ausbreiten.
Somit können
das erweiterte Source Gebiet 215 und das erweiterte Drain
Gebiet 216, deren Dotierstoffe invers zu dem des Kanalgebietes 223 sind,
anwachsen bis sie das Kanalkontaktgebiet auf der Source Seite 221 und
in das Kanalkontaktgebiet auf der Drain Seite 222 erfassen.
Die Ausbreitung der Dotierstoffe ändert im Wesentlichen jedoch
nicht die biaxiale Verformung der Schicht 205 aus Halbleitermaterial.
Somit werden die Kanalkontaktgebiete 221, 222 zwar
dotiert, aber sie bleiben biaxial verformt.
-
Ein
Ausheizprozess, der angepasst ist, um eine Dotierstoffausbreitung
in das Kanalkontaktgebiet auf der Source Seite 221 und
in das Kanalkontaktgebiet auf der Drain Seite 222 hervorzurufen, muss
nicht nach der Ausbildung des Source Gebietes 217 und des
Drain Gebietes 218 ausgeführt werden. In weiteren Ausführungsformen
der vorliegenden Erfindung kann ein derartiger Ausheizprozess nach
der Ausbildung des erhöhten
Source Gebietes 215 und des erhöhten Drain Gebietes 216 ausgeführt werden.
Somit kann eine Ausbreitung des in das erhöhte Source Gebiet 215 und
das erhöhte
Drain Gebiet 216 eingebrachten Dotierstoffmaterials unabhängig von
der Ausbreitung des in das Source Gebiet 217 und das Drain
Gebiet 218 eingebrachten Dotierstoffmaterials gesteuert
werden. Vorteilhafterweise ermöglicht
dies eine genauere Steuerung der Verteilung des Dotierstoffmaterials.
-
Wie
zuvor ausführlich
beschrieben, ermöglicht
die vorliegende Erfindung die Ausbildung des Feldeffekttransistors 280,
wobei eine Entspannung der biaxiale Verformung der Schicht 205 aus
Halbleitermaterial in dem Kanalgebiet 223 und den benachbarten
Kanalkontaktgebieten 221, 222 im Wesentlichen
verhindert oder reduziert werden kann. Somit kann, verglichen mit
einem Feldeffekttransistor, der mithilfe des zuvor mit Bezug auf
die 1a bis 1f beschriebenen
Verfahrens gemäß dem Stand der
Technik ausgebildet ist, eine Verringerung der Ladungsträgerbeweglichkeit
in diesen Gebieten und insbesondere in dem Kanalgebiet 223,
die durch die Verformungsentspannung verursacht wird, reduziert werden.
Deshalb kann eine Kanalleitfähigkeit
des Feldeffekttransistors 280 vorteilhafterweise verbessert
werden.
-
Weitere
Ausführungsformen
der vorliegenden Erfindung werden mit Bezug auf die 3a bis 3d beschrieben.
-
3a zeigt
eine schematische Querschnittansicht einer Halbleiterstruktur 300 während eines ersten
Stadiums eines Herstellungsprozesses gemäß der vorliegenden Erfindung.
-
Die
Halbleiterstruktur 300 umfasst ein Substrat 301.
Das Substrat 301 umfasst eine Schicht 302 aus
einem Isoliermaterial und eine Schicht 305 aus einem Halbleitermaterial,
die auf der Schicht 302 ausgebildet ist. In der Schicht 305 aus
Halbleitermaterial sind flache Isolationsgräben 306, 307 ausgebildet.
Die Schicht 305 aus Halbleitermaterial kann biaxial verformt
sein.
-
Ähnlich wie
bei der zuvor mit Bezug auf die 2a bis 2c beschriebenen
Ausbildung der Halbleiterstruktur 200 können die Schichten 302, 305 und
die flachen Isolationsgräben 306, 307 mithilfe entwickelter
Abscheidungsverfahren, Verbindungsverfahren, Verfahren zur Entfernung
eines Hilfssubstrats und einer verformungserzeugenden Schicht, Photolithographieverfahren, Ätzverfahren
und/oder Oxidationsverfahren ausgebildet werden.
-
Eine
Maske 350 wird auf der Schicht 305 aus Halbleitermaterial
ausgebildet. Die Maske 350 kann ein dielektrisches Material,
wie beispielsweise Siliziumdioxid, Siliziumnitrit und/oder Siliziumoxynitrit, umfassen.
Die Ausbildung der Maske 350 kann mithilfe bekannter Abscheidungstechniken,
wie beispielsweise mithilfe einer chemischen Dampfabscheidung und/oder
einer plasmagestützten
chemischen Dampfabscheidung, ausgeführt werden.
-
Eine Öffnung 360 ist
in der Maske 350 ausgebildet. Dies kann mithilfe entwickelter,
dem Fachmann bekannter Photolithographieverfahren erfolgen. Die Öffnung 360 ist
zwischen den flachen Isolationsgräben 306, 307,
an einer Stelle, an der eine Gateelektrode eines in der Halbleiterstruktur 300 auszubildenden
Feldeffekttransistors bereitgestellt werden soll, ausgebildet.
-
In
einigen Ausführungsformen
der vorliegenden Erfindung kann eine Länge der Öffnung 360 reduziert
werden. Zu diesem Zweck wird eine Materialschicht 351 über der
Halbleiterstruktur 300 mithilfe bekannter Abscheidungsprozesse
abgeschieden. Der Abscheidungsprozess kann isotrop sein, so dass eine
Dicke der Materialschicht 351 über im Wesentlichen horizontalen
Bereichen der Maske 350 und der Schicht 305 aus
Halbleitermaterial im Wesentlichen gleich einer Dicke der Materialschicht 351 über schrägen Bereichen
der Maske 350, wie beispielsweise die Seitenwände der Öffnung 360,
ist, wobei die Dicke an der entsprechenden Stelle in eine im Wesentlich
rechtwinklig zu der Oberfläche
der Schicht 351 verlaufende Richtung gemessen wird. Das
Material der Schicht 351 kann identisch zu dem Material
der Maske 350 sein. In weiteren Ausführungsformen der vorliegenden
Erfindung können
für die
Maske 350 und die Materialschicht 351 unterschiedliche
Materialien verwendet werden.
-
Eine
schematische Querschnittansicht der Halbleiterstruktur 300 während eines
weiteren Stadiums des Herstellungsprozesses ist in der 3b gezeigt.
-
Nach
der Abscheidung der Materialschicht 351 wird ein anisotroper Ätzprozess
ausgeführt.
Bei einem anisotropen Ätzen
ist eine Ätzrate
der schrägen
Bereiche der Materialschicht 351 kleiner als die Ätzrate der
im Wesentlich horizontalen Bereiche der Materialschicht 351.
Somit werden die horizontalen Bereiche der Materialschicht 351 schneller
entfernt als die schrägen
Bereiche. Der Ätzprozess
kann, sobald der Bereich der Materialschicht 351 auf dem
Boden der Öffnung 360 entfernt
ist und die Oberfläche der
Schicht 305 aus Halbleitermaterial am Boden der Öffnung 360 freigelegt
ist, angehalten werden. Aufgrund der Anisotropie des Ätzprozesses
bleiben Bereiche der Materialschicht 351 am Rand der Öffnung 360 übrig und
bilden Seitenwandabstandselemente 352, 353. Somit
wird die Länge
der Öffnung
durch die Dicke der Seitenwandabstandselemente 352, 353 reduziert.
Vorteilhafterweise ermöglicht
die Reduzierung der Öffnungsbreite 360 die
Ausbildung der Öffnung 360 mit
einer Länge,
die kürzer
ist als die Mindestlänge,
die mithilfe von Photolithographieprozessen erzielt werden kann.
-
Die
vorliegende Erfindung ist jedoch nicht auf Ausführungsformen, die eine reduzierte
Länge der Öffnung 360 aufweisen,
beschränkt.
In weiteren Ausführungsformen
kann die Ausbildung der Seitenwandabstandselemente 352, 353 weggelassen
werden.
-
Eine
Vertiefung wird in einem Bereich der Schicht 305 ausgebildet,
die am Boden der Öffnung freigelegt
ist. Zu diesem Zweck kann ein Ätzprozess ausgeführt werden,
bei dem die Halbleiterstruktur 300 einem Ätzmittel
ausgesetzt ist, das angepasst ist, selektiv das Material der Schicht 305 aus
Halbleitermaterial zu entfernen, wobei die Maske 350 und die
Seitenwandabstandselemente 352, 353 im Wesentlichen
intakt bleiben. In einigen Ausführungsformen
der vorliegenden Erfindung kann der Ätzprozess anisotrop sein, so
dass eine Länge
der Vertiefung 370 im Wesentlichen gleich der Länge der Öffnung 360 ist.
In weiteren Ausführungsformen
der vorliegenden Erfindung kann ein anisotroper Ätzprozess ausgeführt werden,
um eine Vertiefung 370 zu bilden. Die Vertiefung 370 kann
eine Tiefe d' aufweisen.
-
Auf
dem Boden der Vertiefung 370 wird eine Gateisolationsschicht 308 auf
dem freigelegten Bereich der Schicht 305 aus Halbleitermaterial
ausgebildet, deren Ausbildung mithilfe eines dem Fachmann bekannten
Oxidationsprozesses und/oder Abscheidungsprozesses erfolgen kann.
-
Die Öffnung 360 und
die Vertiefung 370 werden mit einem Gateelektrodenmaterial,
wie beispielsweise Polysilizium, aufgefüllt. Zu diesem Zweck wird eine
Schicht 354 aus Gateelektrodenmaterial über der Halbleiterstruktur 300 abgeschieden,
was mithilfe eines dem Fachmann bekannten Abscheidungsprozesses
erfolgen kann. Dann wird die Halbleiterstruktur 300 geebnet,
was in einigen Ausführungsformen mithilfe
eines chemisch mechanischen Polierprozesses erfolgen kann.
-
Bei
dem chemisch mechanischen Polieren wird die Halbleiterstruktur 300 relativ
zu dem Polierkissen bewegt. Eine Grenzfläche zwischen der Halbleiterstruktur 300 und
dem Polierkissen wird mit einem Schleifmittel versehen. Das Schleifmittel
umfasst eine chemische Verbindung, die mit dem Material auf der
Oberfläche
der Halbleiterstruktur 300 reagiert, insbesondere mit dem
Gateelektrodenmaterial und/oder dem Material der Maske 350 und
der Seitenwandabstandselemente 352, 353. Produkte
der chemischen Reaktion werden mithilfe eines Schleifkomponente
in dem Schleifmittel entfernt.
-
Bei
dem chemisch mechanischen Polierprozess werden Bereiche der Schicht 354 aus
Gateelektrodenmaterial über
der Maske 350 entfernt. Zusätzlich kann in einigen Ausführungsformen
der vorliegenden Erfindung der chemisch mechanischen Polierprozess
Bereiche der Maske 350 und einen Bereich des Gateelektrodenmaterials
in der Öffnung 360 entfernen.
Somit können
abgerundete Ränder des Seitenwandabstandselements 352 und/oder
die Öffnung 360 an
dem oberen Ende der Öffnung
wie auch ein Bereich des Gateelektrodenmaterials in der Nähe des oberen
Endes der Öffnung 360,
die eine Länge
aufweist, die größer als
die Länge
der Öffnung 360 an
deren unterem Ende ist, entfernt werden.
-
Nach
dem chemisch mechanischen Polierprozess wird die Maske 350 an
der Oberfläche
der Halbleiterstruktur 300 freigelegt und die Öffnung 360 wird
mit einem Pfropfen, der das Gateelektrodenmaterial aufweist, aufgefüllt.
-
Eine
schematische Querschnittansicht der Halbleiterstruktur 300 während eines
weiteren Stadiums des Herstellungsprozesses wird der 3c gezeigt.
Die Maske 350 wird von der Halbleiterstruktur 300 entfernt.
Zu diesem Zweck kann ein Ätzprozess ausgeführt werden,
bei dem die Halbleiterstruktur 300 einem Ätzmittel
ausgesetzt ist, das dazu dient, selektiv das Material der Maske 350 und
der Seitenwandabstandselemente 352, 353 zu entfernen,
wobei das Gateelektrodenmaterial in der Öffnung 360 im Wesentlichen
intakt bleibt. Somit kann der Pfropfen aus Gateelektrodenmaterial
auf der Oberfläche der
Halbleiterstruktur 300 bleiben und eine Gateelektrode 309 bilden,
die in der Vertiefung 370 auf eine selbst ausrichtende
Weise angeordnet wurde. Deshalb werden der Boden der Gateelektrode 309 in
der Schicht 305 aus Halbleitermaterial relativ zu der Fläche der
Schicht 305 aus Halbleitermaterial um die Tiefe d' der Vertiefung 370 vertieft.
-
Ähnlich zu
den zuvor mit Bezug auf die 2a bis 2c beschriebenen
Ausführungsformen
der vorliegenden Erfindung, kann ein Ionenimplantationsprozess ausgeführt werden,
bei dem Ionen 310 eines Dotierstoffmaterials auf die Halbleiterstruktur 300 gerichtet
werden, um ein erweitertes Source Gebiet 315 und ein erweitertes
Drain Gebiet 316 neben der Gateelektrode 309 auszubilden.
Der Ionenimplantationsprozess kann zu einer zumindest teilweisen
Amorphisierung des Halbleitermaterials der Schicht 305 in
dem erweiterten Source Gebiet 315 und dem erweiterten Drain
Gebiet 316 führen.
Eine Eindringtiefe p der Ionen kann kleiner als die Tiefe d' der Vertiefung 370 sein.
Somit werden ein Kanalkontaktgebiet auf der Source Seite 321 und
ein Kanalkontaktgebiet auf der Drain Seite 32, die in der Schicht 305 aus
Halbleitermaterial neben dem Kanalgebiet 323 angeordnet
sind, nicht mit Ionen bestrahlt. Deshalb werden die Kanalkontaktgebiete 321, 322 nicht
amorphisiert und behalten die biaxial verformte Gitterstruktur der
Schicht 305 aus Halbleitermaterial. Deshalb erfolgt keine
Verformungsentspannung in den Kanalkontaktgebieten 321, 322,
und somit auch keine Verformungsentspannung in dem benachbarten
Kanalgebiet 323.
-
Eine
schematische Querschnittansicht der Halbleiterstruktur 300 während eines
weiteren Stadiums des Herstellungsprozesses wird der 3d gezeigt.
-
Ähnlich zu
den zuvor mit Bezug auf die 2a bis 2c beschriebenen
Ausführungsformen
der vorliegenden Erfindung, können
Seitenwandabstandselemente 319, 320 neben der
Gateelektrode 309 ausgebildet werden, und Ionen eines Dotierstoffmaterials
können
in die Halbleiterstruktur 300 implantiert werden, um ein
Source Gebiet 317 und ein Drain Gebiet 318 auszubilden.
Danach kann ein Ausheizprozess ausgeführt werden, um die amorphisierten
Bereiche der Schicht 305 aus Halbleitermaterial in dem
Source Ggebiet 317, dem Drain Gebiet 318, dem
erweiterten Source Gebiet 315 und dem erweiterten Drain
Gebiet 316 zu rekritallisieren, um das in die Schicht 305 aus
Halbleitermaterial eingebrachte Dotierstoffmaterial zu aktivieren
und ein Ausbreitung des Dotierstoffmaterials in die Kanalkontaktgebiete 321, 322 hervorzurufen,
so dass das erweiterte Source Gebiet 315 das Kanalkontaktgebiet auf
der Source Seite 321 beinhaltet und das erweiterte Drain
Gebiet 316 das Kanalkontaktgebiet auf der Drain Seite 322 beinhaltet.
-
Die
Ausbreitung des Dotierstoffmaterials ändert im Wesentlichen nicht
die biaxiale Verformung in den Kanalkontaktgebieten 321, 322.
Somit sind das Kanalkontaktgebiet auf der Source Seite 321 und
das Kanalkontaktgebiet auf der Drain Seite 322 mit einer biaxialen
Verformung ausgebildet. Deshalb gibt es im Wesentlichen keine Entspannung
der biaxialen Verformung in dem Kanalgebiet 323 und folglich
kann eine Verringerung der Ladungsträgerbeweglichkeit in dem Kanalgebiet 323 im
Wesentlichen vermieden werden.
-
Die
vorliegende Erfindung kann angewendet werden, um Feldeffekttransistoren
mit einer Kanallänge
(in der 3d und 2c als „l” gekennzeichnet)
von etwa 50 nm oder weniger auszubilden. Die vorliegende Erfindung
ist jedoch nicht auf derartige Ausführungsformen beschränkt. In
weiteren Ausführungsformen
der vorliegenden Erfindung kann die Kanallänge l mehr als etwa 50 nm betragen.
-
Wie
zuvor ausführlich
beschrieben, kann das zuvor mit Bezug auf die 3a bis 3d beschriebene
Herstellungsverfahren verwendet werden, um einen Feldeffekttransistor
mit einem verformten Kanalgebiet auszubilden. In weiteren Ausführungsformen
der vorliegenden Erfindung muss die Schicht 305 aus Halbleitermaterial
jedoch nicht biaxial verformt ausgebildet sein.