-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Halbleitergebieten mit verbesserten Dotierstoffprofilen, die mittels Halo-Gebieten hergestellt werden.
-
Beschreibung des Stands der Technik
-
Die Herstellung integrierter Schaltungen erfordert das Ausbilden einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau. Zu diesem Zwecke werden im Wesentlichen kristalline Halbleitergebiete mit oder ohne zusätzliche Dotierstoffmaterialien an speziellen Substratpositionen gebildet, um als „aktive” Gebiete zu dienen, d. h. um zumindest zeitweilig als leitende Bereiche zu fungieren. Im Allgemeinen werden aktuell mehrere Prozesstechnologien eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, und dergleichen, die MOS-Technologie aktuell eine der vielversprechendsten Ansätze ist auf Grund der überlegenen Eigenschaften im Hinblick die Arbeitsgeschwindigkeit und/oder Leitungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung beispielsweise der MOS-Technologie werden Millionen Transistoren, z. B. n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat mit einer kristallinen Halbleiterschicht hergestellt. Ein Transistor umfasst, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor oder eine andere Transistorarchitektur betrachtet wird, sogenannte PN-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, etwa Drain- und Source-Gebiete mit einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. Im Falle eines Feldeffekttransistors wird die Leitfähigkeit des Kanalgebiets, d. h. die Treiberstromfähigkeit bzw. die Durchlassstromkapazität des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne Isolierschicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und für eine gegebene Ausdehnung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst in Kombination mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten der MOS-Transistoren. Da somit die Geschwindigkeit des Aufbau des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand im Wesentlichen die Transistoreigenschaften bestimmen, ist das Reduzieren der Kanallänge und damit verknüpft die Verringerung des Kanalwiderstands und damit einhergehend eine Erhöhung des Gatewiderstands und damit die Skalierung der Gatelänge ein wesentliches Entwurfskriterium zum Erreichen eines Anstiegs der Arbeitsgeschwindigkeit der integrierten Schaltungen.
-
Die ständig voranschreitende Reduzierung der Transistorabmessungen zieht jedoch eine Reihe damit verknüpfter Probleme nach sich, die es zu lösen gilt, um die durch das ständige Reduzieren der Abmessungen von Transistoren gewonnenen Vorteile nicht ungewollt aufzuheben. Ein wesentliches Problem in dieser Hinsicht ist die Entwicklung moderner Photolithographie- und Ätzverfahren, um Schaltungselemente mit kritischen Abmessungen, etwa die Gateelektrode von Transistoren, für jede neue Generation in zuverlässiger und reproduzierbarer Weise herzustellen. Ferner sind äußerst anspruchsvolle Dotierstoffprofile in vertikaler Richtung sowie in lateraler Richtung in den Drain- und Sourcegebieten erforderlich, um den geringen Schicht- und Kontaktwiderstand in Verbindung mit einer gewünschten Kanalsteuerbarkeit zu erreichen.
-
Jedoch geht die Verringerung der Gatelänge mit einer reduzierten Steuerbarkeit des entsprechenden Kanals einher, wodurch ausgeprägte laterale Dotierstoffprofile und Dotierstoffgradienten zumindest in der Nähe der PN-Übergänge erforderlich sind. Daher werden sogenannte Halo-Gebiete typischerweise durch Ionenimplantation hergestellt, um eine Dotierstoffgattung einzuführen, deren Leitfähigkeitsart der Leitfähigkeitsart des restlichen Kanal- und Halbleitergebiets entspricht, um damit die sich ergebenden PN-Übergangsdotierstoffgradienten nach der Herstellung entsprechender Erweiterungsgebiete und tiefer Drain- und Source-Gebiete zu „verstärken”. Auf diese Weise bestimmt die Schwellwertspannung des Transistors, die die Spannung repräsentiert, ab der sich ein leitender Kanal in dem Kanalgebiet aufbaut, im Wesentlichen die Steuerbarkeit des Kanals, wobei eine merkliche Streuung der Schwellwertspannung bei zunehmender Reduzierung der Gatelänge beobachtet werden kann. Somit kann durch Vorsehen eines geeigneten Halo-Implantationsgebietes die Steuerbarkeit des Kanals verbessert werden, wodurch auch die Streuung der Schwellwertspannung reduziert wird, was auch als Schwellwertvariabilität bezeichnet wird, und wodurch auch deutliche Schwankungen des Transistorverhaltens bei einer Änderung der Gatelänge reduziert werden. Mit der zunehmenden Reduzierung der Gatelänge kann eine effiziente Kompensation von Schwellwertschwankungen durch eine Halo-Implantation zu einem deutlichen Maß an Gegendotierung der entsprechenden Erweiterungsgebiete führen, insbesondere, wenn sehr flache und damit stark dotierte Halo-Implantationen erforderlich sind, die effizienter die Schwellwertvariabilität im Vergleich zu tieferen Halo-Implantationen reduzieren können, die ihrerseits mit einer geringeren Dotierstoffkonzentration vorgesehen werden können, jedoch einen weniger effizienten Kompensationsmechanismus bieten. Folglich kann die Kanalsteuerbarkeit verbessert werden, indem die Dicke der Gateisolierschicht verringert wird, was jedoch durch erhöhte statische Leckströme und physikalische Grenzen gut erprobter Isoliermaterialien, etwa Siliziumdioxid, beschränkt ist.
-
In Bezug zu den 1a bis 1c werden die bei der Herstellung konventioneller Transistorbauelemente beteiligten Probleme detaillierter beschrieben.
-
1a zeigt schematisch eine Querschnittsansicht eines ersten Transistorelements 100s, das eine flache Halo-Implantation erhält, und zeigt ferner ein zweites Transistorelement 100d, das eine moderat tiefe Implantation erhält. Der erste und der zweite Transistor 100s, 100d können jeweils entsprechende Gateelektroden 104 aufweisen, die über einem Kanalgebiet 103 angeordnet sind, das in einem Halbleitermaterial 102, etwa einer Siliziumschicht, vorgesehen ist, das wiederum über einem Substrat 101 ausgebildet ist. Die Gateelektrode 104, die an ihren Seitenwänden ein Abstandselement 107 aufweisen kann, ist von dem Kanalgebiet 103 durch eine Gateisolationsschicht 105 getrennt. Mann kann annehmen, dass die Transistoren 100s, 100d im Wesentlichen die gleiche Konfiguration in Hinblick auf die bisher beschriebenen Komponenten aufweisen. Des weiteren unterliegt der Transistor 100s einem Ionenimplantationsprozess 108s für die Herstellung von entsprechenden Halo-Gebieten 106s in der Halbleiterschicht 102, die als flache Halo-Gebiete betrachtet werden können, die äußerst effizient bei der Verbesserung der Steuerbarkeit des Kanals sind, der sich in dem Kanalgebiet 103 während des Betriebs des Bauelements 100s ausbildet. Somit wird der Implantationsprozess 108s mit geeigneten Prozessparametern, etwa Implantationsdosis, Energie und, wie gezeigt, mit einem Neigungswinkel in Bezug auf eine Richtung im Wesentlichen senkrecht zu der Schicht 102 ausgeführt, um damit das Implantationsgebiet 106s zu erhalten, das sich zu einem gewissen Maße unter die Struktur erstreckt, die durch die Gateelektrode 104 und den Abstandshalter 107 definiert ist und die als eine Implantationsmaske dient. Es sollte jedoch beachtet werden, dass eine moderat hohe Implantationsdosis und damit Dotierstoffkonzentration in dem flachen Gebiet 106s erforderlich ist, um einen effizienten Kompensationsmechanismus zum Verringern von Kurzkanaleffekten, etwa eine geringere Schwellwertvariabilität bereitzustellen, um eine verbesserte Kanalsteuerbarkeit zu erhalten. Andererseits unterliegt der zweite Transistor 100d einer Halo-Implantation 108d, die gestaltet ist, um eine geringere Dotierstoffkonzentration zu erzielen, wodurch eine deutlich größere Tiefe erforderlich ist, um einen moderat hohen Kompensationseffekt im Hinblick auf die Schwellwertvariabilität zu erreichen. Es sollte beachtet werden, dass typischerweise eine Dicke der Gateisolationsschicht 105 im Bereich von 1 bis 3 nm liegt und damit auf der Grundlage häufig angewendeter Materialien, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen nicht weiter in merklicher Weise reduziert werden kann. Die Transistoren 100s, 100d können auf der Grundlage gut etablierter Verfahren hergestellt werden, die im Wesentlichen die gleichen Prozesse für beide Transistoren mit Ausnahme der Halo-Implantationen 108s, 108d umfassen.
-
1b zeigt schematisch die Transistoren 100s und 100d in einem späteren Herstellungsstadium. Beide Transistoren 100s, 100d weisen eine geeignete Seitenwandabstandshalterstruktur 111 auf, die abhängig von Prozess- und Bauteilerfordernissen mehrere individuelle Abstandselemente und geeignete Beschichtungsmaterialien aufweisen können. Ferner sind Drain- und Source-Gebiete 110, die mit entsprechenden Erweiterungsgebieten 109 verbunden sind, in der Halbleiterschicht 102 benachbart zu dem Kanalgebiet 103 ausgebildet, wobei die Erweiterungsgebiete 109 mit dem entsprechenden Halo-Gebiet 106s oder 106d einen PN-Übergang bilden, wie dies zuvor erläutert ist. Ferner können Metallsilizidgebiete 112 in den Drain- und Sourcegebieten 110 und der Gateelektrode 104 ausgebildet sein, um den Reihenwiderstand für den Anschluss an die Gateelektrode 104 und die Drain- und Source-Gebiete 110 zu verringern.
-
Typischerweise werden die Transistoren 100s, 100d durch Ausführen eines geeigneten Implantationsprozesses zur Herstellung der Erweiterungsgebiete 109 gebildet, indem möglicherweise ein geeignetes Abstandselement (nicht gezeigt) vorgesehen wird, oder auf der Grundlage des Abstandshalters 107, abhängig von den Prozess- und Bauteilerfordernissen. Danach wird die Abstandshalterstruktur 111 auf der Grundlage gut erprobter Verfahren hergestellt, die das Abscheiden eines geeigneten Materials, etwa Siliziumnitrid, und einen nachfolgenden anisotropen Ätzprozess umfassen. Danach wird eine weitere Implantation ausgeführt, um Dotierstoffmaterial zur Bildung der tiefen Drain- und Sourcegebiete 110 einzuführen. Es sollte beachtet werden, dass andere Implantationsprozesse, sowie dazwischenliegende Ausheizprozesse zum Aktivieren entsprechenden Dotierstoffmaterials vor der Herstellung der Erweiterungsgebiete 109 und der Drain- und Sourcegebiete 110 ausgeführt worden sein können, oder dazwischen ausgeführt werden. Nach dem Ende der entsprechenden Implantations- und Ausheizprozesse, wodurch der PN-Übergang zwischen dem Erweiterungsgebiet 109 und den Halo-Gebieten 106s oder 106d gebildet wird, werden die Metallsilizidgebiete 112 auf der Grundlage geeigneter Prozessverfahren hergestellt, die beispielsweise das Abscheiden eines geeigneten hochschmelzenden Metalls, etwa Kobalt, Titan, Nickel, Platin oder Kombinationen davon, und eine nachfolgende Wärmebehandlung zur Ausbildung eines entsprechenden Metallsilizids beinhalten.
-
1c zeigt schematisch das Verhalten der Transistoren 100s, 100d in Bezug auf eine Schwankung der Schwellwertspannung in Abhängigkeit der Gatelänge, d. h. in den 1a und 1b der horizontalen Abmessung der Gateelektroden 104, für ansonsten identische Konfigurationen, wobei, wie zuvor erläutert ist, ein flaches Halo-Implantationsgebiet, etwa das Gebiet 106s, für eine reduzierte Variabilität der Schwellwertspannung bei einer Reduzierung der Gatelänge sorgen kann, wie dies durch die Kurve A in 1c gezeigt ist. Andererseits führt ein moderat tiefes Halo-Implantationsgebiet, etwa das Gebiet 106d, für eine ansonsten identische Transistorkonfiguration zu einer ausgeprägten Schwellwertvariabilität, wodurch diese Art des Transistors für anspruchsvolle Anwendungen weniger geeignet ist. Obwohl der Transistor 100s im Hinblick auf sein Verhalten bezüglich der Schwellwertvariabilität vorteilhaft ist, kann die moderat hohe Dotierstoffkonzentration in dem Gebiet 106s jedoch einen deutlichen Einfluss auf den Gesamtreihenwiderstand des Transistors 100s ausüben, wodurch dessen Durchlassstrom bzw. Treiberstrom deutlich reduziert wird. D. h., auf Grund der moderat hohen Dotierstoffkonzentration in dem Halo-Implantationsgebiet 106s wird auch ein hohes Maß an Gegendotierung in dem Erweiterungsgebiet 109 erzeugt, wodurch dessen Leitfähigkeit verringert wird. Somit kann ein Bereich 109a zwischen dem Metallsilizid 112 und dem Kanalgebiet 103 einen erhöhten Widerstand im Vergleich zu dem entsprechenden Gebiet 109a des Transistors 100d aufweisen, der eine deutlich geringere Dotierstoffkonzentration in dem entsprechenden Halo-Gebiet 106d besitzt. Folglich repräsentieren typischerweise die Transistorkonfigurationen für anspruchsvollere Anwendungen einen Kompromiss zwischen einen verbesserten Verhalten im Hinblick auf die Schwellwertvariabilität und dem Durchlassstromvermögen.
-
Die
US 6 239 472 B1 offenbart eine MOSFET-Struktur mit verbessertem Source-/Drain-PN-Übergang. Zur Bildung des MOSFET-Bauelements werden Halo- und Source-/Drainerweiterungsimplantationen ausgeführt und anschließend Teile der implantierten Gebiete entfernt. Anschließend werden die ersetzen Gebiete durch intrinsisches Halbleitermaterial ersetzt und tiefe Source-/Draingebiete durch Implantieren gebildet.
-
Die
US 6 657 223 B1 offenbart verspannte MOSFETs, die Silizium-Source- und Draingebiete aufweisen, wobei Erweiterungsgebiete und Halo-Gebiete vor dem Bilden von Vertiefungen gebildet werden.
-
Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik zur Herstellung von Transistorelementen, wobei eines oder mehrere der zuvor genannten Probleme vermieden oder deren Auswirkungen zumindest reduziert werden.
-
Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren der Ansprüche 1 und 11 und die Vorrichtung nach Anspruch 19 gelöst.
-
Überblick über die Erfindung
-
Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die die Herstellung von Transistorelementen mit verbessertem Verhalten im Hinblick auf eine geringere Schwellwertvariabilität ermöglicht, während gleichzeitig ein hohes Durchlassstromvermögen erreicht wird. Zu diesem Zweck wird ein Halo-Gebiet lokal benachbart zu einem entsprechenden Kanalgebiet gebildet, um damit eine Gegendotierung eines entsprechenden Drain- und Source-Erweiterungsgebiets deutlich zu reduzieren oder im Wesentlichen vollständig zu vermeiden. Auf diese Weise kann ein flaches Halo-Gebiet mit der erforderlichen hohen Dotierstoffkonzentration hergestellt werden, ohne dass im Wesentlichen der Reihenwiderstand zwischen dem entsprechenden PN-Übergang und einem Metallsilizid negativ beeinflusst wird. Des weiteren wird in einigen Aspekten der vorliegenden Erfindung die lokale Herstellung des Halo-Gebiets mit dem Bereitstellen eines verformten Halbleitermaterials in den Drain- und Sourcegebieten kombiniert, wodurch das Erzeugen einer entsprechenden Verformung in dem Kanalgebiet ermöglicht wird, was wiederum zu einem deutlich verbesserten Transistorverhalten führt.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den Zeichnungen studiert wird, in denen:
-
1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements mit Transistorelementen in diversen Fertigungsphasen mit einem flachen Halo-Gebiet und einem tiefen Halo-Gebiet gemäß konventioneller Prozessstrategien zeigen;
-
1c schematisch das Verhalten der Schwellwertspannung in Abhängigkeit der Gatelänge für Transistorbauelemente mit einem flachen Halo-Gebiet und einem tiefen Halo-Gebiet zeigt;
-
2a bis 2d schematisch eine Querschnittsansicht eines Transistorelements während diverser Fertigungsphasen zur Herstellung eines flachen Halo-Gebiets mit reduzierter Gegendotierung in Drain- und Source-Gebieten gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen;
-
3a bis 3c schematisch Querschnittsansichten eines Transistorelements während der Herstellung eines lokalen Halo-Gebiets auf der Grundlage eines epitaktischen Wachstumsprozesses gemäß noch anderer anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen; und
-
4a bis 4c schematisch Querschnittsansichten eines Transistorelements während der lokalen Ausbildung eines flachen Halo-Gebiets auf der Grundlage eines Diffusionsprozesses gemäß noch anderer anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen.
-
Detaillierte Beschreibung
-
Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung von Halo-Gebieten mit einer hohen Dotierstoffkonzentration, die nahe an dem Kanalgebiet angeordnet sind, um ein verbessertes Verhalten im Hinblick auf eine reduzierte Schwellwertvariabilität in Abhängigkeit der Gatelänge zu erreichen. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen Material des Halo-Gebiets selektiv entfernt und wird durch ein Halbleitermaterial ersetzt, das entsprechend den Bauteilerfordernissen dotiert sein kann, wobei ein wesentlich geringerer Grad an Gegendotierung für die entsprechenden Erweiterungs- und Drain- und Sourcgebiete erzeugt wird. In einigen Ausführungsformen wird das entsprechende Halbleitermaterial in Form eines verformten Halbleitermaterials bereitgestellt, das dann eine entsprechende Verformung in dem benachbarten Kanalgebiet erzeugen kann, wodurch das Leistungsverhalten des entsprechenden Transistorelements noch weiter verbessert wird. In anderen anschaulichen Ausführungsformen wird das Halo-Gebiet in einer äußerst lokalen Weise auf der Grundlage epitaktischer Wachstumsverfahren und/oder Diffusionsprozessen hergestellt, wodurch durch Implantation hervorgerufene Kristallschäden im Wesentlichen vermieden werden, die ansonsten erzeugt werden, wenn die Dotierstoffgattung für das Halo-Gebiet durch Ionenimplantationsverfahren eingeführt wird.
-
Mit Bezug zu den 2a bis 2d, 3a bis 3c und 4a bis c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detailliert beschrieben.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das in anschaulichen Ausführungsformen einen Feldeffekttransistor einer speziellen Leitfähigkeitsart, etwa einen p-Kanaltransistor oder einen n-Kanaltransistor, repräsentiert. Das Bauelement 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Substrat für die Herstellung darauf einer kristallinen Halbleiterschicht 202 repräsentiert. Beispielsweise kann das Substrat 201 ein Halbleitervollsubstrat, etwa ein Siliziumsubstrat, oder ein SOI-(Halbleiter auf Isolator)Substrat oder ein anderes geeignetes Trägermaterial repräsentieren. Die Halbleiterschicht 202 ist in einigen anschaulichen Ausführungsformen eine Schicht auf Siliziumbasis, d. h. eine kristalline Schicht mit einer Diamantstruktur und mit einem gewissen Anteil an Silizium, beispielsweise ungefähr 50 Atomprozent Silizium oder mehr. In anderen Ausführungsformen kann die Halbleiterschicht 202 ein anderes geeignetes Halbleitermaterial, etwa Silizium/Germanium, oder dergleichen repräsentieren. Ein Maskenelement 215 ist über der Halbleiterschicht 202 gebildet, wodurch ein Kanalgebiet 203 abgedeckt wird. Das Maskenelement 215 umfasst in einigen anschaulichen Ausführungsformen eine Gateelektrode 204, die auf einer Gateisolationsschicht 205 gebildet sein kann, wobei die Gateelektrode 204 Polysilizium oder ein anderes geeignetes Material entsprechend den Prozess- und Bauteilerfordernissen aufweisen kann. Des weiteren kann das Maskenelement 215, wenn es die Gateelektrode 204 bildet, eine Deckschicht 213 und Seitenwandabstandshalter 207 aufweisen. In einigen anschaulichen Ausführungsformen ist eine Beschichtung 214, beispielsweise in Form von Siliziumdioxid, und dergleichen, zwischen dem Abstandshalter 207 und der Gateelektrode 204 ausgebildet und kann auch horizontale Bereiche der Halbleiterschicht 202 abdecken. Es sollte beachtet werden, dass das Maskenelement 215 auch einen Platzhalter für eine Gateelektrode repräsentieren kann, die in einer späteren Fertigungsphase hergestellt wird, wobei in diesem Falle das Element 215 im Wesentlichen aus einem einzelnen Material mit geeigneten Abmessungen für die noch herzustellende Gateelektrode aufgebaut sein kann, das als eine Maske für die nachfolgenden Prozesse dient, etwa einen Ionenimplantationsprozess zur Herstellung eines dotierten Gebiets 206 mit einer Dotierstoffgattung einer ersten Leitfähigkeitsart, die zur Ausbildung eines PN-Übergangs mit Drain- und Sourcegebieten und Erweiterungsgebieten, die noch herzustellen sind, geeignet ist. Im Folgenden wird das dotierte Gebiet 206 auch als ein Halo-Gebiet bezeichnet, wobei das Gebiet 206 eine geeignete Form aufweist, um das gewünschte Verhalten im Hinblick auf die Schwellwertvariabilität zu erreichen, wie dies zuvor erläutert ist.
-
Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200, wie es in 2a gezeigt ist, kann die folgenden Prozesse umfassen. Nach dem Bereitstellen des Substrats 201 oder dem Herstellen desselben, wenn beispielsweise das Substrat 201 ein SOI-Substrat repräsentiert, wird die Halbleiterschicht 202 beispielsweise durch epitaktische Wachstumsverfahren gebildet. Während oder nach dem epitaktischen Wachstumsprozess wird ein geeignetes vertikales Dotierstoffprofil durch beispielsweise Ionenimplantation erzeugt, wobei der Einfachheit halber eine derartige Dotierstoffverteilung nicht gezeigt ist. Danach wird ein Gateisolationsmaterial beispielsweise durch Abscheiden und/oder Oxidation gebildet, woran sich das Abscheiden eines geeigneten Elektrodenmaterials anschließt, wenn angenommen wird, dass das Maskenelement 215 die Gateelektrode 204 umfasst. Ferner kann in diesem Falle ein geeignetes Deckmaterial, etwa Siliziumnitrid, auf dem Gateelektrodenmaterial gebildet werden, und diese Schichten können auf der Grundlage anspruchsvoller Lithographie- und Ätzverfahren strukturiert werden, um damit die Gateelektrode 204 zu erhalten, die von der Deckschicht 213 bedeckt wird. Danach können freiliegende Bereiche der Gateisolationsschicht entfernt werden, um die Gateisolationsschicht 205 zu bilden, wie sie in 2a gezeigt ist. Im Anschluss daran kann die Beschichtung 214 beispielsweise durch Oxidieren des Bauelements 200 gebildet werden, um damit eine gewünschte Dicke für die Beschichtung 214 zu erreichen. Nachfolgend wird ein geeignetes Abstandshaltermaterial beispielsweise in Form von Siliziumnitrid abgeschieden, wobei eine Dicke der Abstandshalterschicht im Hinblick auf eine gewünschte Breite der Abstandshalter 207 ausgewählt werden kann, die dann durch einen anisotropen Ätzprozess gebildet werden. Danach wird der Ionenimplantationsprozess 208 auf der Grundlage geeigneter Prozessparameter ausgeführt, d. h. die Dosis und Energie sowie der Neigungswinkel werden auf der Grundlage von Entwurfsregeln ausgewählt, die so abgestimmt sind, dass ein gewünschtes Verhalten im Hinblick auf die Schwellwertvariabilität erreicht wird, wie dies zuvor erläutert ist. D. h., für ansonsten identische Entwurfskriterien des Bauelements 200 in Bezug auf das Bauelement 100s, werden die gleichen Implantationsparameter ausgewählt, wenn ein Verhalten, wie es qualitativ in 1c gezeigt ist, für das Bauelement 200 gewünscht wird. Somit kann der Prozess 208 so gestaltet werden, dass ein Halo-Gebiet 206 mit hoher Effizienz zum Reduzieren der Schwellwertvariabilität erreicht wird, im Gegensatz zu konventionellen Strategien, in denen typischerweise eine reduzierte Dotierstoffkonzentration in dem Gebiet 206 als Kompromiss im Hinblick auf ein weniger reduziertes Durchlassstromvermögen vorgesehen wird.
-
2b zeigt schematisch das Bauelement 200 in einem fortgeschrittenen Fertigungsstadium, wobei eine Vertiefung 216 oder Aussparung benachbart zu dem Kanalgebiet 203 gebildet ist, so dass ein Bereich des dotierten Gebiets 206 entfernt ist. Zu diesem Zweck wird das Bauelement 200 einem anisotropen Ätzprozess 217 unterzogen, wobei das Maskenelement 215, das die eingekapselte Gateelektrode 204 repräsentieren kann, eine hohe Selektivität in Bezug auf das Material der Schicht 202 aufweist. Beispielsweise sind äußerst selektive Ätzprozesse für Silizium und Siliziumnitrid etabliert und können dafür eingesetzt werden. Während des Ätzprozesses 217 wird Material von dem freiliegenden Bereich des Gebiets 206 bis zu einer Tiefe entfernt, bei der eine deutlich geringere Konzentration der ersten Dotierstoffgattung angetroffen wird. Es sollte beachtet werden, dass auf Grund der Natur des Prozesses 208 die Grenzen des Gebiets 206 keine scharfen Übergänge sein müssen, sondern dass diese mehr oder weniger einen graduellen Übergang der Dotierstoffkonzentration aufweisen. Es sollte beachtet werden, dass das verbleibende Material der Schicht 202 darin eingebaut die Dotierstoffgattung der ersten Leitfähigkeitsart aufweisen kann. Jedoch wird zumindest ein Teil des dotierten Gebiets 206 mit einer hohen Dotierstoffkonzentration, wie sie in der Nähe des Kanalgebiets 203 zum Reduzieren der Schwellwertvariabilität erforderlich ist, durch den Ätzprozess 217 entfernt, wodurch ein Bereich 206a mit den Eigenschaften verbleibt, wie sie für ein Halo-Gebiet in Verbindung mit einem entsprechenden noch herzustellenden Erweiterungsgebiet erforderlich sind.
-
2c zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Das Bauelement 200 umfasst ein Halbleitermaterial 218, das in anschaulichen Ausführungsformen im Wesentlichen das gleiche Material repräsentiert, wie es für die Schicht 202 vorgesehen ist, etwa Silizium. In anderen anschaulichen Ausführungsformen umfasst das Halbleitermaterial 218 ein verformtes Halbleitermaterial, wobei in einigen Ausführungsformen ein Material mit Druckverformung, wie es durch die Pfeile 219c angezeigt ist, enthalten sein kann, während in anderen Ausführungsformen ein Material mit Zugverformung, wie dies durch die Pfeile 219d angezeigt ist, vorgesehen wird. Unabhängig davon, ob das Halbleitermaterial 218 als ein verformtes oder nicht verformtes Material vorgesehen ist, kann in einigen Ausführungsformen eine gewünschte Art an Dotierstoff in dem Material 218, etwa eine Dotierstoffgattung, einer zweiten Leitfähigkeitsart, die sich von der ersten Leitfähigkeitsart des Dotiermaterials in dem dotierten Gebiet 206a unterscheidet, vorgesehen sein, während in anderen Ausführungsformen das Material 218 als ein im Wesentlichen undotiertes Halbleitermaterial gebildet wird.
-
Das Halbleitermaterial 218 kann durch gut etablierte selektive Epitaxieverfahren gebildet werden, in denen das Material 218 selektiv in Art einer CVD (chemische Dampfabscheidung) in einer entsprechenden Abscheideatmosphäre aufgebracht wird, so dass es an den freiliegenden kristallinen Bereichen in der Vertiefung 216 anhaftet, während es im Wesentlichen an anderen Materialien, etwa dem Siliziumnitrid oder einem anderen geeigneten dielektrischen Material, das in der Deckschicht 213 und den Abstandshaltern 207 vorgesehen ist, nicht anhaftet. Wie zuvor erläutert ist, kann während des selektiven epitaktischen Wachstumsprozesses ein Vorstufenmaterial in die Abscheideatmosphäre eingeführt werden, um damit ein gewünschtes Maß an Dotierstoffkonzentration in dem Material 218 zu schaffen, wobei das Zugeben eines entsprechenden Dotierstoffmaterials zu einem beliebigen Zeitpunkt während des Abscheideprozesses initiiert werden kann. Besonders kann durch Hinzugeben eines Materials, das eine andere Gitterkonstante im Vergleich zu dem Material der Schicht 202 aufweist, das als eine Kristallschablone dient, eine gewünschte Verformung in dem resultierenden Material erhalten werden, etwa die Druckverformung 219c oder die Zugverformung 219c, wobei z. B. Silizium/Germanium oder Silizium/Kohlenstoff als das Material 218 verwendet werden. Der selektive epitaktische Wachstumsprozess kann so gesteuert werden, dass eine gewünschte Menge an Material 218 in der Vertiefung 216 erhalten wird, wobei eine im Wesentlichen ebene Konfiguration, wie dies in 2c gezeigt ist, erreicht werden kann, während in anderen Ausführungsformen ein gewisses Maß an Überwachstum oder ein gewisses Maß an Unterfüllung während des epitaktischen Wachstumsprozesses entsprechend den Bauteilerfordernissen erzeugt werden kann.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Das Bauelement 200 umfasst ein Drain- und Sourcegebiet 210, die in dem Material 218 und, abhängig von der Gestaltung des Bauelements, auch in der Schicht 202 gebildet sind. Des weiteren sind entsprechende Erweiterungsgebiete 209a in dem Material 218 ausgebildet, wobei die Erweiterungsgebiete 209a und die Drain- und Sourcegebiete 210 eine erforderliche Dotierstoffgattung einer zweiten Leitfähigkeitsart aufweisen, so dass der Bereich 209a des Erweiterungsgebiets einen PN-Übergang 209j mit dem Halo-Gebiet 206a bildet. Folglich besitzt durch Vorsehen des Halo-Gebiets 206a mit einer Dotierstoffkonzentration und Tiefe, die zum Erreichen des gewünschten Verhaltens im Hinblick auf die Schwellwertvariabilität ausgewählt sind, der entsprechende PN-Übergang 209j die gewünschten Eigenschaften, wobei der Grad an Gegendotierung an dem PN-Übergang 209j im Wesentlichen jenen des Bauelements 100s entsprechen kann, wobei jedoch im Gegensatz zu diesem konventionellen Aufbau das entsprechende Maß an Gegendotierung in dem Bereich 209a dann deutlich geringer ist auf Grund des Entfernens des entsprechenden gegendotierten Materials in dem zuvor durchgeführten Ätzprozess 217. Folglich ist die resultierende Leitfähigkeit des Bereichs 209a deutlich höher im Vergleich zu beispielsweise dem Bereich 109a des Bauelements 100s, das in 1b gezeigt ist.
-
Des weiteren kann das Bauelement 200 eine Seitenwandabstandshalterstruktur 211 aufweisen, die an der Gateelektrode 204 gebildet ist, und kann ferner Metallsilizidgebiete 212 besitzen, die in der Gateelektrode 204 und dem Drain- und Sourcegebieten 210 angeordnet sind.
-
Ein typischer Prozessablauf zur Herstellung des Bauelements 200, wie es in 2d gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung des Materials 218 werden die Deckschicht 213 und die Abstandshalter 207 beispielsweise auf Grundlage heißer Phosphorsäure entfernt, wenn diese aus Siliziumnitrid hergestellt sind, und danach wird ein weiteres Abstandshalterelement (nicht gezeigt), falls erforderlich, hergestellt, um das Erweiterungsgebiet 209a durch Ionenimplantation zu bilden. In anderen anschaulichen Ausführungsformen wird, wenn die Abstandshalter 217 für die Herstellung des Erweiterungsgebiets 209a als geeignet erachtet werden, die entsprechende Implantation vor dem Entfernen der Abstandshalter 207 ausgeführt. Danach können die Abstandshalterstruktur 211 hergestellt werden, wobei, wie zuvor erläutert ist, Zwischenstufen von Abstandselementen und Implantationsprozesse, etwa eine Amorphisierungsimplantation, etwa eine Pufferimplantation und dergleichen, bei Bedarf ausgeführt werden können. Ferner können in Abhängigkeit der Prozessstrategie dazwischenliegende Ausheizprozesse ausgeführt werden, um Dotierstoffe zu aktivieren und implantationsbedingte Schäden zu rekristallisieren. Auf der Grundlage der Abstandshalterstruktur 211 werden die tiefen Drain- und Sourcegebiete 210 mittels eines nachfolgenden Ausheizprozesses gebildet, und danach werden die Metallsilizidgebiete 212 auf der Grundlage geeigneter Prozessverfahren hergestellt, wie dies auch beispielsweise mit Bezug zu den Bauelementen 100s, 100d beschrieben ist.
-
Somit weist das Halbleiterbauelement 200 ein verbessertes Verhalten im Hinblick auf die Schwellwertvariabilität auf, wobei zusätzlich für einen geringen Reihenwiderstand zwischen dem PN-Übergang 209j und dem Metallsilizidgebiet 212 auf Grund der geringeren Konzentration der Gegendotierstoffe, die in dem Erweiterungsgebiet 209a enthalten sind, gesorgt ist. Abhängig davon, ob das Material 218 als ein verformtes Material vorgesehen wird, kann eine weitere Leistungssteigerung erreicht werden, da eine entsprechende Verformung in dem Kanalgebiet 203 erzeugt werden kann, wodurch die Beweglichkeit der entsprechenden Majoritätsladungsträger modifiziert wird. Wenn beispielsweise das Bauelement 200 einen n-Kanaltransistor repräsentiert, kann das Material 218 ein Halbleitermaterial, etwa Silizium/Kohlenstoff aufweisen, um damit eine Zugverformung zu erreichen, die in das Kanalgebiet 203 übertragen wird, wodurch die Elektronenbeweglichkeit erhöht wird. In anderen Fällen repräsentiert das Bauelement 200 einen p-Kanaltransistor, wobei ein Silizium/Germanium-Material in dem Material 218 mit Druckverformung enthalten sein kann, die sich als eine entsprechende Druckverformung in dem Kanalgebiet 203 auswirkt, wodurch die Löcherbeweglichkeit und damit das entsprechende Durchlassstromvermögen erhöht werden. Danach kann eine entsprechende Kontaktätzstoppschicht (nicht gezeigt) über dem Transistor 200 vorgesehen werden, wodurch die Möglichkeit geschaffen wird, die Verformung in dem Kanalgebiet 203 weiter zu erhöhen, indem die entsprechende Kontaktätzstoppschicht als eine hoch verspannte Schicht mit Zugverspannung oder Druckverspannung, gebildet wird.
-
Mit Bezug zu den 3a bis 3c und den 4a bis 4c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen ein entsprechendes Halo-Gebiet im Wesentlichen ohne einen Ionenimplantationsprozess hergestellt wird, wodurch eine mögliche Auswirkung der Implantation auf die weiteren Bauteileigenschaften verringert wird, wobei insbesondere für Transistorkonfigurationen mit verformten Halbleitermaterialien eine entsprechende Strategie vorteilhaft sein kann, um damit Kristalldefekte zu verringern, die ansonsten zu einen gewissen Grad an Verformungsentspannung führen können.
-
In 3a ist ein Halbleiterbauelement 300 im Querschnitt während eines Zwischenfertigungsstadiums dargestellt. Das Bauelement 300 kann im Wesentlichen die gleichen Komponenten aufweisen, wie sie zuvor mit Bezug zu dem Bauelement 200 beschrieben sind. Somit kann das Bauelement 300 ein Substrat 301, eine Halbleiterschicht 302 mit einem Kanalgebiet 303 aufweisen, über dem eine Gateelektrode 304 gebildet ist, die von dem Kanalgebiet 303 durch eine Gateisolationsschicht 305 getrennt ist. Ferner ist die Gateelektrode 304 durch eine Deckschicht 303 und Abstandshalter 307 und eine Beschichtung 314 eingekapselt. Für diese Komponenten gelten die gleichen Kriterien, wie sie zuvor im Hinblick auf die entsprechenden Komponenten des Bauelements 200 dargelegt sind. Somit wird eine detaillierte Beschreibung dieser Komponenten sowie des Fertigungsprozesses weggelassen. Ferner kann in diesem Fertigungsstadium das Bauelement 300 eine Vertiefung 316 aufweisen, die benachbart zu der eingekapselten Gateelektrode 304 gebildet ist. Die Vertiefung 316 kann sich zu einem gewisse Maße unter den Abstandshalter 307 erstrecken, d. h. der Abstandshalter 307 ist zu einem gewissen Maße unterhöhlt, wobei der Grad der Unterhöhlung im Wesentlichen einer gewünschten Anordnung eines Gebiets mit erhöhter Dotierstoffkonzentration entspricht, um damit ein Halo-Gebiet zu bilden. Die Vertiefung 316 kann auf der Grundlage eines isotropen Ätzprozesses zum selektiven Ätzen des Halbleitermaterials der Schicht 302, etwa Silizium, gebildet werden. Folglich kann der entsprechende Prozess zu einem entsprechenden Unterätzungsbereich führen, so dass die Vertiefung 316 sich unter den Abstandshalter 307 erstrecken kann. Es sollte beachtet werden, dass geeignete isotrope Ätzrezepte im Stand der Technik gut bekannt sind. Ferner sollte beachtet werden, dass der entsprechende isotrope Ätzprozess so gesteuert werden kann, dass ein gewünschtes Maß an Unterätzung erhalten wird, das dann im Wesentlichen die Form eines Halo-Gebiets 306 definieren kann, das nachfolgend auf der Grundlage eines selektiven epitaktischen Wachstumsprozesses 319 gebildet wird. In einigen Ausführungsformen kann eine Tiefe der Vertiefung 316, d. h. eine Tiefe vor dem selektiven epitaktischen Wachstumsprozess 319, unabhängig von dem Maß an Unterätzung unter den Abstandshalter 307 definiert werden, indem ein anisotroper Ätzprozess ausgeführt wird, nachdem ein gewünschtes Maß an Unterätzung erreicht ist. Danach wird der epitaktische Wachstums Prozess 319 auf der Grundlage eines geeigneten Halbleitermaterials ausgeführt, wobei zusätzlich eine Dotierstoffgattung der ersten Leitfähigkeitsart zur Abscheideatmosphäre des Prozesses 319 hinzugefügt werden kann, um damit die erforderliche Halo-Dotierstoffkonzentration bereitzustellen. Folglich kann die entsprechende Dotierstoffgattung in die Kristallstruktur des Materials eingebaut werden, das während des Prozesses 319 abgeschieden wird, ohne dass im Wesentlichen Kristalldefekte erzeugt werden. Während des Wachstumsprozesses 319 kann die Dicke des zur Herstellung des Gebiets 306 abgeschiedenen Materials gesteuert werden, um damit eine gewünschte Dicke oder Breite zwischen dem Kanalgebiet 303 und einem Erweiterungsgebiet zu erhalten, das noch herzustellen ist. In einigen anschaulichen Ausführungsformen kann, wenn horizontale Bereiche des Gebiets 306 so betrachtet werden, dass diese das Gesamtverhalten des Transistors 300 nicht unerwünscht beeinflussen, der epitaktische Wachstumsprozess 319 fortgesetzt werden und die Zufuhr des ersten Dotiermittels kann unterbrochen werden, um damit ein Wachsen eines im Wesentlichen undotierten Materials zu erreichen, oder in anderen anschaulichen Ausführungsformen wird das weitere selektiv abgeschiedene Material als ein dotiertes Material gebildet, das eine zweite Dotierstoffgattung mit einer zweiten Leitfähigkeitart entsprechend der Art enthält, wie sie zur Ausbildung eines PN-Übergangs erforderlich ist. In noch anderen anschaulichen Ausführungsformen kann, wenn die Vertiefung 316 auf der Grundlage einer Kombination eines isotropen Ätzprozesses und eines nachfolgenden anisotropen Ätzprozesses hergestellt ist, wie dies durch die gestrichelten Linien angedeutet ist, wodurch eine entsprechende Vertiefung 316a erzeugt wird, der Wachstumsprozess 319 zu einem Gebiet 306 führen, dessen horizontale Begrenzung deutlich von einem entsprechenden Erweiterungsgebiet, das noch in der Vertiefung 316a zu bilden ist, abgesetzt ist. Auch in diesem Falle kann der Prozess 319 auf der Grundlage eines nicht dotierten Materials oder auf der Grundlage eines dotierten Materials, abhängig von den Prozesserfordernissen, fortgesetzt werden. Beispielsweise kann Halbleitermaterial mit der zweiten Dotierstoffgattung mit einer Dotierstoffkonzentration abgeschieden werden, wie sie für entsprechende Erweiterungsgebiet erforderlich ist, wodurch äußerst gut gesteuerte PN-Übergänge mit einem Bereich 306a des zuvor abgeschiedenen dotierten Materials geschaffen werden. Es sollte beachtet werden, dass unabhängig von der für den Abscheideprozess 319 angewendeten Vorgehensweise die entsprechenden Materialien in Form eines verformten Materials bereitgestellt werden, wodurch das entsprechende verformte Material nahe an dem Kanalgebiet 303 positioniert wird. Beispielsweise kann dadurch, wie in der in 3a gezeigten Anordnung, der Bereich 306a aus einem verformten Material aufgebaut sein, etwa Silizium/Germanium oder Silizium/Kohlenstoff mit dem erforderlichen Anteil an Dotierstoffkonzentration. Nach dem Abscheideprozess 319, wenn die Vertiefung 316a mit einem geeigneten Halbleitermaterial gefüllt ist, kann die weitere Bearbeitung fortgesetzt werden, wie dies beispielsweise mit Bezug zu 2g beschrieben ist, wobei beachtet werden sollte, dass möglicherweise eine Implantationssequenz zur Ausbildung zumindest entsprechender Erweiterungsgebiete weggelassen werden kann, wenn nach der Abscheidung des Materials für das Halo-Gebiet 316 ein geeignet dotiertes Halbleitermaterial vorgesehen wird.
-
3b zeigt schematisch das Bauelement 300 gemäß einer weiteren anschaulichen Ausführungsform, wobei, beginnend von der in 3a gezeigten Anordnung, d. h. die Vertiefung 316 ist teilweise mit Material zur Bildung des Halo-Gebiets 306 gefüllt, ein anisotroper Ätzprozess 320 ausgeführt wird, um freiliegende Bereiche des Gebiets 306 abzutragen, wodurch der Bereich 306a zurückbleibt, während das hoch dotierte Material des Gebiets 306 entfernt wird, wobei in einigen Ausführungsformen der Prozess 320 auch verwendet werden kann, um eine gewünschte Tiefe der Vertiefung 316 zu schaffen, die nunmehr als 316a bezeichnet ist.
-
3c zeigt schematisch das Bauelement 300 in einem weiter fortgeschrittenen Fertigungsstadium, in welchem die Vertiefung 316a mit einem geeigneten Halbleitermaterial auf der Grundlage eines weiteren selektiven epitaktischen Wachstumsprozesses gefüllt ist. Auch in diesem Falle kann das Material 318 in Form eines nicht dotierten oder dotierten Materials vorgesehen werden, wobei der Grad der Dotierung so ausgewählt werden kann, dass dieser der gewünschten Dotierstoffkonzentration eines Erweiterungsgebiets entspricht, das in dem Material 318 zu bilden ist. Folglich kann eine entsprechende Erweiterungsimplantation weggelassen werden oder kann mit einer reduzierten Dosis durchgeführt werden, wodurch Kristalldefekte deutlich verringert werden. In noch anderen Ausführungsformen wird das Material 318 in Form eines verformten Halbleitermaterials bereitgestellt, wie dies zuvor erläutert ist. Danach kann die weitere Bearbeitung fortgesetzt werden, wie dies auch mit Bezug zu 2d beschrieben ist.
-
4a zeigt schematisch ein Halbleiterbauelement 400, das im Wesentlichen die gleiche Konfiguration wie das Bauelement 300 aufweisen kann, wobei die Komponenten mit den gleichen Bezugszeichen belegt sind, mit Ausnahme einer führenden „4” anstatt einer führenden „3”. Somit umfasst das Bauelement 400 eine Vertiefung 416, die benachbart zu der eingekapselten Gateelektrode 404 ausgebildet ist, wobei im Gegensatz zu dem Bauelement 300 die Vertiefung teilweise oder vollständig mit einer Opferschicht 421 gefüllt ist, die aus einem beliebigen geeigneten Material, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen, aufgebaut sein kann. Die Opferschicht 421 repräsentiert eine Schicht, die einen hohen Anteil an Dotierstoffmaterial einer ersten Art enthält, wie sie für die Ausbildung eines Halo-Gebiets erforderlich ist. Das Bauelement 400 kann gemäß den gleichen Prozessstrategien hergestellt werden, wie dies zuvor mit Bezug zu dem Bauelement 200 und dem Bauelement 300 erläutert ist. D. h., die Vertiefung 416 kann auf der Grundlage eines isotropen Ätzprozesses, möglicherweise in Verbindung mit einem nachfolgenden anisotropen Prozess, hergestellt werden, wie dies zuvor beschrieben ist. Danach wird die Opferschicht 421 auf der Grundlage einer beliebigen geeigneten Abscheidetechnik gebildet, etwa plasmaunterstützter CVD, wobei ein geeignetes Dotierstoffvorstufenmaterial vorgesehen wird, um ein erforderliches Maß an Dotierstoffmaterial mit einzubauen. In einigen anschaulichen Ausführungsformen kann das Bauelement 400 einem anisotropen Ätzprozess 422 unterzogen werden, um einen Bereich der Schicht 421 innerhalb der Schicht 416 abzutragen. In anderen anschaulichen Ausführungsformen wird der anisotrope Prozess 422 in einer späteren Phase ausgeführt und es wird zuerst eine Wärmebehandlung durchgeführt, um das Dotierstoffmaterial in das benachbarte Material der Halbleiterschicht 402 zu treiben, wodurch die gewünschte Dotierstoffkonzentration in dem Material der Schicht 402 benachbart zu der Opferschicht 421 erzeugt wird.
-
4b zeigt schematisch das Bauelement 400 nach dem Ende des anisotropen Ätzprozesses 422, wodurch horizontale Bereiche der Opferschicht 421 entfernt werden, und vor einer Wärmebehandlung 423 zum lokalen Einführen von Dotierstoffmaterial in das benachbarte Halbleitermaterial. Wie zuvor erläutert ist, wird, wenn eine entsprechende Wärmebehandlung auf der Grundlage der nicht geätzten Schicht 421 vor dem Ätzprozess 422 ausgeführt wird, ein entsprechendes Dotiermaterial auch in die horizontalen Bereiche der Schicht 402 eingeführt, die dann bei Bedarf in einem nachfolgenden anisotropen Ätzprozess ähnlich dem Prozess 422 entfernt werden kann. Beispielsweise kann die Opferschicht 421, wie sie in 4a gezeigt ist, nach einer entsprechenden Wärmebehandlung auf der Grundlage eines selektiven anisotropen Ätzprozesses zum Entfernen des Materials der Schicht 402 abgetragen werden, wodurch auch nicht gewünschte dotierte Bereiche davon entfernt werden. In anderen Ausführungsformen wird nach einer Wärmebehandlung auf der Grundlage der vollständigen Opferschicht 421 der Prozess 422 ausgeführt, um damit das Bauelement bereitzustellen, wie es in 4b gezeigt ist, und nachfolgend kann in das Material in der Schicht 402 auf der Grundlage einer entsprechenden Ätzchemie weitergeätzt werden, um den dotierten Bereich davon abzutragen.
-
4c zeigt schematisch das Bauelement 400 in einem weiter fortgeschrittenen Herstellungsstadium, wobei, beginnend mit dem in 4b gezeigten Bauelement, der Rest der Opferschicht 421, der für das thermische Einbringen von Dotierstoffmaterial in das Halbleitermaterial benachbart zu dem Kanalgebiet 403 verwendet wurde, auf der Grundlage eines selektiven isotropen Ätzprozesses entfernt wird. Somit wird ein dotiertes Gebiet 406a gebildet, das die erforderliche Dotierstoffkonzentration der Dotierstoffgattung der ersten Leitfähigkeitsart aufweist, um damit als ein geeignetes Halo-Gebiet zu fungieren. Danach kann die weitere Bearbeitung fortgesetzt werden, indem ein selektiver epitaktischer Wachstumsprozess ausgeführt wird, wie dies zuvor beschrieben ist, um damit die Vertiefung 416 mit einem geeigneten Halbleitermaterial, das dotiert oder nicht dotiert, verformt oder nicht verformt sein kann, zu füllen, wie dies zuvor beschrieen ist. Somit ist auch in diesem Fall das Halo-Gebiet 406a in einer äußerst lokalisierten Weise mit einem reduzierten Anteil an Defekten ausgebildet, wodurch eine noch bessere Steigerung des Leistungsverhaltens des Bauelements 400 möglich ist.
-
Es gilt also: Die vorliegende Erfindung stellt eine Technik für die Herstellung eines flachen Halo-Gebiets in einer äußerst lokalisierten Weise bereit, um damit die Möglichkeit zu schaffen, die Schwellwertvariabilität deutlich zu reduzieren, wobei gleichzeitig für eine nicht beeinträchtigte oder sogar erhöhte Durchlassstromkapazität gesorgt ist. Zu diesem Zweck wird ein Teil des Halo-Gebiets entfernt oder wird in einem Bereich ausgebildet, der einem Erweiterungsgebiet entspricht, wodurch das Maß an Gegendotierung in dem entsprechenden Erweiterungsgebiet deutlich reduziert wird, wobei in einigen anschaulichen Ausführungsformen sogar ein im Wesentlichen vollständiges Entfernen der Gegendotierung erreicht wird. Zu diesem Zweck werden die Drain- und Sourcgebiete nach einer Halo-Implantation vertieft und nachfolgend mit einem Halbleitermaterial gefüllt, das in Form eines verformten oder nicht verformten Materials vorgesehen wird, wobei ein spezifischer Grad an Dotierung erreicht wird. In anderen Ausführungsformen kann die Form und die Position des Halo-Gebiets auf der Grundlage eines isotropen Ätzprozesses mit einem nachfolgenden epitaktischen Wachstumsprozess oder einer thermisch aktivierten Diffusion gebildet werden. In diesen Fällen kann eine deutlich reduzierte Rate an Kristalldefekten erreicht werden. Somit wird in Kombination mit einem verformten Halbleitermaterial in den Drain- und Sourcegebieten ein hohes Durchlassstromvermögen auf Grund des reduzierten Reihenwiderstands erreicht, der durch die deutlich reduzierte Gegendotierung in den Drain- und Source-Erweiterungsgebieten und durch eine Vergrößerung der Ladungsträgerbeweglichkeit hervorgerufen wird, wobei in einigen Ausführungsformen das verformte Material auch in unmittelbarer Nähe des Kanalgebiets angeordnet wird, wodurch der verformungsinduzierende Mechanismus weiter verbessert wird.