DE102009055393B4 - Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε - Google Patents

Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε Download PDF

Info

Publication number
DE102009055393B4
DE102009055393B4 DE102009055393A DE102009055393A DE102009055393B4 DE 102009055393 B4 DE102009055393 B4 DE 102009055393B4 DE 102009055393 A DE102009055393 A DE 102009055393A DE 102009055393 A DE102009055393 A DE 102009055393A DE 102009055393 B4 DE102009055393 B4 DE 102009055393B4
Authority
DE
Germany
Prior art keywords
gate electrode
spacer
forming
dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009055393A
Other languages
English (en)
Other versions
DE102009055393A1 (de
Inventor
Jan Hoentschel
Sven Beyer
Thilo Scheiper
Uwe Griebenow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009055393A priority Critical patent/DE102009055393B4/de
Priority to US12/907,596 priority patent/US8748281B2/en
Publication of DE102009055393A1 publication Critical patent/DE102009055393A1/de
Application granted granted Critical
Publication of DE102009055393B4 publication Critical patent/DE102009055393B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

Bei der Herstellung komplexer Metallgateelektrodenstrukturen mit großem ε wird das Entfernen eines dielektrischen Deckmaterials mit besserer Prozessgleichmäßigkeit bewerkstelligt, indem ein Siliziumdioxidmaterial verwendet wird. In anderen anschaulichen Ausführungsformen wird ein besseres Abstandshalterschema angewendet, wodurch ebenfalls bessere Implantationsbedingungen zur Herstellung von Drain- und Sourceerweiterungsgebieten und von Drain- und Sourcegebieten geschaffen werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung modernster integrierter Schaltungen mit Transistorelementen, die eine Metallgateelektrodenstruktur mit großem ε aufweisen, die in einer frühen Fertigungsphase hergestellt ist.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICs (anwendungsspezifischen integrierten Schaltungen) und dergleichen, macht es erforderlich, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Aktuell wird eine Vielzahl an Prozesstechnologien eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, und einem leicht dotierten oder nicht-dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten anordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine planare Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
  • Gegenwärtig wird der Hauptteil an integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbeschränkten Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Siliziumgebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Ausheizprozesse zum Aktivieren von Dotierstoffen und zum Ausheilen von Gitterschäden erforderlich sind, ohne dass dabei die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisolationsschichten in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilleistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei der vorgegebenen Versorgungsspannung bereitzustellen, ist eine gewisse kapazitive Kopplung erforderlich, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass eine Verringerung der Kanallänge bei einer planaren Transistorkonfiguration eine erhöhte kapazitive Kopplung erfordert in Verbindung mit komplexen lateralen und vertikalen Dotierstoffprofilen in den Drain- und Sourcegebieten, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte planare Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung weisen einen exponentiellen Anstieg der Leckströme auf auf Grund der erforderlichen höheren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet. D. h., konventioneller Weise wird die Dicke der Siliziumdioxidschicht entsprechend verringert, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal typischerweise auf Hochgeschwindigkeitsanwendungen beschränkt wird, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa in Form von Speichertransistoren, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxid-Gateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Erfordernissen für viele Arten von Schaltungen verträglich sind.
  • Aus diesem Grunde wurden neue Strategien entwickelt, um die Einschränkungen zu überwinden, die durch die hohen Leckströme von äußerst dünnen siliziumoxidbasierten Gateisolationsschichten hervorgerufen werden. Eine vielversprechende Vorgehensweise ist das Ersetzen der konventionellen dielektrischen Materialien zumindest teilweise durch dielektrische Materialien mit einer Dielektrizitätskonstante, die deutlich größer ist als die Dielektrizitätskonstante von siliziumdioxidbasierten Materialien. Beispielsweise werden dielektrische Materialien, die auch als dielektrische Materialien mit großem ε bezeichnet werden, mit einer Dielektrizitätskonstante von 10,0 oder deutlich höher verwendet, beispielsweise in Form von Hafniumoxid, Zirkonoxid und dergleichen. Zusätzlich zum Bereitstellen eines dielektrischen Materials mit großem ε in den Gateisolationsschichten können auch geeignete metallenthaltende Materialien eingebaut werden, da die erforderliche Austrittsarbeitswerte für p-Kanaltransistoren und n-Kanaltransistoren nicht mehr auf der Grundlage standardmäßiger Polysiliziumgatematerialien in Verbindung mit den dielektrischen Materialien mit großem ε erreicht werden können. Dazu werden geeignete metallenthaltende Materialien so vorgesehen, dass die empfindlichen dielektrischen Materialien mit großem ε abgedeckt werden und diese als eine Quelle zum Einbau einer geeigneten Metallsorte, etwa Lanthan, Aluminium und dergleichen dienen, um damit in geeigneter Weise die Austrittsarbeit für n-Kanaltransistoren bzw. p-Kanaltransistoren einzustellen. Auf Grund der Anwesenheit eines metallenthaltenden leitenden Materials wird auch das Erzeugen einer Verarmungszone, wie sie typischerweise in polysiliziumbasierten Elektrodenmaterialien auftritt, im Wesentlichen vermieden.
  • Der Vorgang des Herstellens einer komplexen Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε erfordert eine moderat komplexe Prozesssequenz, um eine geeignete Austrittsarbeit für Transistoren unterschiedlicher Leitfähigkeitsart einzustellen und auf Grund der Tatsache, dass dielektrische Materialien mit großem ε typischerweise sehr empfindlich sind, wenn sie gewissen Prozessbedingungen unterliegen, etwa hohen Temperaturen in Anwesenheit von Sauerstoff, und dergleichen. Daher wurden verschiedene Vorgehensweisen entwickelt, etwa das Vorsehen des dielektrischen Materials mit großem ε in einer frühen Fertigungsphase und das Bearbeiten der Halbleiterbauelemente mit einem hohen Grade an Kompatibilität zu standardmäßigen Prozesstechniken, wobei das typische Elektrodenmaterial Polysilizium in einer sehr fortgeschrittenen Fertigungsphase durch geeignete Metalle ersetzt wird, um die Austrittsarbeit der unterschiedlichen Transistoren einzustellen und um ein gut leitendes Elektrodenmetall bereitzustellen. Obwohl diese Vorgehensweise eine höhere Gleichmäßigkeit der Austrittsarbeit und somit der Schwellwertspannung der Transistoren bietet, da die eigentliche Einstellung der Austrittsarbeit nach jeglichen Hochtemperaturprozessen erfolgt, ist dennoch eine komplexe Prozesssequenz zum Bereitstellen der unterschiedlichen Austrittsarbeitsmetalle in Verbindung mit dem Elektrodenmetall erforderlich.
  • In anderen sehr vielversprechenden Vorgehensweisen werden die komplexen Gateelektrodenstrukturen in einer frühen Fertigungsphase hergestellt, wobei auch die weitere Bearbeitung auf der Grundlage vieler gut etablierter Prozessstrategien vorgenommen wird. In diesem Falle werden das dielektrische Material mit großem ε und jegliche Metallsorten zum Einstellen der Austrittsarbeit vor oder beim Strukturieren des Gateelektrodenstapels bereitgestellt, der dann gut etablierte Materialien, etwa Silizium/Silizium-Germanium aufweisen kann, wodurch die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken erfolgen kann. Andererseits müssen der Gateelektrodenstapel und insbesondere die empfindlichen dielektrischen Materialien mit großem ε in Verbindung mit jeglichen metallenthaltenden Deckschichten zuverlässig durch geeignete Materialien über die gesamte Bearbeitung des Halbleiterbauelements hinweg eingeschlossen bleiben.
  • Die Einkapselung des empfindlichen Gatematerials wird auf der Grundlage von Siliziumnitridmaterialien bewerkstelligt, d. h. einer dielektrischen Deckschicht in der Gateelektrodenstruktur und einer Siliziumnitridabstandshalterstruktur, wobei das Entfernen des Siliziumnitriddeckmaterials, das nicht nur zur Bewahrung der Integrität des Siliziummaterials während komplexer epitaktischer Aufwachsprozesse zum Einbau einer verformungsinduzierenden Silizium/Germanium-Legierung in p-Kanaltransistoren, sondern auch zum Ausführen des komplexen Gatestrukturierungsprozesses erforderlich ist, zu ausgeprägten Ungleichmäßigkeiten führen kann, wie dies detaillierter mit Bezug zu den 1a bis 1f erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101, etwa ein Siliziumsubstrat, in Verbindung mit einer Halbleiterschicht 103, etwa einer Siliziumschicht oder einem Halbleitermaterial mit einem ausgeprägten Anteil an Silizium, aufweist. Wie gezeigt, umfasst das Halbleiterbauelement 100 ferner Transistoren 150a, 150b in einer frühen Fertigungsphase, die in und über aktiven Gebieten 102a bzw. 102b bereitgestellt sind. Ein aktives Gebiet ist als ein Halbleitergebiet in der Schicht 102 zu verstehen, in welchem pn-Übergänge für einen oder mehrere Transistoren herzustellen sind. Die aktiven Gebiete 102a, 102b sind typischerweise lateral durch eine geeignete Isolationsstruktur, etwa durch eine flache Grabenisolation (nicht gezeigt) begrenzt. Ferner sind Gateelektrodenstrukturen 160a, 160b auf den aktiven Gebieten 102a bzw. 102b ausgebildet. Wie zuvor erläutert ist, umfassen die Gateelektrodenstrukturen 160a, 160b eine Gateisolationsschicht 161, die auf den aktiven Gebieten 102a und 102b gebildet ist und weist ein dielektrisches Material mit großem ε auf, etwa hafniumoxidbasierte Materialien und dergleichen. Die Gateisolationsschichten 161 können zudem ein konventionelles dielektrisches Material, etwa ein siliziumoxidbasiertes Material, aufweisen, jedoch mit einer deutlich geringeren Dicke von ungefähr 0,8 nm und weniger. Folglich repräsentieren die Gateisolationsschichten 161 einen beliebigen geeigneten Materialaufbau oder einen Stapel aus Schichten, um die gewünschte Dicke, beispielsweise 1,5 nm oder mehr, vorzusehen, wobei auch die gesamte Dielektrizitätskonstante einer Konstante entspricht für ein siliziumoxidbasiertes Material mit einer Dicke von 1 nm und deutlich weniger, so dass Leckströme deutlich geringer sind im Vergleich zu konventionellen extrem dünnen siliziumoxidbasierten Materialien.
  • Wie zuvor erläutert ist, ist ein metallenthaltendes Deckmaterial auf den Gateisolationsschichten 161 ausgebildet und besitzt eine geeignete Zusammensetzung für den betrachteten Transistor. Beispielsweise ist eine leitende Deckschicht 162a in der Gateelektrodenstruktur 160a vorgesehen und besitzt eine geeignete Metallsorte oder repräsentiert entsprechende geeignete Metallsorten, um die gewünschte Austrittsarbeit zu erhalten. In anderen Fällen kann eine geeignete Austrittsarbeitsmetallsorte auch in dem Gatedielektrikumsmaterial 161 abhängig von der gesamten Prozessstrategie eingebaut sein. In ähnlicher Weise ist eine metallenthaltende Materialschicht 162b so hergestellt, dass sich eine gewünschte Austrittsarbeit für die Gateelektrodenstruktur 160b ergibt. In dem gezeigten Beispiel repräsentiert der Transistor 150a einen p-Kanaltransistor, während der Transistor 150b einen n-Kanaltransistor repräsentiert. In diesem Falle wird beispielsweise Aluminium als eine Austrittsmetallsorte für die Gateelektrodenstruktur 160a verwendet, während Lanthan als eine Austrittsarbeitsmetallsorte für die Gateelektrodenstruktur 160b verwendet wird. Zu beachten ist, dass in anderen Vorgehensweisen die metallenthaltende Deckschichten 162a, 162b im Wesentlichen den gleichen Aufbau besitzen können, während die austrittsarbeitseinstellenden Sorten in das Gatedielektrikumsmaterial 161 eingebaut sind, wodurch die gewünschten Austrittsarbeitswerte für die Transistoren 150a bzw. 150b erhalten werden.
  • Die Gateelektrodenstrukturen 160a, 160b umfassen ferner ein weiteres Elektrodenmaterial 163, etwa Silizium, Silizium/Germanium, und dergleichen, das über den leitenden Deckschichten 162a, 162b gebildet ist, die einen Teil des Elektrodenmaterials der Gateelektrodenstrukturen repräsentieren. Ferner ist eine Siliziumnitriddeckschicht 164 über dem weiteren Elektrodenmaterial 163 gebildet. Wie zuvor angegeben ist, wird das Siliziumnitriddeckmaterial 164 zum Strukturieren der Gateelektrodenstrukturen 160a, 160b verwendet und kann auch als ein Maskenmaterial in komplexen Anwendungen dienen, in denen eine verformungsinduzierende Halbleiterlegierung 151, etwa ein Silizium/Germanium-Material, in dem aktiven Gebiet eines oder beider Transistoren 150a, 150b zu bilden ist. In dem gezeigten Beispiel ist das verformungsinduzierende Halbleitermaterial 151 selektiv in dem aktiven Gebiet 102a in Form eines Materials zum Erzeugen einer kompressiven Verformung vorgesehen, um damit das Verhalten des p-Kanaltransistors 150a zu verbessern. Es ist gut bekannt, dass für eine standardmäßige Kristallkonfiguration des aktiven Gebiets 102a eine kompressive Verformungskomponente entlang der Stromflussrichtung, d. h. in 1a die horizontale Richtung innerhalb des Kanalgebiets 152 eines p-Kanaltransistors, zu einer besseren Ladungsträgerbeweglichkeit und somit zu einem höheren Durchlassstrom führt.
  • Wie ferner zuvor erläutert ist, ist eine siliziumnitridbasierte Seitenwandabstandshalterstruktur 155, die ein Beschichtungsmaterial 155a in Verbindung mit einem Abstandshalterelement 155b aufweisen kann, so vorgesehen, dass die Seitenwände des Elektrodenmaterials 163 und insbesondere der empfindlichen Materialien 162a, 162 und 161 geschützt sind. Die Beschichtung 155a und das Abstandshalterelement 155b sind typischerweise aus einem dichten Siliziumnitridmaterial aufgebaut, so dass eine gewünschte hohe chemische Widerstandsfähigkeit erreicht wird. Andererseits werden die Materialien der Abstandshalterstruktur 155 in Form von nicht-strukturierten Schichten für den Transistor 150b vorgesehen, um damit eine Aufwachsmaske zur Herstellung des verformungsinduzierenden Halbleitermaterials 151 in dem aktiven Gebiet 102a bereitzustellen, ohne dass der Transistor 150b wesentlich beeinflusst wird.
  • Das in 1a gezeigte Halbleiterbauelement 100 wird typischerweise auf der Grundlage der folgenden Prozessstrategien hergestellt, Nach der Herstellung von Isolationsstrukturen und damit nach dem lateralen Abgrenzen der aktiven Gebiete 102a, 102b werden geeignete Materialien für die Gateisolationsschichten 161 und eine der Schichten 162a und 162b mittels geeigneter Abscheidetechniken aufgebracht. Daraufhin wird das leitende Deckmaterial geeignet strukturiert und die andere Schicht 162a, 162b wird aufgebracht, möglicherweise in Verbindung mit Wärmebehandlungen, um in geeigneter Weise eine austrittsarbeitseinstellende Substanz in Richtung der Gateisolationsschichten 161 zu verteilen. Abhängig von der Prozessstrategie können entsprechende Austrittsarbeitsmetallsorten, etwa Aluminium, Lanthan und dergleichen, als individuelle Materialschichten vorgesehen werden, die von einem anderen geeigneten Material bedeckt werden oder eingeschlossen werden, etwa Titannitrid, wobei einige oder alle diese Materialschichten entfernt werden können, nachdem die Austrittsarbeitsmetallsorte in die Gatedielektrikumsmaterialien 161 diffundiert wurde. Daraufhin wird ein weiteres leitendes Material, etwa Titannitrid, typischerweise in den Gateelektrodenstrukturen 160a, 160b hergestellt. In anderen Strategien wird ein geeigneter Stapel aus leitenden Materialien individuell in den Gateelektrodenstrukturen 160a, 160b vorgesehen, so dass damit die gewünschten elektronischen Eigenschaften erreicht werden.
  • Es sollte beachtet werden, dass die Anpassung der Schwellwertspannung eine entsprechende Einstellung oder Verschiebung der Bandlücke des Halbleitermaterials in dem Kanalgebiet 152 erforderlich machen kann, was beispielsweise durch Einbauen eines geeigneten Materials erreicht werden kann, etwa mit einem Silizium/Germanium-Material im Kanalgebiet 152 von p-Kanaltransistoren, da dieses Material eine geringere Bandlücke im Vergleich zu reinem Siliziummaterial besitzt. Dazu wird ein Silizium/Germanium-Material (nicht gezeigt) in dem aktiven Gebiet 102a hergestellt, bevor die Gateelektrodenstrukturen 160a, 160b erzeugt werden. Folglich wird das entsprechende Silizium/Germanium-Material dann als ein Teil des Kanalgebiets 152 betrachtet. Nach der Bereitstellung der geeigneten Austrittsarbeitsmetallsorte oder nach dem Ausführen entsprechender Diffusionsprozesse wird das Elektrodenmaterial 163, etwa in Form von amorphem Silizium, aufgebracht, woran sich das Abscheiden der Siliziumnitriddeckschicht 164 anschließt, wobei auch weitere Materialien, etwa Hartmaskenmaterialien in Form von amorphem Kohlenstoff und dergleichen, bei Bedarf vorgesehen werden. Daraufhin werden ein komplexer Lithographieprozess und eine anisotrope Ätzsequenz ausgeführt, in der die Siliziumnitriddeckschicht 164 verwendet wird, um die kritischen Abmessungen von 50 nm und deutlich weniger gemäß den gesamten Entwurfsregeln zu erreichen, Als nächstes werden die Materialien 155a, 155b beispielsweise durch thermisch aktivierte CVD-Techniken, etwa durch Mehrschichtabscheidetechniken und dergleichen, möglicherweise in Verbindung mit plasmaunterstützten CVD-Techniken, CVD mit geringem Druck und dergleichen hergestellt, um damit insbesondere das Beschichtungsmaterial 155a als ein sehr dichtes Siliziumnitridmaterial zu erzeugen, das zuverlässig die Seitenwände der Gateelektrodenstrukturen einschließt. Danach wird eine Ätzmaske so vorgesehen, dass der Transistor 150b abgedeckt wird, um das Abstandshalterelement 155b zu erzeugen und um möglicherweise in das aktive Gebiet 152a zu ätzen, um damit Aussparungen darin zu erzeugen. Als nächstes wird ein selektiver epitaktischer Aufwachsprozess ausgeführt, in welchem das verformungsinduzierende Halbleitermaterial 151 in den zuvor hergestellten Aussparungen aufgewachsen wird, während die Siliziumnitriddeckschicht 164, die Abstandshalterstruktur 155 und das nicht-strukturierte Material 155 über dem Transistor 150b als eine Aufwachsmaske dienen, um eine unerwünschte Materialabscheidung zu vermeiden.
  • 1b zeigt schematisch das Halbleiterbauelement in einer Fertigungsphase, in der eine Ätzmaske 103 das aktive Gebiet 102 abdeckt und die Gateelektrodenstruktur 160b und das aktive Gebiet 102b freilässt. Ein Ätzprozess 104 wird angewendet, um die Abstandshalterstrukturen 155 an Seitenwänden der Gateelektrodenstruktur 160b zu bilden, was bewerkstelligt wird auf der Grundlage gut etablierter plasmaunterstützter Ätzrezepte. Zu beachten ist, dass während des Ätzprozesses 104 ein gewisser Grad an Materialerosion im aktiven Gebiet 102b oder zumindest eine Materialmodifizierung auftreten kann. Beispielsweise zeigen plasmaunterstützte Ätzrezepte zum Entfernen von Siliziumnitridmaterial ein selbstbeschränkendes Verhalten, wenn eine Wechselwirkung mit dem darunter liegenden Siliziummaterial erfolgt, wobei Siliziumdioxid erzeugt wird, das dann als ein effizientes Ätzstoppmaterial dient, da die entsprechende Ätzchemie sehr selektiv in Bezug auf Siliziumdioxidmaterial ist. Nach dem Ätzprozess wird die Ätzmaske 103 entfernt und folglich besitzen die Gateelektrodenstrukturen 160a, 160b die Seitenwandabstandshalterstrukturen 155, die somit auf beiden Gateelektrodenstrukturen vorgesehen sind. Während der weiteren Bearbeitung werden die dielektrischen Deckschichten 164 entfernt, was jedoch einen wesentlichen Einfluss auf die resultierende Oberflächentopographie und somit auf die resultierenden Transistoreigenschaften ausübt. Beispielsweise werden beim Entfernen des dielektrischen Deckmaterials 164 nasschemische Ätzrezepte auf der Grundlage von Phosphorsäure typischerweise angewendet, die somit einen ausgeprägten Grad an Materialerosion in der Abstandshalterstruktur 155 hervorrufen könnten. Aus diesem Grunde wird die Abstandshalterstruktur 155 typischerweise geschützt, indem ein Opferabstandshalterelement mit einer erhöhten Ätzwiderstandsfähigkeit in Bezug auf Siliziumnitridätzchemie vorgesehen wird, was bewerkstelligt werden kann auf der Grundlage eines Oxidabstandshalters.
  • 1c zeigt schematisch das Halbleiterbauelement 100 mit einer Oxidabstandshalterschicht 166, die während eines Ätzprozesses 105 geätzt wird, um damit Opferoxidabstandshalter 166s an der Seitenwandabstandshalterstruktur 155 zu erzeugen. Während des Ätzprozesses 105 wird somit ein gewisser Grad an Absenkung insbesondere in dem aktiven Gebiet 102b auf Grund von zuvor durchgeführten Ätzprozessen und dabei erzeugten Oxidmaterialien auftreten, beispielsweise während des Siliziumnitridätzprozesses, wie dies zuvor erläutert ist.
  • 1d zeigt schematisch das Bauelement 100, wenn es einem weiteren Ätzprozess 106 unterlegt, um das dielektrische Deckmaterial 164 auf der Grundlage von beispielsweise Phosphorsäure zu entfernen, wodurch ebenfalls ein gewisser Grad an Absenkung in dem aktiven Gebieten 102a, 102b hervorgerufen wird, wie dies durch 102r angegeben ist.
  • 1e zeigt schematisch das Halbleiterbauelement 100 in einer Fertigungsphase, in der die Opferabstandshalterelemente 166s (siehe 1d) entfernt sind, was bewerkstelligt werden kann auf der Grundlage wässriger Flusssäure (HF). Es sollte beachtet werden, dass dieser Ätzprozess und auch der vorhergehende Ätzprozess zur Herstellung der Opferabstandshalterelemente 166s (siehe 1d) auch zu einer ausgeprägten Materialerosion in Isolationsstrukturen (nicht gezeigt) führen können, wodurch zu einer ausgeprägten Oberflächentopographie während der weiteren Bearbeitung beigetragen wird, was ebenfalls die gesamten Bauteileigenschaften negativ beeinflussen kann.
  • 1f zeigt schematisch das Bauelement 100 während einer Implantationssequenz 107, um Drain- und Sourceerweiterungsgebiete 153 in dem aktiven Gebiet 102a zu erzeugen. Dazu wird eine Implantationsmaske 108 vorgesehen, die das aktive Gebiet 102b abdeckt. In dem gezeigten Beispiel sind Drainerweiterungsgebiete 153 bereits in dem aktiven Gebiet 102b hergestellt, möglicherweise in Verbindung mit gegendotierten Gebieten oder Halo-Gebieten 153h, die typischerweise in komplexen Transistoren erforderlich sind, um in geeigneter Weise den Transistorsperrstrom oder dergleichen einzustellen. Während der Implantationssequenz 107 können die Absenkungen 102r die resultierende Konfiguration der Erweiterungsgebiete 153e und der Halo-Gebiete beeinflussen, die auf der Grundlage eines geneigten Implantationsprozesses herzustellen sind. Im Allgemeinen erfolgt die Implantation der Halo-Gebiete 153h mit einer geringeren Implantationsenergie als dies wünschenswert wäre, auf Grund der Anwesenheit der Vertiefung 102r und auf Grund der geringeren Ionenblockierwirkung der Gateelektrodenstrukturen 160a, 160b, um eine unerwünschte Einlagerung der Dotierstoffsorten in den Kanalgebieten 152 zu vermeiden, die ansonsten auftreten könnte, wenn eine gewünschte höhere Implantationsenergie zum Erreichen einer höheren Eindringtiefe für die Halo-Gebiete 153h ausgewählt würden. Andererseits ist das Erzeugen der Erweiterungsgebiete 153e und der Halo-Gebiete 153h vor dem Entfernen des dielektrischen Deckmaterials 164 (siehe 1c) eine wenig attraktive Lösung, da in diesem Falle ein ausgeprägter Anteil der Dotierstoffe in den Erweiterungsgebieten 153e in der nachfolgenden Prozesssequenz zum Entfernen der dielektrischen Deckschicht 164 auf Grund der Materialerosion in unmittelbarer Nähe zu dem Kanalgebiet 152 entfernt wurde. In diesem Falle werden weitere Implantationsprozesse erforderlich, um tiefe Drain- und Sourcegebiete, die noch herzustellen sind, in geeigneter Weise mit den Drain- und Sourceerweiterungsgebieten zu verbinden. Folglich ist es sehr schwer, geeignete Dotierstoffprofile in den aktiven Gebieten 102a, 102b zu erzeugen, ohne dass eine zusätzliche ausgeprägte Prozesskomplexität geschaffen wird, beispielsweise durch Ausführen weiterer Implantationsprozesse und zugehöriger Lithographieschritte. Obwohl der Ansatz des Bereitstellens komplexer Metallgateelektrodenstrukturen mit großem ε mit geeignet eingestellten Austrittsarbeitswerten in einer frühen Fertigungsphase im Grunde ein vielversprechender Ansatz ist, machen die beeinträchtigten Dotierstoffprofile oder der deutlich höhere Grad an Komplexität des gesamten Prozessablaufs dieses Konzept wenig attraktiv.
  • Die US 2008/0254579 A1 offenbart Transistoren mit einer Gateisolationsschicht aus Siliziumdioxid und einem Gateelektrodenmaterial, das Polysilizium und ein Metallsilizid aufweist. Alternativ kann die Gateisolationsschicht ein Material mit großen ε aufweisen.
  • Im Hinblick auf die zuvor beschriebene Situation ist es die Aufgabe der vorliegenden Erfindung Prozesstechniken zur Herstellung komplexer Gateelektrodenstrukturen in einer frühen Fertigungsphase bereitzustellen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen der Einschluss empfindlicher Gatematerialien auf der Grundlage geeigneter Deckschichtsysteme und/oder Abstandshalterstrukturen bewerkstelligt wird, während das Entfernen des dielektrischen Deckmaterials mit deutlich geringerem Einfluss auf die Bauteileigenschaften im Vergleich zu konventionellen Strategien ausgeführt wird. Dazu wird in einigen anschaulichen hierin offenbarten Aspekten ein geeignetes dielektrisches Material für Deckschichten in den Gateelektrodenstrukturen verwendet, um eine Anwendung von Siliziumnitridmaterialien zu vermeiden, die konventioneller Weise zu ausgeprägten Ungleichmäßigkeiten führen. In einer anschaulichen Ausführungsform wird ein siliziumdioxidbasiertes Material als ein dielektrisches Deckmaterial in komplexen Gateelektrodenstrukturen verwendet, das auf der Grundlage sehr selektiver Ätzchemien entfernt werden kann, ohne dass zumindest die aktiven Gebiete der Transistorbauelemente unerwünscht beeinflusst werden. In anderen anschaulichen hierin offenbarten Aspekten wird eine Abstandshalterstruktur so vorgesehen, dass diese eine Seitenwandabstandshalterstruktur während des Entfernens der dielektrischen Deckschicht schützt, wenn gleichzeitig die Abstandshalterstruktur als eine Implantationsmaske zur Herstellung tiefer Drain- und Sourcegebiete in Anwesenheit der dielektrischen Deckschicht verwendet wird, wodurch ebenfalls bessere Prozessbedingungen für das Bilden von Erweiterungsgebieten, Halo-Gebieten und den Drain- und Sourcegebieten auf Grund der besseren Ionenblockierwirkung der Gateelektrodenstruktur geschaffen werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Gateelektrodenstruktur eines Transistors über einem Halbleitergebiet eines Halbleiterbauelements. Die Gateelektrodenstruktur umfasst eine Gateisolationsschicht mit einem Gatedielektrikumsmaterial mit großem ε, ein metallenthaltendes Deckmaterial, das auf der Gateisolationsschicht gebildet ist, ein über dem Deckmaterial gebildetes Elektrodenmaterial und eine über dem Elektrodenmaterial gebildete dielektrische Deckschicht. Das Verfahren umfasst ferner das Bilden einer ersten Abstandshalterstruktur an Seitenwänden der Gateelektrodenstruktur und das Ausführen eines ersten Implantationsprozesses, um Drain- und Sourceerweiterungsgebiete unter Anwendung zumindest eines Teils der Gateelektrodenstruktur und der ersten Abstandshalterstruktur als eine erste Implantationsmaske zu bilden. Das Verfahren umfasst ferner das Entfernen der dielektrischen Deckschicht unter Anwendung der ersten Abstandshalterstruktur als ein Ätzstoppmaterial. Ferner wird eine zweite Abstandshalterstruktur auf der ersten Abstandshalterstruktur hergestellt und es wird ein zweiter Implantationsprozess so ausgeführt, dass Drain- und Sourcegebiete gebildet werden, wobei die zweite Abstandshalterstruktur als eine zweite Implantationsmaske verwendet wird.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Transistors für ein Halbleiterbauelement. Das Verfahren umfasst das Bilden von Drain- und Sourceerweiterungsgebieten in einem aktiven Gebiet des Transistors unter Anwendung einer Gateelektrodenstruktur und einer ersten Seitenwandabstandshalterstruktur, die an Seitenwänden der Gateelektrodenstruktur ausgebildet ist, als eine erste Implantationsmaske. Die Gateelektrodenstruktur umfasst ein dielektrisches Material mit großem ε, ein Elektrodenmaterial und eine dielektrische Deckschicht. Das Verfahren umfasst ferner das Bilden einer zweiten Seitenwandabstandshalterstruktur benachbart zu der ersten Seitenwandabstandshalterstruktur und das Bilden von Drain- und Sourcegebieten unter Anwendung der ersten und der zweiten Seitenwandabstandshalterstruktur und der Gateelektrodenstruktur mit der dielektrischen Deckschicht als eine Implantationsmaske. Des weiteren umfasst das Verfahren das Entfernen der dielektrischen Deckschicht unter Anwendung der zweiten Seitenwandabstandshalterstruktur als ein Ätzstoppmaterial und das Bilden eines Metallsilizids in den Drain- und Sourcegebieten und in der Gateelektrodenstruktur.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Gateelektrodenstruktur, die auf einem Halbleitergebiet gebildet ist, wobei die Gateelektrodenstruktur eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein Elektrodenmaterial und ein Metallsilizidmaterial aufweist, wobei das Elektrodenmaterial eine metallenthaltende Deckmaterialschicht und ein zusätzliches Elektrodenmaterial umfasst. Das Halbleiterbauelement umfasst ferner eine erste Seitenwandabstandshalterstruktur, die an Seitenwänden zumindest eines Teils der Gateelektrodenstruktur gebildet ist. Des weiteren umfasst das Halbleiterbauelement einen zweiten Seitenwandabstandshalter, der an der ersten Seitenwandabstandshalterstruktur ausgebildet ist und ein Siliziumdioxidabstandshalterelement aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Transistoren zeigen, die eine Metallgateelektrodenstruktur mit großem ε aufweisen, wobei das Siliziumnitriddeckmaterial auf der Grundlage heißer Phosphorsäure in Verbindung mit einem Opferoxidabstandshalter gemäß konventioneller Strategien entfernt wird;
  • 2a bis 2f schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen ein siliziumdioxidbasiertes dielektrisches Deckmaterial in komplexen Gateelektrodenstrukturen verwendet wird, das gemäß anschaulicher Ausführungsformen entfernt wird, ohne dass ein Siliziumnitridseitenwandabstandshalter beeinflusst wird;
  • 2g bis 2j schematisch Querschnittsansichten des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen ein siliziumdioxidbasiertes dielektrisches Deckmaterial in einem Prozessablauf verwendet wird, in welchem ein verformungsinduzierendes Halbleitermaterial auf der Grundlage einer Metallgateelektrodenstruktur mit großem ε hergestellt wird; und
  • 3a bis 3h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen ein dielektrisches Deckmaterial in der Gateelektrodenstruktur in einer sehr fortgeschrittenen Fertigungsphase entfernt wird, d. h. nach der Herstellung der Drain- und Sourcegebiete, wobei die entsprechenden Seitenwandabstandshalter als ein Ätzstoppmaterial während des Entfernens des dielektrischen Materials gemäß noch weiterer anschaulicher Ausführungsformen dienen.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen bessere Transistoreigenschaften in einem Prozessablauf erreicht werden, in welchem die Austrittsarbeit und somit die Schwellwertspannung der Transistoren in einer frühen Fertigungsphase eingestellt wird. Dazu wird das dielektrische Deckmaterial der Gateelektrodenstrukturen so entfernt, dass negative Einflüsse deutlich verringert werden, indem etwa das Anwenden einer Siliziumnitridätzchemie vermieden wird und/oder indem die Abstandshalterstruktur vereinfacht wird, die zum Bewahren der Integrität der Seitenwandeinkapselung der Gateelektrodenstruktur beim Entfernen des dielektrischen Deckmaterials verwendet wird. Ferner werden in einigen anschaulichen hierin offenbarten Ausführungsformen zusätzlich zu den geringeren negativen Auswirkungen des Entfernens des dielektrischen Deckmaterials bessere Implantationsprofile erreicht, indem das Anwenden höherer Implantationsenergien, beispielsweise für die Halo-Gebiete, möglich ist, da die Ionenblockierwirkung der Gateelektrodenstrukturen erhöht wird, indem die dielektrische Deckschicht erst nach dem Implantieren zumindest der Drain- und Sourceerweiterungsgebiete und der Halo-Gebiete entfernt wird.
  • Mit Bezug zu den 2a und 2j und den 3a bis 3h werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1f verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202. Ferner sind Halbleitergebiete oder aktive Gebiete 202a, 202n in der Halbleiterschicht 202 auf der Grundlage von beispielsweise Isolationsstrukturen (nicht gezeigt) hergestellt. Die aktiven Gebiete 202a, 202b repräsentieren die aktiven Gebiete von Transistoren 250a, 250b, die komplementäre Transistoren oder Transistoren der gleichen Leitfähigkeitsart und dergleichen sind. In der gezeigten Fertigungsphase besitzen die Transistoren 250a, 250b Gateelektrodenstrukturen 260a, 260b, die eine Gateisolationsschicht 261, ein leitendes Deckmaterial 262 und ein zusätzliches halbleiterbasiertes Elektrodenmaterial 263 aufweisen, etwa in Form von Silizium, Silizium/Germanium, und dergleichen. Es sollte beachtet werden, dass im Hinblick auf die Komponenten des Bauelements 200, die bislang beschrieben sind, auch die gleichen Kriterien gelten, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Beispielsweise wird das Gatedielektrikumsmaterial 261 als ein dielektrisches Material mit großem ε betrachtet, da die Dielektrizitätskonstante 10,0 oder höher ist, zumindest teilweise innerhalb des Materials 261, das bewerkstelligt werden kann, indem eine Kombination konventioneller Dielektrika und dielektrischer Materialien mit großem ε, etwa Hafniumoxid, Hafniumsiliziumoxid und dergleichen vorgesehen wird. Ferner können, wie zuvor erläutert ist, die Gatedielektrikumsschichten 261 geeignete Substanzen aufweisen, um spezielle Dipolladungen zu erzeugen, die in Verbindung mit dem leitenden Material 262 zu einer gewünschten Austrittsarbeit der Gateelektrodenstrukturen 260a, 260b führen. Ferner kann eine geeignete austrittsarbeitseinstellende Metallsorte in den Schichten 262 bei Bedarf eingebaut sein, so dass dies den Transistoreigenschaften der Bauelemente 250a, 250b entspricht, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, wenn auf die leitenden Deckschichten 162a, 162b verwiesen wird (siehe 1a). Es sollte daher beachtet werden, dass die Schichten 261 und 262 in der Gateelektrodenstruktur 260a geeignet so ausgebildet sind, dass die erforderliche Schwellwertspannung des Transistors 250a erreicht wird, der etwa einen p-Kanaltransistor oder aber einen n-Kanaltransistor repräsentiert. In ähnlicher Weise sind das Gatedielektrikumsmaterial 261 und die leitende Deckschicht 262 der Gateelektrodenstruktur 260b in geeigneter Weise so gestaltet, dass die gewünschte Austrittsarbeit und somit die Schwellwertspannung des Transistors 250b erreicht wird, der einen n-Kanaltransistor oder aber einen p-Kanaltransistor repräsentiert, wenn komplementäre Transistoren betrachtet werden. Ferner umfassen die Gateelektrodenstrukturen 260a, 260b ein dielektrisches Deckmaterial 264, das eine geeignete Materialzusammensetzung aufweisen kann, so dass es auf der Grundlage einer Ätzchemie entfernt werden kann, die im Wesentlichen ein einkapselndes Materials nicht angreift, das an Seitenwänden der Gateelektrodenstrukturen 260a, 260b in nachfolgenden Prozessschritten zu bilden ist. In einer anschaulichen Ausführungsform ist das dielektrische Deckmaterial aus Siliziumdioxid aufgebaut, das typischerweise auf der Grundlage einer Vielzahl an Ätzchemien entfernt werden kann, die wiederum sehr selektiv im Hinblick auf Siliziumnitridmaterial sind.
  • Das Halbleiterbauelement 200, wie es in 2a gezeigt ist, kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie auch mit Bezug zu dem Bauelement 100 beschrieben sind, um die aktiven Gebiete 202a, 202b und die Komponenten 261, 262 und 263 der Gateelektrodenstrukturen 260a, 260b bereitzustellen. Das dielektrische Deckmaterial 264 mit dem gewünschten Ätzverhalten kann auf der Grundlage einer beliebigen geeigneten Abscheidetechnik aufgebracht werden, etwa durch CVD bei geringem Druck, plasmaunterstützter CVD, und dergleichen. Beispielsweise sind Abscheiderezepte zur Herstellung eines Siliziumdioxidmaterials gut etabliert und können angewendet werden, um einen Gateschichtstapel mit dem Deckmaterial 264 herzustellen, der dann durch komplexe Lithographie- und Ätztechniken strukturiert wird, wie dies auch zuvor beschrieben ist. Es sollte beachtet werden, dass das Material 264 auch während der Strukturierungssequenz als eine Hartmaske verwendet werden kann, um damit die gewünschte kritische Abmessung der Gateelektrodenstrukturen 260a, 260b zu erhalten.
  • 2b zeigt schematisch das Halbleiterbauelement 200 mit einem Beschichtungsmaterial 2551, das über den aktiven Gebieten 202a, 202b und auf den Gateelektrodenstrukturen 260a, 260b gebildet ist. Wie zuvor erläutert ist, kann das Beschichtungsmaterial 2551, das beispielsweise aus Siliziumnitrid aufgebaut ist, mit dem gewünschten Materialeigenschaften so gebildet werden, dass es die Integrität der empfindlichen Materialien 261 und 262 bewahrt, um damit eine Modifizierung der zuvor eingestellten Austrittsarbeit und somit Schwellwertspannung zu vermeiden. Das Beschichtungsmaterial 2551 kann auf der Grundlage einer beliebigen geeigneten Abscheidetechnik hergestellt werden, etwa durch Mehrschichtabscheidung, CVD bei geringem Druck oder einer Kombination davon, und dergleichen. Daraufhin wird das Beschichtungsmaterial auf der Grundlage anisotroper Ätztechniken geätzt, um eine Seitenwandabstandshalterstruktur an den Gateelektrodenstrukturen 260a, 260b zu erzeugen.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Seitenwandabstandshalterstruktur 255s an Seitenwänden der Gateelektrodenstruktur 260a, 260b gebildet und sorgt damit in Verbindung mit der dielektrischen Deckschicht 264 für die Einkapselung bzw. den Einschluss der Materialien 263, 262 und 261. In der gezeigten Ausführungsform unterliegt das Bauelement 200 ferner einer Implantationssequenz 207, um Drain- und Sourceerweiterungsgebiete 253e und Halo-Gebiete 253h in den aktiven Gebieten 202a, 202b zu bilden. In der in 2c gezeigten Ausführungsform wird angenommen, dass ein verformungsinduzierender Mechanismus auf der Grundlage eines verformungsinduzierenden Halbleitermaterials nicht erforderlich ist. Beispielsweise repräsentiert das Halbleiterbauelement 200 ein Bauelement, das für eine geringe Leistungsaufnahme konzipiert ist, wobei eine gewisse geringe Leistung akzeptabel ist. Während der Implantationssequenz 207 wird eine geeignete Dotierstoffsorte auf der Grundlage eines geeigneten Dotierungsschemas eingebaut, wenn die Transistoren 250a, 250b Transistoren unterschiedlicher Leitfähigkeitsart oder Transistoren unterschiedlicher Schwellwertspannungen repräsentieren, die somit unterschiedliche Dotierstoffkonzentrationen erfordern. Beispielsweise wird der Transistor 250b abgedeckt, während geeignete Implantationsprozesse ausgeführt werden, um die Dotiermittel für die Erweiterungsgebiete 253e und die Halo-Gebiete 253h für den Transistor 250a einzuführen. Daraufhin wird der Transistor 250a maskiert und es werden geeignete Dotiermittel in das aktive Gebiet 202b eingeführt. Während des Implantationsprozesses 207 können im Allgemeinen bessere Prozessbedingungen eingerichtet werden, beispielsweise im Hinblick auf eine höhere Implantationsenergie insbesondere zum Einbau der Dotiermittel für die Halo-Gebiete 253h, da die dielektrische Deckschicht 264 zu einer besseren Ionenblockierwirkung führt, wodurch ein Eindringen in das Kanalgebiet 252 selbst für eine höhere Implantationsenergie vermieden wird. Ferner wird ein geringerer Grad an Absenkung in den aktiven Gebieten 202a, 202b im Vergleich zu der konventionellen Strategie erreicht, wie sie zuvor beschrieben ist, da eine Wechselwirkung einer Siliziumnitrid-Ätzchemie, die typischerweise zum Entfernen des konventionellen Siliziumnitriddeckmaterials verwendet wird, vermieden wird. Andererseits kann das Deckmaterial 264, das etwa in Form eines Siliziumdioxidmaterials vorgesehen ist, effizient in einer späteren Fertigungsphase entfernt werden, ohne dass in unerwünschter Weise Material und Dotierstoffe in den aktiven Gebieten 202a, 202b entfernt werden, wobei dies der besseren Ätzselektivität in Bezug auf das Siliziummaterial in den aktiven Gebieten 202a, 202b zuzuschreiben ist.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß anschaulicher Ausführungsformen, in denen die Größe der Abstandshalterstruktur 255s (siehe 2c) reduziert wird, wenn dies für die weitere Bearbeitung als geeignet erachtet wird. In diesem Falle wird ein reaktiver Prozess 208, beispielsweise ein Reinigungsprozess auf der Grundlage gut etablierter Reinigungschemikalien, etwa Ammoniak, Wasserstoffperoxid, Schwefelsäure und dergleichen, ausgeführt, wodurch Abstandshalter mit geringerer Größe erhalten werden, wie dies durch 255r angegeben ist, ohne dass im Wesentlichen die freiliegenden Bereiche der aktiven Gebiete 202a, 202b beeinflusst werden. In anderen Fällen werden plasmaunterstützte Ätzprozesse angewendet, die jedoch andere freiliegende Bauteilbereiche weniger deutlich beeinflussen, da eine moderat geringe Prozesszeit ausreichend ist, um die reduzierten Abstandshalter 255r bei Bedarf zu erhalten. In anderen anschaulichen Ausführungsformen wird der Prozess 208 nicht ausgeführt, wenn das Entfernen der Deckschicht 264 während der weiteren Bearbeitung nicht in unerwünschter Weise durch die nicht-reduzierten Abstandshalter 255s, wie sei in 2c gezeigt ist, beeinflusst wird.
  • 2e zeigt schematisch das Halbleiterbauelement 200 während eines Ätzprozesses 206, der auf der Grundlage einer Ätzchemie ausgeführt wird, um die Deckschicht 264 selektiv in Bezug auf die Abstandshalterstruktur 255r abzutragen. In einer anschaulichen Ausführungsform wird der Ätzprozess 206 auf der Grundlage von Flusssäure ausgeführt, um Siliziumoxidmaterial in sehr selektiver Weise in Bezug auf Siliziummaterial und Siliziumnitridmaterial abzutragen, wodurch das Elektrodenmaterial 262 im Wesentlichen nicht beeinflusst wird, wobei auch ein unerwünschter Materialabtrag in den aktiven Gebieten 202a, 202b vermieden wird. Folglich kann ein ungünstiger Dotierstoffverlust der Drain- und Sourceerweiterungsgebiete 253e in unmittelbarer Nähe zu den Kanalgebieten 252 vermieden werden. Daraufhin wird die Bearbeitung fortgesetzt auf der Grundlage einer geeigneten Prozessstrategie, um Drain- und Sourcegebiete so zu bilden, dass diese mit den Erweiterungsgebieten 253e mittels eines gewünschten Profils in Verbindung stehen, wobei insbesondere die Halo-Gebiete 253h, die die bessere Struktur aufweisen, zu einem insgesamt besseren Dotierstoffprofil beitragen.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Seitenwandabstandshalterstruktur 256 an der Abstandshalterstruktur 255r ausgebildet, und weist eine Ätzstoppbeschichtung 256a in Verbindung mit einem Abstandshalterelement 256b auf. Beispielsweise werden Siliziumdioxid und Siliziumnitrid für die Komponenten 256a bzw. 256b verwendet. In anderen anschaulichen Ausführungsformen, wie dies auch nachfolgend detaillierter beschrieben ist, werden andere Materialzusammensetzungen angewendet. Ferner sind tiefe Drain- und Sourcegebiete 253i, die auf der Grundlage der Abstandshalterstruktur 256 hergestellt wurden. in den aktiven Gebieten 202a, 202b angeordnet, wodurch in Verbindung mit den Erweiterungsgebieten 253e die Drain- und Sourcegebiete 253 der Transistoren 250a bzw. 250b gebildet werden. in der gezeigten Fertigungsphase ist ferner ein Metallsilizid 257 in den Drain- und Sourcegebieten 253 ausgebildet, um den gesamten Reihenwiderstand und den Kontaktwiderstand der Transistoren 250a, 250b zu verringern. Des weiteren ist ein Metallsilizidmaterial 265 in den Gateelektrodenstrukturen 260a, 260b ausgebildet, wodurch ebenfalls zu einer höheren Leitfähigkeit der Gateelektrodenstrukturen beigetragen wird.
  • Das in 2f gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, um die Abstandshalterstruktur 256 vorzusehen und um die Dotierstoffsorten für die tiefen Drain- und Sourcegebiete 253d unter Anwendung eines geeigneten Maskierungsschemas einzubauen. Nach jeglichen Ausheizprozessen zum Aktivieren der Dotiermittel und zum Rekristallisieren von implantationsabhängigen Schäden können die Metallsilizidgebiete 256 und 257 in einer gemeinsamen Prozesssequenz hergestellt werden. Daraufhin wird ein dielektrisches Zwischenschichtmaterial, etwa Siliziumnitrid, Siliziumdioxid, und dergleichen, über und lateral benachbart zu den Gateelektrodenstrukturen 260a, 260b gebildet, wobei bei Bedarf ein stark verspanntes dielektrisches Material verwendet werden kann, um das Leistungsverhalten des Transistors 250a und/oder 250b zu verbessern.
  • Folglich werden die Transistoren 250a, 250b mit den komplexen Metallgateelektrodenstrukturen mit großem ε 260a, 260b mit geeigneten Austrittsarbeitswerten bereitgestellt, die in einer frühen Fertigungsphase eingestellt wurden, wobei insbesondere das Vorsehen der dielektrischen Deckmaterialien 264 (siehe die 2a) zu einem sehr effizienten Gesamtprozessablauf und besseren Transistoreigenschaften führt, da das Anwenden einer Siliziumnitridätzchemie während des Entfernens des dielektrischen Deckmaterials 264 vermieden werden kann.
  • Mit Bezug zu den 2g bis 2j werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen ein verformungsinduzierender Mechanismus auf der Grundlage eines Halbleitermaterials vorgesehen wird, das in das aktive Gebiet zumindest einer Transistorart einzubauen ist.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase nach dem Strukturieren der Gateelektrodenstrukturen 260a, 260b, die das dielektrische Deckmaterial 264 mit einer Materialzusammensetzung aufweisen, die geätzt werden kann, ohne dass eine Siliziumnitrid-Ätzchemie angewendet werden muss. Ferner ist die Abstandshalterstruktur 255s an Seitenwänden der Gateelektrodenstrukturen 260a, 260b ausgebildet, wie dies auch zuvor erläutert ist. In der gezeigten Ausführungsform ist der Transistor 250b ein p-Kanaltransistor, der ein verformungsinduzierendes Halbleitermaterial, etwa eine Silizium/Germanium-Legierung, in dem aktiven Gebiet 202b lateral benachbart zu der Gateelektrodenstruktur 260b erhält. Dazu wird eine Abstandshalterschicht 210, etwa eine Siliziumdioxidschicht, über den Gateelektrodenstrukturen 260a, 260b gebildet, und der Teil der Abstandshalterschicht 210, der über dem Transistor 250a gebildet ist, wird mittels einer Ätzmaske 211, etwa einer Lackmaske, einem Hartmaskenmaterial, beispielsweise in Form von amorphem Kohlenstoff und dergleichen, abgedeckt. Die Schicht 210 kann gemäß einer beliebigen geeigneten Abscheidetechnik aufgebracht werden, etwa plasmaunterstützte CVD, thermisch aktivierte CVD und dergleichen. Ferner wird in einigen anschaulichen Ausführungsformen das Bauelement 200 der Einwirkung höherer Temperaturen unterzogen, um damit die Dichte der Schicht 210 zu erhöhen, was bewerkstelligt werden kann auf der Grundlage von Temperaturen von ungefähr 800°C bis 1100°C unter Anwendung einer geeigneten Prozessatmosphäre. Daraufhin wird die Maske 211 auf der Grundlage gut etablierter Lithographietechniken hergestellt.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der Opferabstandshalterelemente 210s aus der Abstandshalterschicht 210, die über dem Transistor 210b angeordnet ist, gebildet sind, wobei die Maske 211 als eine Ätzmaske verwendet wurde. Zu diesem Zweck können gut etablierte anisotrope Ätztechniken angewendet werden, wobei in einigen anschaulichen Ausführungsformen der Ätzprozess einen Ätzschritt enthält, um in das Material des aktiven Gebiets 202b zu ätzen, wodurch darin Aussparungen 202c gebildet werden. Daraufhin wird die Maske 211 entfernt, wenn diese Maske während des Ätzschrittes zum Herstellen der Aussparungen 202c bewahrt wurde, und die weitere Bearbeitung wird fortgesetzt, indem Reinigungsprozesse ausgeführt werden, um die freiliegenden Oberflächenbereiche des aktiven Gebiets 202b für das Abscheiden einer verformungsinduzierenden Halbleiterlegierung, etwa eines Silizium/Germanium-Materials, vorzubereiten. Als nächstes werden selektive epitaktische Aufwachstechniken angewendet, um die Aussparungen 202c mit dem verformungsinduzierenden Halbleitermaterial zu füllen, wobei die Abstandshalterschicht 210 als eine Abscheidemaske für den Transistor 210a dient. In diesem Falle bewahrt die dielektrische Deckschicht 264 in Verbindung mit dem Opferabstandshalter 210s die Integrität des Gateelektrodenmaterials 263. Nach dem selektiven epitaktischen Aufwachsprozess werden die Maskenmaterialien, d. h. die Abstandshalterschicht 210, die dielektrischen Deckschichten 264 und die Opferabstandshalterelemente 210s, beispielsweise in einem gemeinsamen Ätzprozess entfernt, wobei etwa Flusssäure angewendet wird, wodurch ein unerwünschter Materialabtrag in den aktiven Gebieten 202a, 202b unterdrückt wird. Folglich können die Elektrodenmaterialien 263 effizient freigelegt werden, wobei die entsprechende Ätzchemie im Wesentlichen die Abstandshalterstruktur 215s nicht angreift, die somit effizient die Integrität der empfindlichen Gatematerialien bewahren kann. Es sollte beachtet werden, dass bei Bedarf die Abstandshalterstruktur 255s in ihrer Größe vor dem Abscheiden der Abstandshalterschicht 210 in 2g verringert werden kann, um damit die Ätzeffizienz beim Entfernen des dielektrischen Deckmaterials 264 zu verbessern, wie dies auch in ähnlicher Weise zuvor mit Bezug zu 2d erläutert ist.
  • 2i zeigt schematisch das Halbleiterbauelement in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine verformungsinduzierende Halbleiterlegierung 202d, etwa ein Silizium/Germanium-Material in dem aktiven Gebiet 202b ausgebildet. Die obere Fläche des Elektrodenmaterials 263 der Gateelektrodenstrukturen 260a, 260b ist ferner freigelegt, während Seitenwände weiterhin durch die Abstandshalterstruktur 255s zuverlässig abgedeckt sind. Ferner sind Drain- und Sourceerweiterungsgebiete 253e in Verbindung mit Halo-Gebieten 253h in den aktiven Gebieten 202a, 202b ausgebildet. Dazu werden geeignete Implantationssequenzen und zugehörige Maskierungsschemata angewendet, um die Dotierstoffe für die Transistoren 250a, 250b entsprechend ihrer Leitfähigkeitsart einzubauen.
  • 2j zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Drain- und Sourcegebiete 253 in den aktiven Gebieten 202a, 202b ausgebildet, was auf der Grundlage der Abstandshalterstruktur 256 möglicherweise in Verbindung mit weiteren dazwischen liegenden Implantationsprozessen, falls dies erforderlich ist, bewerkstelligt werden kann, um damit das gewünschte Dotierstoffprofil zu schaffen. Auf Grund des eingebauten verformungsinduzierenden Materials 202d kann somit eine Verformungskomponente 252s im Kanalgebiet 252 des Transistors 250b hervorgerufen werden, wodurch das gesamte Transistorverhalten deutlich verbessert wird, wie dies in integrierten Hochleistungsschaltungen erforderlich sein kann. Es sollte beachtet werden, dass ähnliche verformungsinduzierende Mechanismen bei Bedarf auch im Transistor 250a eingerichtet werden können. Als nächstes wird die Bearbeitung fortgesetzt, indem Metallsilizidgebiete in den Gateelektrodenstrukturen 260a, 260b und in den Drain- und Sourcegebieten 253 erzeugt werden, wie dies auch zuvor beschrieben ist.
  • Folglich kann ein effizientes Entfernen des dielektrischen Deckmaterials der Gateelektrodenstrukturen 260a, 260b durch Vermeiden von Siliziumnitrid-Ätzchemien wirksam ausgeführt werden für das Bauelement 200, in welchem der Einbau des verformungsinduzierenden Halbleitermaterials 202d erforderlich ist.
  • Mit Bezug zu den 3a bis 3h werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen ein effizientes Abstandshalterschema angewendet wird, um ein dielektrisches Deckmaterial, etwa ein Siliziumnitriddeckmaterial, zu entfernen, während gleichzeitig negative Auswirkungen einer siliziumnitridbasierten Ätzchemie vermieden werden.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 mit einem Substrat 301 und einer Halbleiterschicht 302, in der aktive Gebiete 303a, 303b ausgebildet sind. Des weiteren ist eine Gateelektrodenstruktur 360a auf dem aktiven Gebiet 302a und eine Gateelektrodenstruktur 360b auf dem aktiven Gebiet 302b ausgebildet. Die Gateelektrodenstrukturen 360a, 360b weisen ein Gatedielektrikumsmaterial 361, ein leitendes Deckmaterial 362 und ein zusätzliches Elektrodenmaterial 363 auf. Zu beachten ist, dass für die bislang beschriebenen Komponenten auch die gleichen Kriterien gelten, wie sie zuvor mit Bezug zu den Halbleiterbauelementen 100 und 200 erläutert sind. Daher wird eine detaillierte Beschreibung dieser Komponenten hier weggelassen. Ferner umfassen die Gateelektrodenstrukturen 360a, 360b ein siliziumnitridbasiertes dielektrisches Deckmaterial 364, wie dies auch beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist.
  • Das in 3a gezeigte Halbleiterbauelement 300 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie dies beispielsweise zuvor mit Bezug zu den Bauelementen 100 und 200 beschrieben ist.
  • 3b zeigt schematisch das Bauelement 300 mit einem Beschichtungsmaterial 355, das über den aktiven Gebieten 302a, 302b und auf den Gateelektrodenstrukturen 360a, 360b gebildet ist. Das Beschichtungsmaterial 355 kann in Form eines Siliziumnitridmaterials vorgesehen werden, wie dies auch zuvor erläutert ist. Daraufhin wird die Beschichtung 355 in Seitenwandabstandshalter strukturiert, wie dies auch zuvor dargestellt ist.
  • 3c zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Implantationssequenz 307 in Verbindung mit einem geeigneten Maskierungsschema angewendet wird, um Drain- und Sourceerweiterungsgebiete 353e und Halo-Gebiete 353h in den aktiven Gebieten 302a, 302b zu erzeugen. Wie zuvor mit Bezug zu der Implantationssequenz 207 (siehe 2c) erläutert ist, können entsprechende Implantationsmasken hergestellt und gemäß einer beliebigen geeigneten Prozessstrategie auch wieder entfernt werden, wobei die Abstandshalterstruktur 355s und das dielektrische Deckmaterial 364 die Integrität der Materialien 363, 362 und 361 bewahren. Auf Grund der Anwesenheit der dielektrischen Deckschicht 364 ergibt sich eine bessere Ionenblockierwirkung der Gateelektroden 360a, 360b, wie dies auch zuvor erläutert ist, wodurch höhere Implantationsenergien verwendet werden können insbesondere bei der Herstellung der Halo-Gebiete 353h.
  • 3d zeigt schematisch das Bauelement 300 mit einer Abstandshalterschicht 356s, die über den Gateelektrodenstrukturen 360a, 360b und über den aktiven Gebieten 302a, 302b gebildet ist. Die Abstandshalterschicht 356s oder zumindest ein wesentlicher Teil davon, ist aus einem Material aufgebaut, das der Ätzchemie widersteht, die während des Entfernens der dielektrischen Deckschicht 364 in einer späteren Fertigungsphase angewendet wird. Beispielsweise ist die Abstandshalterschicht 356s oder zumindest ein wesentlicher Teil davon aus Siliziumdioxid aufgebaut, das einen hohen Ätzwiderstand beim Entfernen von Siliziumnitridmaterial besitzt. In einigen anschaulichen Ausführungsformen umfasst die Abstandshalterschicht 356s eine Ätzstoppbeschichtung 365l, beispielsweise in Form eines Siliziumnitridmaterials und dergleichen. Die Abstandshalterschicht 356s kann auf der Grundlage gut etablierter Abscheidetechniken hergestellt werden.
  • 3e zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Abstandshalterstruktur 356, die aus der Abstandshalterschicht 356s (siehe 3d) hergestellt ist, benachbart zu den Abstandshalterstrukturen 355s gebildet, was bewerkstelligt werden kann auf der Grundlage gut etablierter anisotroper Ätzrezepte. Die Abstandshalterstruktur 356 in Verbindung mit der Abstandshalterstruktur 355s und die Gateelektrodenstrukturen 360a, 360b dienen als eine Implantationsmaske in Verbindung mit anderen Lackmasken, die während einer Implantationssequenz 307d verwendet werden, um tiefe Drain- und Sourcegebiete 353d in den aktiven Gebieten 302a, 302b zu erzeugen. Während der Implantationssequenz 307d wird somit eine verbesserte Ionenblockierwirkung, die durch die dielektrische Deckschicht 364 hervorgerufen wird, erhalten, da eine größere „Gatehöhe” erreicht wird, wodurch ein unerwünschter Einbau von Dotiermitteln in die Kanalgebiete 352 in den Transistoren 350a, 350b vermieden wird. Bei Bedarf kann die Abstandshalterstruktur 356 vor der Implantationssequenz 307d in der Größe verringert werden, um damit ein anspruchsvolleres laterales Profil zu erzeugen, wenn höhere Implantationsenergien für die tiefen Drain- und Sourcegebiete 353d angewendet werden. Wie beispielsweise durch 356r angezeigt ist, können höhere Implantationsenergien bei einer reduzierten Abstandshalterstruktur angewendet werden, wodurch eine „Pufferimplantation” erreicht wird, um die Drain- und Sourceerweiterungsgebiete 353e effizienter mit den tiefen Drain- und Sourcegebieten 353d zu verbinden, die auf der Grundlage einer größeren Eindringtiefe geschaffen wurden, während die Deckschicht 264 die Integrität des Kanalgebiets bewahrt. Folglich können die Drain- und Sourcegebiete 353, d. h. die tiefen Drain- und Sourcegebiete 353d in Verbindung mit den Erweiterungsgebieten 353e auf der Grundlage besserer Prozessbedingungen, etwa im Hinblick auf die Implantationsenergie hergestellt werden.
  • 3f zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist die dielektrische Deckschicht 364 (siehe 3e) entfernt, was bewerkstelligt werden kann auf der Grundlage gut etablierter Siliziumnitrid-Ätzchemien, etwa heißer Phosphorsäure, plasmaunterstützter Ätzrezepte und dergleichen. Ferner kann die Abstandshalterstruktur 356 zumindest den Hauptteil der Abstandshalterstruktur 355s schützen, wodurch ein zuverlässiger Einschluss der empfindlichen Materialien 361 und 362 gewährleistet ist. Vor oder nach dem Entfernen der dielektrischen Deckschicht 364 (siehe 3e) kann ein Ausheizprozess 309 ausgeführt werden, um die Dotierstoffe in den Drain- und Sourcegebieten 353 zu aktivieren, wodurch ebenfalls die Dichte der Abstandshalterstruktur 356 vergrößert wird, wodurch dem Material ein höherer Ätzwiderstand beispielsweise im Hinblick auf weitere Reinigungsprozesse verliehen wird, die typischerweise zum Herstellen von Metallsilizidgebieten ausgeführt werden.
  • 3g zeigt schematisch das Halbleiterbauelement 300 mit Metallsilizid 365, das in den Gateelektrodenstrukturen 360a, 360b gebildet ist, und mit Metallsilizid 357, das in den Drain- und Sourcegebieten 353 hergestellt ist. Das Metallsilizidmaterial kann auf der Grundlage einer gut etablierten Prozessstrategie hergestellt werden und enthält ein beliebiges geeignetes Material, etwa Nickel, Platin, Kobalt, und dergleichen. Wie zuvor erläutert ist, kann während des vorhergehenden Ausheizprozesses der Ätzwiderstand der Abstandshalterstruktur 356 erhöht werden, wodurch ein unerwünschter Materialverlust der Abstandshalterstruktur 356 vermieden wird, so dass ein lateraler Abstand der Metallsilizidgebiete 357 zu den Kanalgebieten 352 zuverlässig auf der Grundlage der Abstandshalterstruktur 356 eingestellt wird. In anderen anschaulichen Ausführungsformen wird eine Ätzstoppbeschichtung, etwa eine Siliziumnitridbeschichtung, in der Abstandshalterstruktur 356 vorgesehen, wie dies auch zuvor angegeben ist, wobei das Entfernen des dielektrischen Deckmaterials auf der Grundlage eines plasmaunterstützten Ätzprozesses ausgeführt wird wodurch eine unerwünschte Unterätzung der Ätzstoppbeschichtung, etwa des Siliziumnitridmaterials, vermieden wird, das somit weiter zuverlässig einen lateralen Abstand der Metallsilizidgebiete 357 festlegen kann, unabhängig von einem Materialverlust eines Siliziumdioxidmaterials der Abstandshalterstruktur 356, der durch der Silizidierung vorausgehende Reinigungsprozesse hervorgerufen werden kann.
  • Daraufhin wird die weitere Bearbeitung fortgesetzt, indem ein dielektrisches Zwischenschichtmaterial abgeschieden wird und darin Kontaktelemente gemäß einer beliebigen geeigneten Prozessstrategie hergestellt werden.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen das Entfernen der dielektrischen Deckschicht einer komplexen Metallgateelektrodenstruktur mit großem ε auf der Grundlage eines verbesserten Seitenwandabstandshalterstrukturschemas erreicht wird, während in anderen Fällen die Verwendung einer Siliziumnitridätzchemie vermieden werden kann. Somit wird eine geringere Komplexität und/oder ein besseres Bauteilleistungsverhalten auf der Grundlage von Prozessstrategien erreicht, in denen die Austrittsarbeit und somit die Schwellwertspannung von Transistoren in einer frühen Fertigungsphase festgelegt wird.

Claims (20)

  1. Verfahren mit: Bilden einer Gateelektrodenstruktur eines Transistors über einem Halbleitergebiet eines Halbleiterbauelements, wobei die Gateelektrodenstruktur eine Gateisolationsschicht mit einem Gatedielektrikumsmaterial mit großem ε, ein auf der Gateisolationsschicht gebildetes metallenthaltendes Deckmaterial, ein über dem Deckmaterial gebildetes Elektrodenmaterial und eine über dem Elektrodenmaterial gebildete dielektrische Deckschicht aufweist; Bilden einer ersten Abstandshalterstruktur an Seitenwänden der Gateelektrodenstruktur; Ausführen eines ersten Implantationsprozesses, um Drain- und Sourceerweiterungsgebiete unter Anwendung zumindest eines Teils der Gateelektrodenstruktur und der ersten Abstandshalterstruktur als eine erste Implantationsmaske zu bilden; Entfernen der dielektrischen Deckschicht unter Anwendung der ersten Abstandshalterstruktur als ein Ätzstoppmaterial; Bilden einer zweiten Abstandshalterstruktur an der ersten Abstandshalterstruktur; und Ausführen eines zweiten Implantationsprozesses, um Drain- und Sourcegebiete unter Anwendung der zweiten Abstandshalterstruktur als eine zweite Implantationsmaske zu bilden.
  2. Verfahren nach Anspruch 1, wobei Bilden der Gateelektrodenstruktur umfasst: Bilden der dielektrischen Deckschicht als eine Siliziumdioxidschicht.
  3. Verfahren nach Anspruch 1, wobei Bilden der ersten Abstandshalterstruktur umfasst: Bilden eines Siliziumnitridabstandshalters.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Verringern einer Größe der ersten Abstandshalterstruktur vor dem Entfernen der dielektrischen Deckschicht.
  5. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Metallsilizids in den Drain- und Sourcegebieten und in der Gateelektrodenstruktur.
  6. Verfahren nach Anspruch 1, wobei der erste Implantationsprozess in Anwesenheit der dielektrischen Deckschicht ausgeführt wird.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Abstandshalterschicht über der Gateelektrodenstruktur und dem Halbleitergebiet und über einer zweiten Gateelektrodenstruktur und einem zweiten Halbleitergebiet und Bilden eines Opferabstandshalters selektiv an der ersten Abstandshalterstruktur der Gateelektrodenstruktur, während die Abstandshalterschicht über der zweiten Gateelektrodenstruktur und dem zweiten Halbleitergebiet bewahrt wird.
  8. Verfahren nach Anspruch 7, das ferner umfasst: Bilden einer verformungsinduzierenden Halbleiterlegierung in dem Halbleitergebiet unter Anwendung der dielektrischen Deckschicht, des Opferabstandshalters und der Abstandshalterschicht als eine Maske, wobei das Verfahren ferner umfasst: Ausführen eines Ätzprozesses, um gemeinsam den Opferabstandshalter, die dielektrische Deckschicht und die Abstandshalterschicht zu entfernen.
  9. Verfahren nach Anspruch 7, das ferner umfasst: Ausheizen der Abstandshalterschicht, um die Abstandshalterschicht zu verdichten.
  10. Verfahren nach Anspruch 7, wobei die Abstandshalterschicht als eine Siliziumdioxidschicht hergestellt wird.
  11. Verfahren zur Herstellung eines Transistors eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden von Drain- und Sourceerweiterungsgebieten in einem aktiven Gebiet des Transistors durch Verwenden einer Gateelektrodenstruktur und einer ersten Seitenwandabstandshalterstruktur, die an Seitenwänden der Gateelektrodenstruktur ausgebildet ist, als eine erste Implantationsmaske, wobei die Gateelektrodenstruktur ein dielektrisches Material mit großem ε, ein Elektrodenmaterial und eine dielektrische Deckschicht aufweist; Bilden einer zweiten Seitenwandabstandshalterstruktur benachbart zu der ersten Seitenwandabstandshalterstruktur; Bilden von Drain- und Sourcegebieten unter Anwendung der ersten und der zweiten Seitenwandabstandshalterstruktur und der Gateelektrodenstruktur, die die dielektrische Deckschicht aufweist, als eine Implantationsmaske; Entfernen der dielektrischen Deckschicht unter Anwendung der zweiten Seitenwandabstandshalterstruktur als ein Ätzstoppmaterial; und Bilden eines Metallsilizids in den Drain- und Sourcegebieten und in der Gateelektrodenstruktur.
  12. Verfahren nach Anspruch 11, wobei Bilden der zweiten Seitenwandabstandshalterstruktur umfasst: Bilden eines siliziumdioxidbasierten Abstandshalterelements.
  13. Verfahren nach Anspruch 11, wobei Bilden der ersten Seitenwandabstandshalterstruktur umfasst: Bilden eines Siliziumnitridabstandshalterelements.
  14. Verfahren nach Anspruch 11, wobei die dielektrische Deckschicht aus Siliziumnitrid aufgebaut ist.
  15. Verfahren nach Anspruch 11, das ferner umfasst: Bilden einer verformungsinduzierenden Halbleiterlegierung in dem aktiven Gebiet durch Verwenden der dielektrischen Deckschicht und der ersten Deckschicht und der ersten Seitenwandabstandshalterstruktur als eine Aufwachsmaske.
  16. Verfahren nach Anspruch 11, wobei Entfernen der dielektrischen Deckschicht umfasst: Ausführen eines nasschemischen Ätzprozesses.
  17. Halbleiterbauelement mit: einer Gateelektrodenstruktur, die auf einem Halbleitergebiet ausgebildet ist und die eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein Elektrodenmaterial und ein Metallsilizidmaterial aufweist, wobei das Elektrodenmaterial eine metallenthaltende Deckmaterialschicht und ein zusätzliches Elektrodenmaterial umfasst; einer ersten Seitenwandabstandshalterstruktur, die an Seitenwänden zumindest eines Teils der Gateelektrodenstruktur ausgebildet ist; und einer zweiten Seitenwandabstandshalterstruktur, die an der ersten Seitenwandabstandshalterstruktur gebildet ist und die ein Siliziumdioxidabstandshalterelement aufweist.
  18. Halbleiterbauelement nach Anspruch 17, das ferner eine zweite Gateelektrodenstruktur aufweist, die auf einem zweiten Halbleitergebiet ausgebildet ist und die ein dielektrisches Material mit großem ε, ein Elektrodenmaterial und ein Metallsilizidmaterial aufweist, wobei das dielektrische Material mit großem ε und/oder das Elektrodenmaterial der ersten Gateelektrodenstruktur ein erstes Austrittsarbeitsmetall aufweist und wobei das dielektrische Material mit großem ε und/oder das Elektrodenmaterial der zweiten Gateelektrodenstruktur ein zweites Austrittsarbeitsmetall aufweist, das sich von dem ersten Austrittsarbeitsmetall unterscheidet.
  19. Halbleiterbauelement nach Anspruch 18, das ferner eine verformungsinduzierende Halbleiterlegierung aufweist, die in dem ersten und/oder dem zweiten Halbleitergebiet ausgebildet ist.
  20. Halbleiterbauelement nach Anspruch 17, wobei eine Länge der Gateelektrodenstruktur 40 nm oder weniger beträgt.
DE102009055393A 2009-12-30 2009-12-30 Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε Expired - Fee Related DE102009055393B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009055393A DE102009055393B4 (de) 2009-12-30 2009-12-30 Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
US12/907,596 US8748281B2 (en) 2009-12-30 2010-10-19 Enhanced confinement of sensitive materials of a high-K metal gate electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009055393A DE102009055393B4 (de) 2009-12-30 2009-12-30 Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε

Publications (2)

Publication Number Publication Date
DE102009055393A1 DE102009055393A1 (de) 2011-07-07
DE102009055393B4 true DE102009055393B4 (de) 2012-06-14

Family

ID=44186360

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009055393A Expired - Fee Related DE102009055393B4 (de) 2009-12-30 2009-12-30 Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε

Country Status (2)

Country Link
US (1) US8748281B2 (de)
DE (1) DE102009055393B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011005641B4 (de) * 2011-03-16 2018-01-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Leistungssteigerung in Transistoren durch Reduzierung der Absenkung aktiver Gebiete und durch Entfernen von Abstandshaltern
US20130292774A1 (en) * 2012-05-07 2013-11-07 Globalfoundries Inc. Method for forming a semiconductor device having raised drain and source regions and corresponding semiconductor device
US20140273387A1 (en) * 2013-03-15 2014-09-18 Chien-Sheng Su Method Of Making High-Voltage MOS Transistors With Thin Poly Gate
US9379214B2 (en) * 2014-02-14 2016-06-28 Semi Solutions Llc Reduced variation MOSFET using a drain-extension-last process
KR102264542B1 (ko) * 2014-08-04 2021-06-14 삼성전자주식회사 반도체 장치 제조 방법
US11088033B2 (en) 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
CN109524299B (zh) * 2018-11-22 2020-11-24 上海华力微电子有限公司 栅极结构的制造方法
CN110277313B (zh) * 2019-06-03 2021-04-13 上海华力集成电路制造有限公司 侧墙的制造方法
US11791218B2 (en) * 2020-05-20 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole patterning for CMOS devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254579A1 (en) * 2007-04-13 2008-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261913B1 (en) * 2000-08-23 2001-07-17 Micron Technology, Inc. Method for using thin spacers and oxidation in gate oxides
US6642119B1 (en) * 2002-08-08 2003-11-04 Advanced Micro Devices, Inc. Silicide MOSFET architecture and method of manufacture
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
DE10355575B4 (de) * 2003-11-28 2010-01-07 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
US7514309B2 (en) * 2005-07-19 2009-04-07 Texas Instruments Incorporated Methods to selectively protect NMOS regions, PMOS regions, and gate layers during EPI process
US7892931B2 (en) * 2006-12-20 2011-02-22 Texas Instruments Incorporated Use of a single mask during the formation of a transistor's drain extension and recessed strained epi regions
US9209088B2 (en) * 2007-08-01 2015-12-08 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7816243B2 (en) * 2009-02-18 2010-10-19 United Microelectronics Corp. Semiconductor device and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254579A1 (en) * 2007-04-13 2008-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof

Also Published As

Publication number Publication date
US8748281B2 (en) 2014-06-10
US20110156099A1 (en) 2011-06-30
DE102009055393A1 (de) 2011-07-07

Similar Documents

Publication Publication Date Title
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102011004506B4 (de) Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009031155B4 (de) Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
DE102008035812B4 (de) Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE102009006886B4 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102009010847B4 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009055435B4 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE102009023376A1 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE102010002450B4 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102010003451B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε durch Vermeiden eines Polierprozesses zum Freilegen des Platzhaltermaterials
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102011076695B4 (de) Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
DE102009055438B4 (de) Höhere Integrität einer Gateelektrodenstruktur durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung
DE102013206295A1 (de) Höhere Stabilität für Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial
DE102008049717B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120915

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee