DE102009023376A1 - Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht - Google Patents

Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht Download PDF

Info

Publication number
DE102009023376A1
DE102009023376A1 DE102009023376A DE102009023376A DE102009023376A1 DE 102009023376 A1 DE102009023376 A1 DE 102009023376A1 DE 102009023376 A DE102009023376 A DE 102009023376A DE 102009023376 A DE102009023376 A DE 102009023376A DE 102009023376 A1 DE102009023376 A1 DE 102009023376A1
Authority
DE
Germany
Prior art keywords
gate electrode
electrode structure
work function
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009023376A
Other languages
English (en)
Other versions
DE102009023376B4 (de
Inventor
Markus Lenski
Klaus Hempel
Vivien Schroeder
Robert Binder
Joachim Metzger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009023376A priority Critical patent/DE102009023376B4/de
Priority to US12/785,185 priority patent/US8298894B2/en
Publication of DE102009023376A1 publication Critical patent/DE102009023376A1/de
Application granted granted Critical
Publication of DE102009023376B4 publication Critical patent/DE102009023376B4/de
Priority to US13/624,235 priority patent/US8440559B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einem Austauschgateansatz in komplexen Halbleiterbauelementen wird eine Tantalnitridätzstoppmaterialschicht effizient auf der Grundlage eines nasschemischen Ätzrezepts unter Anwendung von Ammoniumhydroxid entfernt. Folglich kann ein weiteres Material zur Austrittsarbeitseinstellung mit besserer Gleichmäßigkeit hergestellt werden, wobei auch die Effizienz der nachfolgenden Einstellung der Austrittsarbeit verbessert wird. Somit kann eine bessere Gleichmäßigkeit, d.h. eine weniger ausgeprägte Transistorvariabilität, auf der Grundlage eines Austauschgateansatzes erreicht werden, in welchem die Austrittsarbeit der Gateelektroden von p-Kanaltransistoren und n-Kanaltransistoren nach der Fertigstellung der grundlegenden Transistorstruktur eingestellt wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung moderner integrierter Schaltungen, die Transistorelemente enthalten, die hochkapazitive Gatestrukturen auf der Grundlage eines Gatedielektrikumsmaterials mit großem ε mit erhöhter Permittivität und ein Metall für die Austrittsarbeit aufweisen.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifischen integrierten Schaltungen) und dergleichen erfordert das Herstellen einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten integrierten Schaltungen wesentlich bestimmen. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen die Feldeffekttransistoren enthalten, die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Source-Gebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu dem stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten der MOS-Transistoren. Da die Geschwindigkeit des Erzeugens des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand wesentlich die Transistoreigenschaften beeinflussen, ist daher die Reduzierung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wir der Hauptteil an integrierten Schaltungen auf der Grundlage von Silizium auf Grund der nahezu unbegrenzten Verfügbarkeit und gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde, hergestellt. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Wichtigkeit des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung und möglicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sei beispielsweise für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus dem zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial einer Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichende Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom für eine vorgegebene Versorgungsspannung zu erhalten, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erreicht wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass eine Verringerung der Kanallänge eine größere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom führen und ergibt eine ausgeprägte Abhängigkeit der Schwellwertspannung an der Kanallänge. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringeren Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf, während auch eine erhöhte kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Daher muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gatekanalgebiet zu erhalten. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl im Allgemeinen die Verwendung von Hochgeschwindigkeitstransistoren mit einem äußerst kurzen Kanal im Wesentlichen auf Hochgeschwindigkeitssignalwege begrenzt ist, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Signalpfade eingesetzt werden, etwa in Form von Speichertransistorelementen, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine äußerst dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, entsprechende Werte für eine Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit dem thermischen Entwurfsanforderungen für modernste Schaltungen verträglich sind.
  • Daher wurde das Ersetzen von siliziumdioxidbasierten Dielektrika als Material für Gateisolationsschichten in Betracht gezogen, insbesondere für extrem dünne siliziumdioxidbasierte Gataeschichten. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht eine kapazitive Kopplung ergibt, die durch eine extrem dünne Siliziumdioxidschicht erreich würde.
  • Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch STrontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2) und dergleichen.
  • Des weiteren kann das Transistorverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, um das für gewöhnlich verwendete Polysiliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zu dem Gatedielektrikum zeigt, wodurch die effektive Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Daher wurde ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine erhöhte Kapazität auf der Grundlage der gleichen Dicke wie eine siliziumdioxidbasierte Schicht sorgt, während zusätzlich Leckströme auf einem akzeptablen Niveau bleiben. Andererseits wird das nicht-Polysiliziummaterial, etwa Titannitrid und dergleichen, in Verbindung mit anderen Metallen so hergestellt, dass es mit dem dielektrischen Material mit großem ε in Verbindung steht, wodurch die Anwesenheit einer Verarmungszone im Wesentlichen vermieden wird. Da die Schwellwertspannung der Transistoren, die die Spannung repräsentiert, bei der sich ein leitender Kanal in dem Kanalgebiet ausbildet, wesentlich durch die Austrittsarbeit des metallenthaltenden Gatematarials bestimmt ist, muss eine geeignete Einstellung der effektiven Austrittsarbeit in Bezug auf die Leitfähigkeitsart des betrachteten Transistors gewährleistet werden.
  • Das Vorsehen unterschiedlicher Metallsorten zum Einstellen der Austrittsarbeit der Gateelektrodenstrukturen für p-Kanaltransistoren und n-Kanaltransistoren in einer frühen Fertigungsphase ist jedoch mit einer Reihe von Schwierigkeiten verknüpft, die sich aus der Tatsache ergeben, dass eine komplexe Strukturierungssequenz während der Herstellung aufwendiger Metallgatestapel mit großem ε erforderlich ist, was zu einer ausgeprägten Variabilität der resultierenden Austrittsarbeit und damit der Schwellwertspannung der fertig gestellten Transistorstrukturen führen kann. In einer entsprechenden Fertigungssequenz wird beispielsweise das Material mit großem ε der Einwirkung von Sauerstoff ausgesetzt, was zu einer Zunahme der Schichtdicke und damit zu einer Verringerung der kapazitiven Kopplung führen kann. Ferner wird eine Verschiebung der Austrittsarbeit beobachtet, wenn geeignete Metalle für die Austrittsarbeit in einer frühen Fertigungsphase hergestellt werden, wobei angenommen wird, dass dies durch eine moderat hohe Sauerstoffaffinität der Metallsorte insbesondere während Hochtemperaturprozessen hervorgerufen wird, typischerweise für die Fertigstellung der Transistorstrukturen erforderlich sind, um etwa Drain- und Sourcegebiete und dergleichen herzustellen.
  • Aus diesem Grunde wird in einigen Vorgehensweisen der anfängliche Gateelektrodenstapel mit einem hohen Grad an Kompatibilität zu konventionellen polysiliziumbasierten Prozessstrategien vorgesehen und das eigentliche Elektrodenmaterial und die endgültige Einstellung der Austrittsarbeit der Transistoren wird in einer sehr fortgeschrittenen Fertigungsphase bewerkstelligt, d. h. nach dem Fertigstellen der grundlegenden Transistorstruktur. In einem entsprechenden Austauschgateansatz wird das dielektrische Material mit großem ε hergestellt und wird mittels einem metallenthaltendem Material, etwa Titannitrid und dergleichen abgedeckt, woran sich ein standardmäßiges Polysiliziummaterial oder amorphes Siliziummaterial anschließt, das dann auf der Grundlage gut etablierter aufwendiger Lithographie- und Ätztechniken strukturiert wird. Während der Prozesssequenz zum Strukturieren der Gateelektrodenstruktur wird somit das empfindliche dielektrische Material mit großem ε durch das metallenthaltende Material geschützt, möglicherweise in Verbindung mit komplexen Seitenwandabstandshalterstrukturen, wodurch eine unerwünschte Materialmodifizierung aus der weiteren Bearbeitung im Wesentlichen vermieden wird. Nach dem Strukturieren der Gateelektrodenstruktur werden typischerweise konventionelle und gut etablierte Prozesstechniken zur Herstellung der Drain- und Sourcegebiete mit dem gewünschten komplexen Dotierstoffprofil ausgeführt. Nach den Hochtemperaturprozessen wird die weitere Bearbeitung dann beispielsweise fortgesetzt, indem bei Bedarf ein Metallsilizid hergestellt wird, woran sich das Abscheiden eines dielektrischen Zwischenschichtmaterials, etwa Siliziumnitrid in Verbindung mit Siliziumdioxid und dergleichen, anschließt. In dieser Fertigungsphase wird eine obere Fläche der Gateelektrodenstrukturen, die in dem dielektrischen Zwischenschichtmaterial eingebettet sind, freigelegt, beispielsweise durch Ätztechniken, CMP (chemisch-mechanisches Polieren) und dergleichen. In vielen Fällen ist das Polysiliziummaterial in beiden Arten von Gateelektrodenstrukturen in einem gemeinsamen Ätzprozess entfernt und daraufhin wird ein geeignetes Maskierungsschema angewendet, um selektiv ein geeignetes Metall einzufüllen, was bewerkstelligt wird, indem die erste Metallsorte eingefüllt und diese selektiv von einer der Gateelektrodenstrukturen entfernt wird. Daraufhin wird ein weiteres Metallmaterial abgeschieden, wodurch die gewünschte Austrittsarbeit für beiden Arten von Transistoren erhalten wird.
  • Obwohl im Allgemeinen dieser Ansatz Vorteile im Hinblick auf die Reduzierung prozessabhängiger Ungleichmäßigkeiten in den Schwellwertspannungen der Transistoren bietet, da das dielektrische Material mit großem ε zuverlässig während der gesamten Prozesssequenz eingekapselt ist, ohne dass eine Einstellung der Austrittsarbeit und damit der Schwellwertspannung in einer frühen Fertigungsphase erforderlich ist, kann die komplexe Prozesssequenz zum Entfernen des Platzhaltermaterials und für das Bereitstellen geeigneter Materialien für die Austrittsarbeit der unterschiedlichen Arten von Transistoren ebenfalls in einem Grad an Variabilität der Transistoreigenschaften führen, woraus sich eine Aufhebung zumindest einiger der Vorteile ergeben kann, die durch die gemeinsame Bearbeitung der Gateelektrodenstrukturen bis zur Fertigstellung der grundlegenden Transistorkonfiguration erreicht werden. Mit Bezug zu den 1a bis 1c wird ein typischer konventioneller Prozessablauf nunmehr beschrieben, um detaillierter die Probleme anzuzeigen, die mit dem Vorsehen von Materialien für die Austrittsarbeit für p-Kanaltransistoren und n-Kanaltransistoren auf der Grundlage eines Austauschgateansatzes verknüpft sind.
  • 1a zeigt schematisch eine Querschnittsansicht eines komplexen Halbleiterbauelements 100 in einer fortgeschrittenen Fertigungsphase, d. h. in einer Fertigungsphase, in der ein erster Transistor 150a, etwa ein p-Kanaltransistor, und ein zweiter Transistor 150b, etwa ein n-Kanaltransistor, in und über entsprechenden aktiven Gebieten 103a, 103b gebildet sind. Die aktiven Gebiete 103a, 103b sind lateral durch eine Isolationsstruktur 103c begrenzt, die typischerweise aus geeigneten dielektrischen Materialien, etwa Siliziumdioxid, Siliziumnitrid und dergleichen aufgebaut ist. In der in 1a gezeigten fortgeschrittenen Fertigungsphase sind Drain- und Sourcegebiete 153 möglicherweise in Verbindung mit Metallsilizidgebieten 154 vorgesehen, so dass die gesamte Leitfähigkeit verbessert wird, wenn Kontaktelemente herzustellen sind, die in einer späteren Fertigungsphase eine Verbindung zu den Drain- und Sourcegebieten 153 herstellen. Die Drain- und Sourcegebiete 153 schließen lateral ein Kanalgebiet 152 ein, das in Schwellwertspannung auf der Grundlage der Drain- und Sourcegebiete 153, der allgemeinen Leitfähigkeit des Kanalgebiets 152 und auf der Grundlage einer geeigneten Gateelektrodenstruktur einzustellen ist. In der gezeigten Fertigungsphase enthalten die Transistoren 150a, 150b entsprechende Gateelektrodenstrukturen 160a, 160b. Die Gateelektrodenstrukturen 160a, 160b weisen eine Gateisolationsschicht 161 auf, die ein dielektrisches Material mit großem ε enthält, beispielsweise in Form von Hafniumoxid, Hafniumsiliziumoxid und dergleichen. Ferner können zusätzliche „konventionelle” dielektrische Materialien, etwa siliziumdioxidbasierte Materialien, in der Gateisolationsschicht 161 eingebaut sein, beispielsweise um eine verbesserte Grenzfläche zu dem Kanalgebiet 152 vorzusehen. Eine Titannitriddeckschicht 162 ist auf der Gateisolationsschicht 161 ausgebildet, woran sich ein siliziumdioxidbasiertes Schichtmaterial 163 anschließt, das sich auf dem Deckmaterial 162 in einer frühen Fertigungsphase gebildet haben kann. Ferner ist eine Tantalnitridschicht 164 in Verbindung mit einer Titannitridschicht 165 in den Gateelektrodenstrukturen 160a, 160b gebildet, wobei in dem in 1 gezeigten Beispiel das Titannitridmaterial 165 austrittsarbeiteinstellendes Material für den Transistor 150a repräsentiert, das von der Gatelektrodenstruktur 160b zu entfernen ist, um darin ein weiteres Material für die Einstellung der Austrittsarbeit vorzusehen, das für den Transistor 150b geeignet ist. Wie ferner in 1 gezeigt ist, sind die Gateelektrodenstrukturen 160a, 160b in einem dielektrischen Material, etwa einer Abstandshalterstruktur 155 und einem Teil eines dielektrischen Zwischenschichtmaterials 110 lateral eingebettet, das wiederum in Form eines siliziumnitridbasierten Materials 111 und eines Siliziumdioxidmaterials 112 vorgesehen ist.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden konventionellen Prozessstrategie hergestellt werden. Nach der Herstellung der aktiven Gebiete 103a, 103b durch Vorsehen der Isolationsstruktur 103c auf der Grundlage gut etablierter Prozessstechniken wird ein Gatematerialstapel hergestellt, beispielsweise durch Bereitstellen einer konventionellen Gatedielelektrikumsbasisschicht, etwa einer siliziumdioxidbasierten Materialschicht, woran sich ein dielektrisches Material mit großem ε anschließt, das von der Titannitridschicht 162 bedeckt wird. Daraufhin wird ein Platzhaltermaterial, etwa ein Siliziummaterial, etwa in Form eines amorphen Siliziummaterials abgeschieden, möglicherweise in Verbindung mit weiteren Materialien, etwa Deckschichten und dergleichen, wie sie typischerweise für die Strukturierung des Gateschichtstapels und die weitere Bearbeitung des Bauelements 100 erforderlich sind. Während des Abscheidens des Platzhaltermaterials, d. h. des Siliziummaterials, wird typischerweise die Deckschicht 162 einer sauerstoffenthaltenden Umgebung ausgesetzt, die zu einem Einbau von Sauerstoff führt, der typischerweise in ein silizium- und sauerstoffenthaltendes Material beim Abscheiden des Siliziummaterials umgewandelt wird, wobei die Schicht 163 gebildet wird. Als nächstes werden moderne Lithographie- und Strukturierungsstrategien angewendet, um Austauschgateelektrodenstrukturen mit einer gewünschten Gatelänge zu bilden, wobei die empfindliche Gateisolationsschicht 161 von der Deckschicht 162 geschützt wird. Daraufhin wird die Integrität der empfindlichen Materialien 161 und 162 weiter verbessert, indem eine Seitenwandbeschichtung 166 geschaffen wird, beispielsweise durch Herstellen eines Siliziumnitridmaterials. Danach wird die weitere Bearbeitung fortgesetzt, indem die Drain- und Sourcegebiete 153 in Verbindung mit der Abstandshalterstruktur 155 gebildet werden, was durch eine beliebige geeignete Umgebungsstrategie erreich wird. Daraufhin werden Metall silizidgebiete 154 durch gut etablierte Prozesstechniken geschaffen, woran sich das Abscheiden des Zwischenschichtmaterials 110 anschließt, beispielsweise in Form der Materialien 111 und 112. Als nächstes wird die obere Fläche der Gateelektrodenstrukturen 160a, 160b freigelegt, indem Material der Schicht 110, etwa durch CMP (chemisch-mechanisches Polieren) entfernt wird, woran sich ein selektiver Ätzprozess, etwa auf der Grundlage nasschemischer Ätzrezepte und dergleichen anschließt, um das Platzhaltermaterial, d. h. das Siliziummaterial, selektiv zur Abstandshalterstruktur 155 und dem dielektrischen Zwischenschichtmaterial 110 zu entfernen. Beispielsweise sind eine Vielzahl effizienter nasschemischer Ätzrezepte verfügbar, etwa Mittel auf der Basis von Kaliumhydroxid, TMAH (Tetramethylammoniumhydroxid) und dergleichen. Der Ätzprozess kann auf der Deckschicht 162 angehalten werden, oder kann auf der Schicht 163 angehalten werden, wenn diese noch vorhanden ist, wobei dies von der gesamten Prozessstrategie abhängt. Daraufhin wird die Tantalnitridschicht 164 beispielsweise durch Sputter-Abscheidung, und dergleichen aufgebracht, wobei sich das Abscheiden des Titannitridmaterials 165 anschließt, das das eigentliche Material für die Austrittsarbeit des Transistors 160a repräsentiert. Die Tantalnitridschicht 164 mit einer Dicke von typischerweise weniger als 5 nm wird so vorgesehen, dass dieses als ein Ätzstoppmaterial zum Entfernen des Materials 165 selektiv von der Gateelektrodenstruktur 160b dient. Zu diesem Zweck wird eine geeignete Ätzmaske 104 vorgesehen, etwa in Form eines Lackmaterials und dergleichen, um den Transistor 150b freizulegen.
  • 1b zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung eines Ätzprozesses 105 ausgesetzt ist, um die Titannitridschicht 165 selektiv zu der Ätzstoppschicht 164 abzutragen. Der Einfachheit halber ist ein 1b lediglich der Transistor 150b gezeigt.
  • Wie zuvor erläutert ist, hängt die Einstellung der endgültigen Austrittsarbeit wesentlich von der Materialsorte ab, die nahe an dem Kanalgebiet 152 angeordnet ist, d. h. der Gateisolationsschicht 161 und dem Titannitriddeckmaterial 162 möglicherweise in Verbindung mit der Schicht 163, falls diese vorhanden ist. Obwohl Titannitrid ein Material repräsentiert, das geeignet ist, um eine gewünschte Austrittsarbeit für den Transistor 150a zu erhalten, erfordert der Transistor 150b eine andere atomare Sorte, etwa Aluminium, Lanthanum, um den gewünschten Wert für die Austrittsarbeit zu erreichen, die schließlich zu der gewünschten Schwellwertspannung des Transistors 150b führt. Folglich wird das Tantalnitridmaterial 164 nachteilig erachtet, wenn das zur Austrittsarbeitseinstellung erforderliche Material für den Transistor 150b in unmittelbarer Nähe des Kanalgebiets 152 mit einem hohen Grad an Zuverlässigkeit und Prozessgleichmäßigkeit anzuordnen ist. D. h., das Tantalnitridmaterial 164 kann im Allgemeinen die Diffusion der gewünschten Sorte, etwa des Lanthanums, unterdrücken unterlag auch dem Ätzprozess 105, woraus sich ein mehr oder minder ausgeprägter Grad an Modifizierung ergibt, was somit zu einem gewissen Grad an Variabilität während der weiteren Bearbeitung beim Einstellen der Schwellwertspannung des Transistors 150b führen kann. Aus diesem Grunde ist es sehr wünschenswert, das Tantalnitridmaterial 164 vor dem Abscheiden des Materials zum Einstellen der Austrittsarbeit des Transistors 160b zu entfernen.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer Fertigungsphase, in der der Transistor 150b der Einwirkung einer Sputter-Ätzumgebung 106 ausgesetzt ist, um eine unteren Bereich des Tantalnitridmaterials abzutragen, was zu einer Ausbildung von „Seitenwandabstandshaltern” 164s aus dem verbleibenden Tantalnitridmaterial führt. Die Sputter-Ätzumgebung 106 wird typischerweise vor einem Sputter-Abscheideprozess zum Aufbringen des Austrittsarbeitsmaterials für den Transistor 150b eingerichtet, während in anderen Fällen, wenn dieses Material durch eine andere Abscheidetechnik aufzubringen ist, die Umgebung 106 als ein separater Prozessschritt eingerichtet wird. Wie zuvor erläutert ist, liegt die Dicke des Tantalnitridmaterials in einem Bereich von 5 nm oder weniger, so dass der Abtragungsprozess 106 zu einer Modifizierung darunter liegender Materialien führen, etwa den Materialien 163, 162 und 161. Folglich besteht in einem Bereich 106c eine hohe Wahrscheinlichkeit für die Modifizierung und Schädigung des Schichtstapels der Gateelektrodenstruktur 160b, wodurch zu einer ausgeprägten Variabilität der resultierenden Transistoreigenschaften beigetragen wird. Obwohl das Entfernen des Tantalnitridmaterials vorteilhaft im Hinblick auf ein nachfolgendes Abscheiden des Austrittsarbeitsmaterials kann folglich der Sputter-Ätzprozess 106 zusätzliche Prozessungleichmäßigkeiten hervorrufen, die die Vorteile aufheben können, die durch das Entfernen des Tantalnitridmaterials 164 gewonnen werden.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Techniken und Halbleiterbauelemente, in denen komplexe Gateelektrodenstrukturen auf der Grundlage eines Austauschgateansatzes bereitgestellt werden, wobei eines oder mehrere der erkannten Probleme vermieden oder zumindest reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung moderne Halbleiterbauelemente und Verfahren zu deren Herstellung, in denen Gateelektrodenstrukturen auf der Grundlage eines dielektrischen Materials mit großem ε hergestellt werden, wobei die Austrittsarbeit für p-Kanaltransistoren und n-Kanaltransistoren nach Fertigstellung der grundlegenden Transistorstruktur mit einem erhöhten Grad an Zuverlässigkeit und Gleichmäßigkeit eingestellt wird, indem plasmabasierte Ätztechniken, etwa Sputter-Ätzen, vermieden werden. Zu diesem Zweck wird ein effizientes nasschemisches Ätzrezept, das in einigen anschaulichen Ausführungsformen auf Ammoniumhydroxid beruht, eingesetzt, um ein leitendes Barrierenmaterial, etwa Tantalnitridmaterial, von einer Art an Transistoren abzutragen, wodurch bessere Bedingungen für das Vorsehen eines Austrittsarbeitsmaterials für diesen Transistor geschaffen werden, ohne dass zu einer Modifizierung oder Schädigung des verbleibenden Schichtstapels, der ein metallenthaltendes Deckmaterial und das empfindliche dielektrische Material mit großem ε enthält, beigetragen wird. Folglich kann die Einstellung der Austrittsarbeit für beide Arten an Transistoren auf der Grundlage besserer Prozessbedingungen erreicht werden, woraus sich ein geringerer Grad an Variabilität ergibt, ohne dass im Wesentlichen die Wahrscheinlichkeit des Erzeugens von ätzabhängigen Schäden während des selektiven Entfernens eines Barrierenmaterials oder eines Austrittsarbeitsmaterials in einer Art von Transistor erhöht wird.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur über einem ersten Halbleitergebiet eines Halbleiterbauelements und das Bilden einer zweiten Gateelektrodenstruktur über einem zweiten Halbleitergebiet, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, einem metallenthaltendem Deckmaterial, das auf der Gateisolationsschicht gebildet ist, und einem Platzhaltermaterial aufweisen. Zumindest die zweite Gateelektrodenstruktur umfasst eine Ätzstoppschicht, die zwischen dem metallenthaltenden Deckmaterial und dem Platzhaltermaterial angeordnet ist. Das Verfahren umfasst ferner das Entfernen des Platzhaltermaterials in der ersten und der zweiten Gateelektrodenstruktur und das Bilden einer oder mehrerer erster Materialschichten in der ersten und der zweiten Gateelektrodenstruktur, wobei die eine oder die mehreren ersten Materialschichten ein Austrittsarbeitsmetall für die erste Gateelektrodenstruktur enthalten. Das Verfahren umfasst ferner das Entfernen der einen oder der mehreren Materialschichten selektiv von der zweiten Gateelektrodenstruktur unter Anwendung eines nasschemischen Mittels auf der Grundlage von Ammoniumhydroxid, um mindestens eine der einen oder mehreren Materialschichten zu ätzen. Des weiteren umfasst das Verfahren das Bilden einer oder mehrerer zweiter Materialschichten in der zweiten Gateelektrodenstruktur, wobei die eine oder die mehreren zweiten Materialschichten ein Austrittsarbeitsmetall für die zweite Gateelektrodenstruktur enthalten.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Entfernen eines Platzhaltermaterials einer ersten Gateelektrodenstruktur und einer zweiten Gateelektrodenstruktur. Ferner umfasst das Verfahren das Bilden einer ersten Materialschicht für die Einstellung einer Austrittsarbeit in der ersten und der zweiten Gateelektrodenstruktur, wobei das erste Material zur Austrittsarbeitseinstellung eine Tantalnitridschicht aufweist. Das Verfahren umfasst ferner das Entfernen eines Teils des ersten Materials zur Austrittsarbeitseinstellung von der zweiten Gateelektrodenstruktur unter Anwendung der Tantalnitridschicht als eine Ätzstoppschicht. Des weiteren umfasst das Verfahren das Entfernen der Tantalnitridschicht durch Ausführen eines nasschemischen Ätzprozesses und das Bilden einer zweiten Materialschicht zur Austrittsarbeitseinstellung in der zweiten Gateelektrodenstruktur und über einem nicht entfernten Bereich des ersten Materials zur Austrittsarbeitseinstellung in der ersten Gateelektrodenstruktur.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst einen ersten Transistor mit einer ersten Gateelektrodenstruktur, wobei die erste Gateelektrodenstruktur eine erste Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein metallenthaltendes Material, das über dem dielektrischen Material mit großem ε gebildet ist, eine Tantalnitridschicht, die über dem metallenthaltenden Deckmaterial gebildet ist, und ein erstes Material zur Austrittsarbeitseinstellung aufweist, was über der Tantalnitridschicht gebildet ist. Des weiteren umfasst das Halbleiterbauelement einen zweiten Transistor mit einer zweiten Gateelektrodenstruktur, die wiederum eine zweite Gateisolationsschicht aufweist, die das dielektrische Material mit großem ε, das metallenthaltende Deckmaterial und ein zweites Material zur Austrittsarbeitseinstellung aufweist, das über dem metallenthaltenden Material gebildet ist, und das auf isolierenden Seitenwandoberflächen der zweiten Gateelektrodenstruktur ausgebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, um die Austrittsarbeit moderner Gateelektrodenstrukturen auf der Grundlage eines Tantalätzstoppmaterials und auf der Grundlage eines selektiven Entfernens davon basierend auf Sputter-Ätztechniken gemäß konventioneller Strategien zeigen;
  • 2a bis 2c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wobei zwei unterschiedliche Materialschichten zur Austrittsarbeitseinstellung auf der Grundlage eines leitenden Ätzstoppmaterials, etwa auf der Grundlage von Tantalnitridmaterial, bereitgestellt werden, das selektiv auf der Grundlage eines nasschemischen Ätzrezepts gemäß anschaulicher Ausführungsformen entfernt wird; und
  • 2d und 2e schematisch Querschnittsansichten des Halbleiterbauelements gemäß weiterer anschaulicher Ausführungsformen zeigen, in denen ein Material zur Austrittsarbeitseinstellung, etwa eine Titannitridmaterialschicht, selektiv auf der Grundlage eines nasschemischen Ätzrezepts entfernt wird, ohne dass ein zusätzliches leitendes Ätzstoppmaterial vorgesehen wird, wobei eine silizium- und sauerstoffenthaltende Materialschicht, die auf einer leitenden Deckmaterialschicht gebildet ist, gemäß noch weiterer anschaulicher Ausführungsformen verwendet wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, den hierin offenbarten Gegenstand auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen an schaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungsverfahren bereit, in denen ein Austauschgateansatz angewendet wird, der eine bessere Prozessgleichmäßigkeit und damit eine geringe Variabilität der Transistoreigenschaften mit sich bringt. Dazu werden unerwünschte leitende Materialien, Titannitrid, Tantalnitrid und dergleichen selektiv in einer Gateelektrodenstruktur nach dem Ersetzen eines Platzhaltermaterials auf der Grundlage eines nasschemischen Ätztechnik entfernt, wodurch deutlich die Wahrscheinlichkeit des Erzeugens zusätzlicher ätzabhängiger Schäden in dem darunter liegenden empfindlichen Gatestapel verringert wird. In einer anschaulichen Ausführungsform, wie sie hierin offenbart ist, wird Tantalnitridmaterial, das effizient als eine Ätzstoppschicht während des Entfernens eines ersten Materials für die Austrittsarbeitseinstellung verwendet wird, etwa Titannitrid, selektiv von der anderen Gateelektrodenstruktur entfernt, indem ein nasschemisches Mittel verwendet wird, das in einer anschaulichen Ausführungsform auf der Grundlage einer Ammoniumhydroxid/Wasserstoffperoxidmischung bereitgestellt wird, von der erkannt wurde, dass diese eine ausreichende Ätzselektivität in Bezug auf das dünne dielektrische Materialien, etwa Siliziumdioxid, Silizium und sauerstoffenthaltende dielektrische Schichten und dergleichen besitzen. Somit wird in einigen anschaulichen Ausführungsformen die leitende Barrierenschicht oder Ätzstoppschicht effizient entfernt, indem ein entsprechendes Beschichtungsmaterial in einer oder beiden Gateelektrodenstrukturen in einer frühen Fertigungsphase vorgesehen wird, beispielsweise beim Abscheiden des Platzhaltermaterials in Form eines Siliziummaterials, wodurch ein sehr effizienter gesamter Fertigungsablauf im Vergleich zu konventionellen Strategien beibehalten wird. Andererseits wird ein unerwünschter Bereich des leitenden Barrierenmaterials, etwa des Tantalnitridmaterials, effizient entfernt, ohne dass im Wesentlichen das leitende Deckmaterial oder das empfindliche dielektrische Material mit großem ε geschädigt wird. Nach dem Abscheiden einer weiteren Materialschicht zur Austrittsarbeitseinstellung, etwa eines Lanthanum-Materials, eines Aluminiummaterials und dergleichen, werden folglich bessere Bedingungen für das Verteilen der gewünschten Metallsorte in Richtung des empfindlichen Gateisolationsmaterials erreicht, wobei dennoch ein hoher Grad an Prozessgleichmäßigkeit möglich ist. Daher können Austauschgatelösungen, in denen die Materialien für die Austrittsarbeitseinstellung für beide Arten von Transistoren in einer sehr späten Fertigungspha se bereitgestellt werden, effizient angewendet werden und führen zu besseren Transistoreigenschaften.
  • In noch anderen anschaulichen Ausführungsformen wird der hohe Grad an Ätzselektivität eines nasschemischen Ätzrezepts eingesetzt, um ein erstes Material zur Austrittsarbeitseinstellung, etwa ein Titannitridmaterial, vorzusehen, ohne dass eine zusätzliche Ätzstoppschicht verwendet wird, und es wird dieses Material von der anderen Art an Transistoren selektiv entfernt, wodurch die gesamte Komplexität der Fertigungssequenz verringert wird.
  • Mit Bezug zu den 2a bis 2e werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch auf die 1a bis 1c bei Bedarf Bezug genommen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 in einer fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst d das Bauelement 200 ein Substrat 201, über welchem eine Halbleiterschicht 203 gebildet ist. Das Substrat 201 repräsentiert ein geeignetes Trägermaterial, um darüber die Halbleiterschicht 203 herzustellen, die ein siliziumbasiertes Halbleitermaterial, ein germaniumenthaltendes Siliziummaterial und dergleichen repräsentieren kann. Ferner kann eine vergrabene isolierende Schicht (nicht gezeigt) zwischen dem Substratmaterial 201 und der Halbleiterschicht 203 gebildet sein, wenn eine SOI-(Silizium-auf-Isolator-)Konfiguration betrachtet wird. In diesem Falle werden entsprechende aktive Gebiete 203a, 203b, die in der Halbleiterschicht 203 auf der Grundlage geeigneter Isolationsstrukturen 203c hergestellt sind, voneinander durch die vergrabene isolierende Schicht und die Isolationsstruktur 203c elektrisch isoliert. In anderen Fällen wird eine „Vollsubstratkonfiguration” eingesetzt, in der die Halbleiterschicht 203 einen oberen Bereich eines kristallinen Halbleitermaterials des Substrats 201 repräsentiert. Bei Bedarf können eine Vollsubstratkonfiguration und eine SOI-Konfiguration in unterschiedlichen Bereichen des Halbleiterbauelements 200 gleichzeitig verwendet sein. In der gezeigten Fertigungsphase ist ein Transistor 250a in und über dem aktiven Gebiet 203 gebildet und repräsentiert einen p-Kanaltransistor. In ähnlicher Weise ist ein zweiter Transistor 250b in und über dem aktiven Gebiet 203b gebildet und repräsentiert einen n-Kanaltransistor. Es sollte jedoch beachtet werden, dass in anderen Fällen die Transistoren 250a, 250b allgemein Transistoren repräsentieren, die unterschiedliche Arten von Materia lien für die Austrittsarbeitseinstellung erfordern, um damit die gewünschte Schwellwertspannungen unabhängig von der Leitfähigkeitsart zu erzielen. Ferner enthalten die Transistoren 250a, 250b Drain- und Sourcegebiete 253, die Metallsilizidgebiete 254 enthalten können. Gateelektrodenstrukturen 260a, 260b der Transistoren 250a, 250b enthalten eine Gateisolationsschicht 261, die ein leitendes Deckmaterial 262 von einem Kanalgebiet 252 trennt. Wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, umfasst die Gateisolationsschicht 261 ein dielektrisches Material mit großem ε einer beliebigen Art, während das Deckmaterial 262 ein geeignetes metallenthaltendes und leitendes Material zum Schutz des empfindlichen Materials in der Schicht 261 repräsentiert und für bessere Bedingungen während des Transistorbetriebs sorgt, wie dies zuvor erläutert ist. Beispielsweise ist das Deckmaterial 262 aus Titannitrid aufgebaut. In der gezeigten Ausführungsform enthält jede der Gateelektrodenstrukturen 260a, 260b ein Beschichtungsmaterial 263, etwa in Form eines silizium- und sauerstoffenthaltenden dielektrischen Materials mit einer Dicke von ungefähr 1 nm bis mehrere nm, wobei dies von der Prozessstrategie und den Bauteilerfordernissen abhängt. In anderen anschaulichen Ausführungsformen wird das Beschichtungsmaterial 263 selektiv in der Gateelektrodenstruktur 260b vorgesehen, um als ein effizientes Ätzstoppmaterial während der weiteren Bearbeitung zu dienen, während das Material 263 in der Gateelektrodenstruktur 260a weggelassen wird oder mit einer deutlich geringeren Dicke vorgesehen wird, wodurch ein Diffusionswiderstand beim Verteilen einer gewissen Metallsorte in Richtung der Gateisolationsschicht 261 des Transistors 250a in einer späteren Fertigungsphase verringert wird. In der gezeigten Fertigungsphase ist ferner ein Platzhaltermaterial, etwa ein Siliziummaterial, von den Gateelektrodenstrukturen 260a, 260b entfernt, und ein leitendes Barrierenmaterial oder Ätzstoppmaterial 264 in Kombination mit einem ersten Material zur Austrittsarbeitseinstellung 265 ist in der ersten und der zweiten Gateelektrodenstruktur 260a, 260b gebildet. Wie ferner zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, grenzt eine Abstandshalterstruktur 255 möglicherweise in Verbindung mit einem Seitenwandbeschichtungsmaterial 266 lateral die Gateelektrodenstruktur 260a, 260b ein. Des weiteren ist ein dielektrisches Zwischenschichtmaterial 210 möglicherweise mehreren diversen Materialschichten, etwa Schichten 211 und 212, vorgesehen. Es sollte beachtet werden, dass bei Bedarf ein oder mehrere der Materialien des dielektrischen Zwischenschichtmaterials 210 mit einem hohen inneren Verspannungspegel bereitgestellt werden können, um damit das Leistungsverhalten eines oder beider der Transistoren 250a, 250b zu verbessern. Beispielsweise wird Siliziumnitridmaterial, stickstoffenthaltendes Siliziumkarbidmaterial und dergleichen mit einem hohen inneren Ver spannungspegel, etwa ein kompressiven Verspannung oder Zugverspannung, vorgesehen, was vorteilhaft ist bei der Modifizierung der Ladungsträgerbeweglichkeit in den Kanalgebieten 252.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage von Prozesstechniken hergestellt werden, die bei Bedarf einen hohen Grad an Kompatibilität bei konventionellen Techniken besitzen, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. In einigen anschaulichen Ausführungsformen werden beispielsweise die aktiven Gebiete 203a, 203b und die Gateelektrodenstrukturen 260a, 260b auf der Grundlage von Fertigungstechniken hergestellt, wie sie zuvor beschrieben sind. In anderen Ausführungsformen geht das Herstellen der Gateisolationsschicht 261 und des Deckmaterials 262 mit einem geeigneten Lithographieprozess einher, um das Beschichtungsmaterial 263 selektiv in der Gateelektrodenstruktur 260b vorzusehen, was bewerkstelligt werden kann, indem eine geeignete dielektrische Beschichtung mit einer gewünschten Materialzusammensetzung und Dicke gebildet wird und indem nachfolgend dieses Material von dem aktiven Gebiet 203a abgetragen wird. Wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, wird häufig ein silizium- und sauerstoffenthaltendes Material beim Abscheiden eines Platzhaltermaterials, etwa eines amorphen Siliziummaterials oder eines Polysiliziummaterials, erzeugt, und dieses Material wird als Beschichtungsmaterial 263 während der folgenden Fertigungssequenz beibehalten. In anderen Fällen wird das Erzeugen eines entsprechenden silizium- und sauerstoffenthaltenden Beschichtungsmaterials unterdrückt, indem die Einwirkung von einer sauerstoffenthaltenden Umgebung auf das Bauelement 200 unterdrückt wird und indem zumindest ein Teil des Platzhaltermaterials ohne einen ungeeigneten Sauerstoffanteil innerhalb der Abscheideatmosphäre aufgebracht wird. Daraufhin wird ein Teil des Materials behandelt, beispielsweise durch Einbau von Sauerstoff in einer sehr gut steuerbaren Weise, etwa durch eine nasschemische Oxidation und dergleichen, und durch selektives Abtragen eines entsprechenden oxidierten Bereichs auf der Grundlage eines Maskenschemas und einer selektiven Ätzchemie, wobei ein verbleibender Bereich des zuvor aufgebrachten Platzhaltermaterials als ein effizientes Ätzstoppmaterial dienen kann, um nicht in unerwünschter Weise eine Wechselwirkung mit dem Deckmaterial 262 hervorzurufen. Daraufhin wird der verbleibende Teil des Platzhaltermaterials und weitere Materialien nach Bedarf zum Strukturieren der Gateelektrodenstrukturen und zum Ausführen nachfolgender Fertigungsprozesse aufgebracht. In diesem Falle wird zumindest eine Asymmetrie in Bezug auf das Beschichtungsmaterial 263 zwischen der Gateelektro denstruktur 260a und der Gateelektrodenstruktur 260b erzeugt, falls dies als geeignet erachtet wird.
  • Im Folgenden sei angenommen, dass ein im Wesentlichen gleichmäßiges Beschichtungsmaterial 263 in der ersten und der zweiten Gateelektrodenstruktur 260a, 260b mit einer Dicke von ungefähr 0,5 nm bis 5 nm vorgesehen ist, wobei auch größere Werte verwendet werden können, in die Einwirkung des Sauerstoffs in geeigneter Weise gesteuert wird, wie dies zuvor erläutert ist.
  • Nachfolgend werden die Gatematerialien strukturiert, wie dies auch zuvor beschrieben ist, woran sich das Herstellen der Seitenwandbeschichtung 266 anschließt, falls dies erforderlich ist, um die gesamte Integrität der Materialien 261 und 262 weiter zu verbessern. Als nächstes werden die Drain- und Sourcegebiete 253 in Verbindung mit dem Seitenwandabstandshalter 255 hergestellt, woran sich das Ausführen einer Silizidierungssequenz zur Herstellung der Gebiete 254 anschließt. Daraufhin wird das Platzhaltermaterial auf der Grundlage einer geeigneten nasschemischen oder plasmaunterstützten Ätzchemie entfernt wobei zumindest in der zweiten Gateelektrodenstruktur 260b der entsprechende Ätzprozess an dem Beschichtungsmaterial 263 angehalten wird. Als nächstes werden die Schichten 264 und 265 abgeschieden, beispielsweise durch Sputter-Abscheidung, CVD (chemische Dampfabscheidung) und dergleichen. Daraufhin wird eine Maske 204 vorgesehen, um einen freiliegenden Bereich des Materials für die Austrittsarbeit selektiv von dem zweiten Transistor 250b zu entfernen. In einer anschaulichen Ausführungsform wird eine Ätzumgebung 205 eingerichtet unter Anwendung eines nasschemischen Ätzrezepts auf der Grundlage von schwefliger Säure (H2SO4) und Wasserstoffperoxid (H2O2), das Titannitridmaterial ätzt, während eine deutlich geringere Ätzrate für Tantalnitridmaterial erreicht wird. Während des Ätzprozesses 205 kann folglich das Material 265 effizient ohne Schädigung der empfindlichen Materialien 262, 261 in der Gateelektrodenstruktur 260b abgetragen werden, selbst wenn die Barrierenschicht 264 mit einer geringeren Dicke von ungefähr 5 nm und weniger vorgesehen wird.
  • 2b schematisch den Transistor 250b des Bauelements 200 in einer weiteren Fertigungsphase. Wie gezeigt, unterliegt das Bauelement 200 der Einwirkung einer Ätzumgebung 206, um den freiliegenden Bereich der Ätzstoppschicht 264 zu entfernen, ohne dass zumindest die empfindlichen Materialien 262 und 261 in der Gateelektrodenstruktur 260b wesentlich modifiziert werden. Zu diesem Zweck wird eine nasschemische Ätzumgebung eingerichtet um das Material 264 im Wesentlichen vollständig selektiv zu dem Beschichtungsmaterial 263 abzutragen, was in einer anschaulichen Ausführungsform auf Grundlage von Ammoniumhydroxid in Verbindung mit Wasserstoffperoxid bewerkstelligt wird. Zu diesem Zweck wird das Ammoniumhydroxid (NH4OH) und das Wasserstoffperoxid als eine wässrige Lösung bereitgestellt, die eine moderat hohe Ätzrate für Materialien, etwa Titannitrid, Tantalnitrid und dergleichen besitzt, während der Ätzwiderstand dielektrischer Materialien, etwa von Siliziumnitrid, Silizium und sauerstoffenthaltender dielektrischer Materialien und dergleichen, relativ hoch ist, so dass das Entfernen der dünnen Schicht 264 nicht zu einer ausgeprägten Schädigung der Schicht 262 führt. Während des Ätzprozesses 206 dient somit die Beschichtung 263 effizient als ein Ätzstoppmaterial, wodurch eine gewünschte Schädigung des tieferliegenden empfindlichen Materials effizient unterdrückt wird. Während des Ätzprozesses 206 wird auch das Material 264 von Seitenwandbereichen 260s abgetragen, wodurch die Beschichtung 266 freigelegt wird. Folglich kann die bessere Gleichmäßigkeit innerhalb der Öffnung 260o der Gateelektrodenstruktur 260b nach dem Abscheiden eines Materials zur Austrittsarbeitseinstellung für den Transistor 260b erreicht werden. Es sollte beachtet werden, dass die Ätzrate während des Prozesses 206 auf Basis von Ammoniumhydroxid von der Zusammensetzung, d. h. der Konzentration der diversen Komponenten, der Temperatur der nasschemischen Lösung, den Materialeigenschaften der Schicht 264 abhängen kann, so dass bei vorgegebenen Bedingungen diese Parameter der Ätzprozess durch die Ätzzeit so gesteuert werden kann, dass das Material 264 innerhalb der Öffnung 264o im Wesentlichen vollständig entfernt wird. Beispielsweise können geeignete Prozessparameter für eine gegebene Zusammensetzung der Materialschicht 64 effizient festgelegt werden, indem mehrere unterschiedliche Parameter für den Ätzprozess 206, etwa eine unterschiedliche Konzentration, eine unterschiedliche Temperatur, ausgewählt werden, wodurch entsprechende Ätzraten für die diversen Ätzparameter ermittelt werden. Folglich sorgt das Ätzrezept auf der Grundlage von Ammoniumhydroxid für einen hohen Grad an Flexibilität beim Bestimmen geeigneter Prozessparameter zum Entfernen von Tantalnitridmaterial, das auf der Grundlage einer gewünschten Abscheidetechnik hergestellt wird, was somit zu unterschiedlichen Materialeigenschaften führen kann. Ferner können auch die Parameter des Prozesses 206 in geeigneter Weise an die Eigenschaften des Beschichtungsmaterials 263, beispielsweise an die Dicke und die Materialzusammensetzung angepasst werden, um eine geeignete Abtragsrate in Verbindung mit einer geeig neten Ätzzeit zu erhalten, ohne dass im Wesentlichen die Materialschichten 262 und 261 während des Prozesses 206 beeinträchtigt werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Material für die Austrittsarbeitseinstellung 166 in der zweiten Gateelektrodenstruktur 260b gebildet, woran sich ein Elektrodenmaterial 267 anschließt, das ein beliebiges geeignetes metallenthaltendes Material, etwa Aluminium, Wolfram und dergleichen repräsentiert. In der gezeigten Ausführungsform ist das Material für die Austrittsarbeitseinstellung 266 auch in der Gateelektrodenstruktur 260a auf dem zuvor bereitgestellten Material für die Austrittsarbeitseinstellung 265 gebildet, woran sich das Elektrodenmaterial 267 anschließt. Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen (nicht gezeigt) das Material 266 von der Gateelektrodenstruktur 260a entfernt ist, wenn dies als geeignet erachtet wird. Das Material 266 kann auf der Grundlage einer beliebigen geeigneten Abscheidetechnik hergestellt werden, etwa durch CVD (chemische Dampfabscheidung), Sputter-Abscheidung, wobei jedoch Prozessparameter ohne eine Vor-Sputter-Ätzphase angewendet werden, um nicht in unerwünschter Weise die empfindlichen Materialien 262 und 261 zu beeinträchtigen. Beispielsweise kann eine Vielzahl geeignete Materialien, etwa Lanthanum, Aluminium und dergleichen auf der Grundlage einer plasmafreien Umgebung aufgebracht werden, wodurch die empfindlichen Materialien in der Gateelektrodenstruktur 260b nicht in unerwünschter Weise beeinträchtigt werden. Auf Grund des vorhergehenden im Wesentlichen vollständigen Entfernens des Materials 264 kann auch das Material 266 auf den dielektrischen Seitenwandbereichen 260l aufgebracht werden, so dass das Material 266 sich über die gesamte Länge, die als 260l bezeichnet ist, der Gateelektrodenstruktur 260b erstreckt. Somit kann eine bessere Gleichmäßigkeit der resultierenden Austrittsarbeit über die gesamte Länge und Breite des Transistors 250b erreicht werden Nach dem Abscheiden des Materials 266 wird ein geeignetes Gateelektrodenmaterial gemeinsam in den Gateelektrodenstrukturen 260a, 260b aufgebracht, indem eine beliebig geeignete Abscheidetechnik angewendet wird. Beispielsweise können Aluminium, Wolfram oder sogar gut leitende Materialien, etwa Kupfer, angewendet werden, wenn ein ausreichendes Kupfereinschlussvermögen der Materialien 266, 262 e3ine unerwünschte Kupferdiffusion in empfindliche Bereiche der Transistoren 250a, 250b die jeweiligen aktiven Gebiete 203a, 203b unterdrücken kann. Wie zuvor erläutert ist, wird in einigen anschaulichen Ausführungsformen nach dem Abscheiden des Materials 266 ein Teil davon von der Gateelektrodenstruktur 260a entfernt, wenn dies als geeignet erachtet wird, indem beispielsweise eine geeignete Ätzmaske vorgesehen wird und das Material 265 als ein effizientes Stoppmaterial eingesetzt wird, wobei sogar eine ausgeprägte Ätzselektivität nicht erforderlich ist, solange eine Dicke des Materials 265 größer ist als eine Dicke des Materials 266.
  • Nach dem Abscheiden des gemeinsamen Elektrodenmaterials 267 wird überschüssiges Material entfernt, beispielsweise durch CMP (chemisch-mechanisches Polieren) und dergleichen. Vor oder nach dem Entfernen des überschüssigen Materials wird bei Bedarf eine Wärmebehandlung ausgeführt, um die Metallsorte in Richtung zu der Deckschicht 262 und der Gateisolationsschicht 261 zu verteilen, wodurch die endgültige Austrittsarbeit für die Gateelektrodenstrukturen 260a, 260b erreicht wird. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem ein weiteres dielektrisches Zwischenschichtmaterial abgeschieden wird und in den Kontaktelementen darin hergestellt werden, so dass eine Verbindung zu den Transistoren 250a, 250b erhalten wird, wie dies für den gesamten Schaltungsaufbau erforderlich ist.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß noch weiterer anschaulicher Ausführungsformen. Wie gezeigt, ist das erste Material für die Austrittsarbeitseinstellung 265, beispielsweise in Form eines Titannitridmaterials, in der ersten und der zweiten Gateelektrodenstruktur 260a gebildet, ohne dass eine leitende Barrierenschicht oder ein Ätzstoppmaterial, etwa eine Tantalnitridschicht, vorgesehen wird, wie dies zuvor mit Bezug zu den 2a bis 2c erläutert ist. In diesem Falle wird das Material 265 direkt auf dem Beschichtungsmaterial 263 und den dielektrischen Seitenwandbereichen 260s in der ersten und der zweiten Gateelektrodenstruktur 260a, 260b gebildet. In der gezeigten Fertigungsphase unterliegt das Bauelement 200 mit der Ätzmaske 204 der Einwirkung der Ätzumgebung 206, die in einigen anschaulichen Ausführungsformen auf der Grundlage von Ammoniumhydroxid und Wasserstoffperoxid eingerichtet wird, wie dies zuvor erläutert ist, das auch effizient Titannitridmaterial selektiv in Bezug auf das Beschichtungsmaterial 263 ätzt. Im Hinblick auf das Bestimmen geeigneter Parameter gelten die gleichen Kriterien, wie sie zuvor mit Bezug zur 2b erläutert sind. Folglich werden eine geeignete Temperatur, Konzentration und Ätzzeit für gegebene Materialeigenschaften der Schicht 265 festgelegt, um nicht in unerwünschter Weise die Integrität des Deckmaterials 262 in der zweiten Gateelektrodenstruktur 260b zu beeinträchtigen.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der das zweite Material zur Austrittsarbeitseinstellung 266 in der ersten und der zweiten Gateelektrodenstruktur 260a, 260b gebildet ist. Wie gezeigt, ist das Material 266 direkt auf den Seitenwandflächen und der verbleibenden Beschichtung 263 ausgebildet, wodurch bessere Prozessbedingungen während der nachfolgenden Bearbeitung zum Einstellen der endgültigen Austrittsarbeit der Gateelektrodenstruktur 260b erreicht werden. Andererseits ist auch das erste Material 265 in unmittelbarer Nähe zu dem Deckmaterial 263 ausgebildet und erstreckt sich über die gesamte Länge der Gateelektrodenstruktur 260a, wodurch ebenfalls für bessere Prozessbedingungen beim Einstellen der endgültigen Austrittsarbeit geschaffen werden. Andererseits repräsentiert die Schicht 265 einen Diffusionswiderstand für das Material 266 während der nachfolgenden Prozesse, etwa während einer Wärmebehandlung, wodurch die Schwellwertspannung auf der Grundlage der Sorte in der Schicht 265 im Wesentlichen festgelegt ist. Es sollte beachtet werden, dass das Material 266 selektiv von der Gateelektrodenstruktur 260a entfernt werden kann, wie dies als geeignet erachtet wird, wie dies auch zuvor erläutert ist.
  • Daraufhin wird die weitere Bearbeitung fortgesetzt, in dem ein gemeinsames Elektrodenmaterial aufgebracht und überschüssiges Material davon entfernt wird, wie dies auch zuvor erläutert ist.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen die Austrittsarbeit unterschiedlicher Gateelektrodenstrukturen in einer sehr späten Fertigungsphase eingestellt wird, d. h. nach der Ausbildung der Drain- und Sourcegebiete entsprechender Transistorelemente, ohne dass aggressive Ätzprozesse, etwa Sputter-Ätzprozesse zum selektiven Entfernen einer oder mehrerer Materialschichten angewendet werden, die für das Einstellen der Austrittsarbeit einer Art an Transistor vorgesehen wird. Zu diesem Zweck wird zumindest eine der Materialschichten auf der Grundlage eines nasschemischen Ätzrezepts abgetragen, wodurch die Schädigung der empfindlichen darunter liegenden Materialien, etwa des leitenden Deckmaterials und des dielektrischen Materials mit großem ε, im Wesentlichen unterdrückt wird. Beispielsweise kann Tantalnitrid, das effizient als eine Barrierenmaterialschicht verwendet wird, nachfolgend effizient auf der Grundlage eines Ammoniumhydroxidmittels entfernt werden, ohne dass die darunter liegenden Materialschichten wesentlich beeinträchtigt werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin bereitgestellten Lehre vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der vorliegenden Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (25)

  1. Verfahren mit: Bilden einer ersten Gateelektrodenstruktur über einem ersten Halbleitergebiet eines Hableiterbauelements und Bilden einer zweiten Gateelektrodenstruktur über einem zweiten Halbleitergebiet, wobei die erste und die zweite Gateelektrodenstruktur eine Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein metallenthaltendes Deckmaterial, das auf der Gateisolationsschicht gebildet ist, und ein Platzhaltermaterial aufweisen, wobei zumindest die zweite Gateelektrodenstruktur eine Ätzstoppbeschichtung enthält, die zwischen dem metallenthaltenden Deckmaterial und dem Platzhaltermaterial angeordnet ist; Entfernen des Platzhaltermaterials in der ersten und der zweiten Gateelektrodenstruktur; Bilden einer oder mehrerer erster Materialschichten in der ersten und der zweiten Gateelektrodenstruktur, wobei die eine oder mehreren ersten Materialschichten ein Metall für die Austrittsarbeit für die erste Gateelektrodenstruktur enthalten; Entfernen der einen oder mehreren Materialschichten selektiv von der zweiten Gateelektrodenstruktur unter Anwendung eines nasschemischen Mittels auf der Grundlage von Ammoniumhydroxid, um mindestens eine der einen oder mehreren Materialschichten zu ätzen; und Bilden einer oder mehrerer zweiter Materialschichten in der zweiten Gateelektrodenstruktur, wobei die eine oder mehreren zweiten Materialschichten eine Metall für die Austrittsarbeit der zweiten Gateelektrodenstruktur enthalten.
  2. Verfahren nach Anspruch 1, wobei die eine oder mehreren ersten Materialschichten zumindest Tantalnitrid aufweisen.
  3. Verfahren nach Anspruch 2, wobei Bilden der einen oder mehreren ersten Materialschichten umfasst: Abscheiden einer Tantalnitridschicht über der ersten und der zweiten Gateelektrodenstruktur und Abscheiden einer metallenthaltenden Materialschicht über der Tantalnitridschicht.
  4. Verfahren nach Anspruch 3, wobei Entfernen der einen oder mehreren ersten Materialschichten umfasst: Entfernen der metallenthaltenden Materialschicht unter Anwendung der Tantalnitridschicht als ein Ätzstopp und Entfernen der Tantalnitridschicht unter Anwendung des nasschemischen Mittels.
  5. Verfahren nach Anspruch 4, wobei Entfernen der metallenthaltenden Materialschicht umfasst: Ausführen eines nasschemischen Ätzprozesses auf der Grundlage von schwefliger Säure und Wasserstoffperoxid.
  6. Verfahren nach Anspruch 1, wobei die eine oder die mehreren ersten Materialschichten unter Anwendung des nasschemischen Mittels entfernt werden.
  7. Verfahren nach Anspruch 2, wobei die eine oder die mehreren ersten Materialschichten eine Titannitridschicht umfassen.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Bilden von Drain- und Sourcegebieten in dem ersten und dem zweiten Halbleitergebiet und Bilden zumindest eines Teils eines dielektrischen Zwischenschichtmaterials vor dem Entfernen des Platzhaltermaterials.
  9. Verfahren nach Anspruch 1, wobei Bilden der ersten und der zweiten Gateelektrodenstruktur umfasst: Bilden eines Siliziumdioxidbasismaterials und Bilden eines dielektrischen Materials mit großem ε auf dem Siliziumdioxidbasismaterial.
  10. Verfahren nach Anspruch 1, wobei die Ätzstoppbeschichtung auf der Grundlage eines Siliziumdioxidmaterials hergestellt wird.
  11. Verfahren nach Anspruch 10, wobei die Ätzstoppbeschichtung in der ersten und der zweiten Gateelektrodenstruktur vorgesehen wird.
  12. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Elektrodenmetalls in der ersten und der zweiten Gateelektrodenstruktur nach dem Bilden der einen oder mehreren zweiten Materialschichten.
  13. Verfahren mit: Entfernen eines Platzhaltermaterials einer ersten Gateelektrodenstruktur und einer zweiten Gateelektrodenstruktur; Bilden einer ersten Materialschicht zur Austrittsarbeitseinstellung der ersten und der zweiten Gateelektrodenstruktur, wobei die erste Materialschicht zur Austrittsarbeitseinstellung einer Tantalnitridschicht aufweist; Entfernen eines Bereichs der ersten Materialschicht zur Austrittsarbeitseinstellung von der zweiten Gateelektrodenstruktur unter Anwendung der Tantalnitridschicht als eine Ätzstoppschicht; Entfernen der Tantalnitridschicht durch Ausführen eines nasschemischen Ätzprozesses; und Bilden einer zweiten Materialschicht zur Austrittsarbeitseinstellung in der zweiten Gateelektrodenstruktur und über einem nicht entfernten Teil der ersten Materialschicht zur Austrittsarbeitseinstellung in der ersten Gateelektrodenstruktur.
  14. Verfahren nach Anspruch 13, wobei die erste Materialschicht zur Austrittsarbeitseinstellung eine Titannitridschicht umfasst, die über der Tantalnitridschicht gebildet ist.
  15. Verfahren nach Anspruch 13, wobei der nasschemische Ätzprozess auf der Grundlage von Ammoniumhydroxid ausgeführt wird.
  16. Verfahren nach Anspruch 14, wobei die Titannitridschicht durch Ausführen eines nasschemischen Ätzprozesses auf der Grundlage von schwefliger Säure entfernt wird.
  17. Verfahren nach Anspruch 13, das ferner umfasst: Vorsehen einer Ätzstoppbeschichtung zumindest in der zweiten Gateelektrodenstruktur zwischen einem metallenthaltenden Deckmaterial, das auf einem dielektrischen Material mit großem ε gebildet ist, und dem Platzhaltermaterial, wobei die Tantalnitridschicht selektiv zu der Ätzstoppbeschichtung entfernt wird.
  18. Verfahren nach Anspruch 17, wobei die Ätzstoppbeschichtung Silizium und Sauerstoff enthält.
  19. Verfahren nach Anspruch 18, wobei die Ätzstoppbeschichtung in der ersten und der zweiten Gateelektrodenstruktur vorgesehen wird.
  20. Halbleiterbauelement mit: einem ersten Transistor mit einer ersten Gateelektrodenstruktur, die eine erste Gateisolationsschicht mit einem dielektrischen Material mit großem ε, ein metallenthaltendes Deckmaterial, das über dem dielektrischen Material mit großem ε gebildet ist, eine Tantalnitridschicht, die über dem metallenthaltenden Deckmaterial gebildet ist, und ein erstes Material zur Austrittsarbeitseinstellung, das über der Tantalnitridschicht gebildet ist, aufweist; und einem zweiten Transistor mit einer zweiten Gateelektrodenstruktur, die eine zweite Gateisolationsschicht mit dem dielektrischen Material mit großem ε, das metallenthaltende Deckmaterial und ein zweites Material zur Austrittsarbeitseinstellung, das über dem metallenthaltenden Deckmaterial und auf isolierenden Seitenwandflächen gebildet ist, aufweist.
  21. Halbleiterbauelement nach Anspruch 20, wobei die erste und/oder die zweite Gateelektrodenstruktur ferner eine silizium- und sauerstoffenthaltende Beschichtung aufweist, die auf dem metallenthaltenden Deckmaterial gebildet ist.
  22. Halbleiterbauelement nach Anspruch 20, wobei das erste Material zur Austrittsarbeitseinstellung Titannitrid umfasst.
  23. Halbleiterbauelement nach Anspruch 22, wobei das zweite Material zur Austrittsarbeitseinstellung Aluminium und/oder Lanthanum aufweist.
  24. Halbleiterbauelement nach Anspruch 20, wobei eine Gatelänge der ersten und der zweiten Gateelektrodenstruktur ungefähr 50 Nanometer (nm) oder weniger beträgt.
  25. Halbleiterbauelement nach Anspruch 20, wobei der erste und der zweite Transistor von unterschiedlicher Leitfähigkeitsart sind.
DE102009023376A 2009-05-29 2009-05-29 Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht Expired - Fee Related DE102009023376B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009023376A DE102009023376B4 (de) 2009-05-29 2009-05-29 Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
US12/785,185 US8298894B2 (en) 2009-05-29 2010-05-21 Work function adjustment in high-k metal gate electrode structures by selectively removing a barrier layer
US13/624,235 US8440559B2 (en) 2009-05-29 2012-09-21 Work function adjustment in high-K metal gate electrode structures by selectively removing a barrier layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009023376A DE102009023376B4 (de) 2009-05-29 2009-05-29 Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht

Publications (2)

Publication Number Publication Date
DE102009023376A1 true DE102009023376A1 (de) 2010-12-02
DE102009023376B4 DE102009023376B4 (de) 2012-02-23

Family

ID=43028523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009023376A Expired - Fee Related DE102009023376B4 (de) 2009-05-29 2009-05-29 Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht

Country Status (2)

Country Link
US (2) US8298894B2 (de)
DE (1) DE102009023376B4 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015747B4 (de) * 2009-03-31 2013-08-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
KR101675319B1 (ko) * 2010-10-04 2016-11-14 삼성전자주식회사 반도체 소자의 제조 방법
SG189292A1 (en) * 2010-10-06 2013-05-31 Advanced Tech Materials Composition and process for selectively etching metal nitrides
KR101815527B1 (ko) * 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8481415B2 (en) * 2010-12-02 2013-07-09 International Business Machines Corporation Self-aligned contact combined with a replacement metal gate/high-K gate dielectric
US20120256275A1 (en) * 2011-04-06 2012-10-11 Hsin-Fu Huang Metal gate structure and manufacturing method thereof
US20120264284A1 (en) * 2011-04-14 2012-10-18 Wang shao-wei Manufacturing method for metal gate structure
US8765561B2 (en) * 2011-06-06 2014-07-01 United Microelectronics Corp. Method for fabricating semiconductor device
US8635573B2 (en) 2011-08-01 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having a defined minimum gate spacing between adjacent gate structures
US9076889B2 (en) * 2011-09-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate semiconductor device
US10573751B2 (en) * 2012-01-23 2020-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for providing line end extensions for fin-type active regions
CN103311281B (zh) 2012-03-14 2016-03-30 中国科学院微电子研究所 半导体器件及其制造方法
US8865538B2 (en) * 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US8383473B1 (en) 2012-04-12 2013-02-26 Globalfoundries Inc. Methods of forming replacement gate structures for semiconductor devices
KR20130127261A (ko) * 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9105623B2 (en) * 2012-05-25 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US10438856B2 (en) * 2013-04-03 2019-10-08 Stmicroelectronics, Inc. Methods and devices for enhancing mobility of charge carriers
US9653300B2 (en) * 2013-04-16 2017-05-16 United Microelectronics Corp. Structure of metal gate structure and manufacturing method of the same
TWI582839B (zh) * 2013-04-17 2017-05-11 聯華電子股份有限公司 金屬閘極結構及其製作方法
KR20140145419A (ko) * 2013-06-13 2014-12-23 삼성전자주식회사 반도체 소자 제조 방법
US9064814B2 (en) * 2013-06-19 2015-06-23 United Microelectronics Corp. Semiconductor structure having metal gate and manufacturing method thereof
US9595450B2 (en) * 2013-12-26 2017-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Composite structure for gate level inter-layer dielectric
US9202809B2 (en) * 2014-02-06 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing thereof
FR3018627A1 (fr) * 2014-03-14 2015-09-18 St Microelectronics Crolles 2 Procede de formation de regions metalliques de grilles differentes de transistors mos
US9349726B2 (en) * 2014-03-26 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device fabrication method and structure
US9947772B2 (en) 2014-03-31 2018-04-17 Stmicroelectronics, Inc. SOI FinFET transistor with strained channel
US10134732B2 (en) * 2014-04-07 2018-11-20 International Business Machines Corporation Reduction of negative bias temperature instability
EP2953162A1 (de) 2014-06-06 2015-12-09 IMEC vzw Verfahren zur Herstellung einer Halbleiterbauelements mit Transistoren mit unterschiedlicher effektiver Austrittsarbeit
CN105244265B (zh) * 2014-07-09 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US10056462B2 (en) * 2014-08-13 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US9190488B1 (en) * 2014-08-13 2015-11-17 Globalfoundries Inc. Methods of forming gate structure of semiconductor devices and the resulting devices
KR102394887B1 (ko) 2014-09-01 2022-05-04 삼성전자주식회사 반도체 장치의 제조 방법
US9343372B1 (en) 2014-12-29 2016-05-17 GlobalFoundries, Inc. Metal stack for reduced gate resistance
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
CN106960818B (zh) * 2016-01-12 2020-10-02 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
US9824920B2 (en) * 2016-04-04 2017-11-21 Globalfoundries Inc. Methods of forming self-aligned contact structures by work function material layer recessing and the resulting devices
US10170317B1 (en) 2017-09-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layer
US11588041B2 (en) 2020-10-14 2023-02-21 Taiwan Semiconductor Manufacturing Company Limited Fin field-effect transistor and method of forming the same
CN116759462B (zh) * 2023-08-22 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264441A (ja) * 2000-01-14 2001-09-26 Seiko Instruments Inc カロリーメーターとその製造方法
US6583012B1 (en) * 2001-02-13 2003-06-24 Advanced Micro Devices, Inc. Semiconductor devices utilizing differently composed metal-based in-laid gate electrodes
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
US20070178634A1 (en) * 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
US8093116B2 (en) * 2008-10-06 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for N/P patterning in a gate last process
US7977181B2 (en) * 2008-10-06 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for gate height control in a gate last process

Also Published As

Publication number Publication date
DE102009023376B4 (de) 2012-02-23
US20130017679A1 (en) 2013-01-17
US8298894B2 (en) 2012-10-30
US8440559B2 (en) 2013-05-14
US20100301427A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102009046245B4 (de) Herstellung von Metallgateelektrodenstrukturen mit einer separaten Abtragung von Platzhaltermaterialien in Transistoren unterschiedlicher Leitfähigkeitsart
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009031146B4 (de) Abtrag einer Deckschicht in einem Metallgatestapel mit großem ε unter Anwendung eines Ätzprozesses
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010063296B4 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102010030756B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε auf der Grundlage eines nicht-konformen Zwischenschichtdielektrikums
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102009055435A1 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102010003451B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε durch Vermeiden eines Polierprozesses zum Freilegen des Platzhaltermaterials
DE102009046250A1 (de) Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009023298A1 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/8238 AFI20090928BHDE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120524

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee