DE102008059648B4 - Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird - Google Patents

Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird Download PDF

Info

Publication number
DE102008059648B4
DE102008059648B4 DE102008059648A DE102008059648A DE102008059648B4 DE 102008059648 B4 DE102008059648 B4 DE 102008059648B4 DE 102008059648 A DE102008059648 A DE 102008059648A DE 102008059648 A DE102008059648 A DE 102008059648A DE 102008059648 B4 DE102008059648 B4 DE 102008059648B4
Authority
DE
Germany
Prior art keywords
layer
dielectric
gate electrode
opening
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008059648A
Other languages
English (en)
Other versions
DE102008059648A1 (de
Inventor
Kai Frohberg
Uwe Griebenow
Katrin Reiche
Heike Berthold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008059648A priority Critical patent/DE102008059648B4/de
Priority to US12/625,222 priority patent/US8470661B2/en
Publication of DE102008059648A1 publication Critical patent/DE102008059648A1/de
Application granted granted Critical
Publication of DE102008059648B4 publication Critical patent/DE102008059648B4/de
Priority to US13/898,392 priority patent/US8883582B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren mit: Entfernen eines ersten Gateelektrodenmaterials von einer Gateelektrodenstruktur eines Transistors, der lateral in einem dielektrischen Material eingebettet ist; Bilden eines Seitenwandabstandshalters in einer Öffnung, die in dem dielektrischen Material durch das Entfernen des ersten Gateelektrodenmaterials gebildet ist, um die Weite der Öffnung an der Unterseite der Öffnung zu verringern; und Bilden eines zweiten Gateelektrodenmaterials auf einer dielektrischen Schicht mit großem ε, die zumindest an einer Unterseite der Öffnung ausgebildet ist.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung modernste integrierte Schaltungen mit Transistorelementen, die Gatestrukturen mit hoher Kapazität auf der Grundlage eines metallenthaltenden Gateelektrodenmaterials und eines Gatedielektrikums mit großem ε mit erhöhter Permittivität im Vergleich zu konventionellen Gatedielektrika besitzen, etwa Siliziumdioxid und Siliziumnitrid.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa CPU's, Speicherbauelemente, ASIC's (anwendungsspezifische integrierte Schaltungen) und dergleichen erfordert das Herstellen einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die im Wesentlichen das Leistungsverhalten der integrierten Schaltungen bestimmen. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob etwa ein n-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die auch als Drain- und Sourcegebiete bezeichnet werden, mit einem schwach dotierten oder nicht-dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das wiederum benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst in Verbindung mit der Fähigkeit rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an die Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets im Wesentlichen das Leistungsverhalten von MOS-Transistoren. Da somit die Geschwindigkeit des Aufbaus des Kanals, die in der Leitfähigkeit der Gateelektrode und dem Kanalwiderstand abhängt, wesentlich die Transistoreigenschaften bestimmt, ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands und die Erhöhung des Gatewiderstands – eine wichtige Problematik, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig beruhen die meisten integrierten Schaltungen auf Silizium auf Grund der nahezu unbegrenzten Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und der damit in Beziehung stehenden Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher ist Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die überragende Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxid-Grenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise durch Ausheizprozesse erforderlich sind, um Dotiermittel zu aktivieren und Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als Gateisolationsschicht in Feldeffekttransistoren eingesetzt, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wird die Länge des Kanalgebiets zunehmend verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorleistungsverhalten durch die an die Gateelektrode angelegte Spannung zur Invertierung der Oberfläche des Kanalgebiets zu einer ausreichend hohen Ladungsdichte gesteuert wird, um den gewünschten Durchlassstrom für eine vorgegebene Versorgungsspannung zu erreichen, ist ein gewisses Maß an kapazitiver Kopplung erforderlich, die durch den Kondensator bereitgestellt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet wird. Es zeigt sich, dass das Verringern der Kanallänge eine Zunahme der kapazitiven Kopplung erforderlich macht, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit einer geringen Schwellwertspannung weisen eine exponentielle Zunahme der Leckströme auf, wobei auch eine erhöhte kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Somit muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erhalten. Z. B. erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid, das eine Dicke von ungefähr 1,2 nm besitzt. Obwohl im Allgemeinen die Anwendung von Transistorelementen mit hoher Geschwindigkeit, die einen äußerst kurzen Kanal besitzen, vorzugsweise auf Hochgeschwindigkeitsanwendungen beschränkt ist, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistorelemente, ist dennoch der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, bei einer Oxiddicke im Bereich von 1 bis 2 nm äußerst kritisch, und ist mit der thermischen Entwurfsleistung für modernste Schaltungen in der Regel nicht kompatibel.
  • Daher wurde das Ersetzen von Siliziumdioxid als Material für Gateisolationsschichten in Betracht gezogen, insbesondere für äußerst dünne Siliziumdioxidgateschichten. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität aufweisen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht eine kapazitive Kopplung erreicht, die durch eine sehr dünne Siliziumdioxidschicht erhalten würde. Daher wurde auch vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2) und dergleichen.
  • Des weiteren kann das Transistorleistungsverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode verwendet wird, um damit das für gewöhnlich verwendete Siliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum Gatedielektrikum zeigt, wodurch die effektive Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine erhöhte Kapazität auf der Grundlage der gleichen Dicke wie eine Siliziumdioxidschicht sorgt, während zusätzlich Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird ein nicht-Polysiliziummaterial, etwa Titannitrid und dergleichen hergestellt, um direkt mit dielektrischen Material mit großem ε in Kontakt zu sein, wodurch das Auftreten einer Verarmungszone vermieden wird. Da typischerweise eine geringe Schwellwertspannung des Transistors gewünscht ist, die die Spannung repräsentiert, bei der sich der leitende Kanal in dem Kanalgebiet ausbildet, um damit hohe Durchlassströme zu erzeugen, erfordert typischerweise die Steuerbarkeit des Kanalgebiet ein ausgeprägtes laterales Dotierstoffprofil und Dotierstoffgradienten zumindest in der Nähe der pn-Übergänge. Daher werden sogenannte Halo-Gebiete für gewöhnlich durch Ionenimplantation hergestellt, um eine Dotierstoffsorte einzuführen, deren Leitfähigkeitsart der Leitfähigkeitsart des verbleibenden Kanals und des Halbleitergebiets entspricht, um damit die resultierenden pn-Übergangsdotierstoffgradienten bei der Herstellung entsprechender Erweiterungsgebiete und tiefer Drain- und Sourcegebiete zu „verstärken”. Auf diese Weise bestimmt die Schwellwertspannung des Transistors wesentlich die Steuerbarkeit des Kanals, wobei eine ausgeprägte Variabilität der Schwellwertspannung für kleinere Gatelängen beobachtet werden kann. Durch Vorsehen eines geeigneten Halo-Implantationsgebietes kann daher die Steuerbarkeit des Kanals verbessert werden, wodurch auch die Variabilität der Schwellwertspannung verringert wird, was auch als Schwellwertspannungsvariabilität bezeichnet wird, und wodurch auch ausgeprägte Schwankungen des Transistorleistungsverhaltens bei einer Änderung der Gatelänge verringert werden. Da die Schwellwertspannung der Transistoren im Wesentlichen durch die Austrittsarbeit des metallenthaltenden Gatematerials bestimmt ist, muss eine geeignete Einstellung der effektiven Austrittsarbeit in Bezug auf die Leitfähigkeitsart des betrachteten Transistors sichergestellt sein.
  • Nach der Herstellung aufwendiger Gatestrukturen, die ein Dielektrikum mit großem ε und ein auf Metallbasis ruhendes Gatematerial besitzen, sind jedoch Hochtemperaturbehandlungen erforderlich, die zu einer Verringerung der Permittivität des Gatedielektrikums führen können, die durch eine Zunahme des Sauerstoffanteils in dem Material mit großem ε verursacht werden, woraus sich eine Zunahme der Schichtdicke ergibt. Ferner kann ggf. eine Verschiebung der Austrittsarbeit beobachtet werden, wobei man annimmt, dass dies mit der erhöhten Sauerstoffaffinität vieler dielektrischer Materialien mit großem ε verknüpft ist, woraus sich eine Umverteilung des Sauerstoffs von der Grabenisolationsstruktur über das dielektrische Material mit großem ε von gemeinsamen Gateleitungsstrukturen insbesondere bei moderat hohen Temperaturen ergibt, die für das Fertigstellen der Transistoren nach der Herstellung der Metallgatestruktur mit großem ε erforderlich sind. Auf Grund dieser Wärme-Niveau-Verschiebung in den metallenthaltenden Gatematerialien kann die resultierende Schwellwertspannung zu hoch werden, um damit die Anwendung von Halo-Implantationstechniken zum Einstellen der Transistoreigenschaften im Hinblick auf das Steuern der Schwellwertvariabilität zu ermöglichen, um damit hohe Durchlassströme bei moderat geringen Schwellwertspannungen zu erreichen.
  • Die moderaten und hohen Temperaturen während der Transistorherstellung können unter Anwendung eines Integrationsschemas vermieden werden, in denen die Gateelektrodenstruktur gemäß konventioneller Techniken hergestellt wird und letztlich durch eine aufwendige Metallgatestruktur mit großem ε ersetzt wird, wobei die entsprechenden Metalle in geeigneter Weise so gewählt sind, dass diese geeignete Austrittsarbeitsfunktionen für n-Kanaltransistoren bzw. p-Kanaltransistoren besitzen. Somit wird in diesem Integrationsablauf die konventionelle Polysilizium/Oxidgatestruktur entfernt und durch einen Metallstapel mit großem ε ersetzt, nachdem die Hochtemperaturausheizprozesse und die Silizidierung der Drain- und Sourcegebiete abgeschlossen sind. Somit erfährt die Metallgateelektrodenstruktur mit großem ε lediglich geringe Temperaturen, die bei der weiteren Bearbeitung auftreten, d. h. Temperaturen von ungefähr 400 Grad C, wodurch die zuvor beschriebenen Probleme im Hinblick auf die Änderung der Eigenschaften des Materials mit großem ε und die Verschiebung der Austrittsarbeit der Metalle in den Gateelektroden im Wesentlichen vermieden werden.
  • Folglich ist das Ersetzen der Polysilizium/Siliziumgateelektrodenstruktur in einem sehr fortgeschrittenen Fertigungsstadium des Transistors, d. h. nach jeglichen Hochtemperaturprozessen, ein sehr vielversprechender Ansatz für die Herstellung von Transistorelementen mit besseren Gateelektrodenstrukturen. Trotz dieser Vorteile kann jedoch ein gewisser Grad an Defekten in aufwendigen Anwendungen beobachtet werden, wie dies detaillierter mit Bezug zu den 1a bis 1c beschrieben ist.
  • 1a zeigt schematisch ein Halbleiterbauelement 100 in Form eines Transistorelements in einem fortgeschrittenen Fertigungsstadium. Wie zuvor erläutert ist, umfasst der Transistor 100 Drain- und Sourcegebiete 111, die in einem entsprechenden Bereich einer Halbleiterschicht 102 gebildet sind. Die Halbleiterschicht 102 kann Teil eines im Wesentlichen kristallinen Materials eines Substrats 101 sein, typischerweise ein Siliziumsubstrat, oder die Halbleiterschicht 102 ist auf einer vergrabenen isolierenden Schicht (nicht gezeigt) ausgebildet, wenn eine SOI-Konfiguration betrachtet wird. Über einem Kanalgebiet 112 ist ferner eine Gateelektrodenstruktur 110 ausgebildet, die als eine Platzhalterstruktur zu verstehen ist, da wesentliche Bereiche davon in einer späteren Fertigungsphase zu entfernen sind. Wie gezeigt, umfasst die Gateelektrodenstruktur 110 typischerweise ein Gatedielektrikumsmaterial 110a, das auf dem Kanalgebiet 112 gebildet ist und typischerweise aus Siliziumdioxid aufgebaut ist, das eine Dicke besitzt, die geeignet ist, um als Gatedielektrikumsmaterial in anderen Bauteilgebieten zu dienen, in denen weniger kritische Leistungsanforderungen zu erfüllen sind. Beispielsweise repräsentiert das Gatedielektrikumsmaterial 110a eine Siliziumdioxidschicht mit einer Dicke von 2 nm oder mehr. Des weiteren ist ein Polysiliziummaterial 110b auf der Gatedielektrikumsschicht 110a gemäß gut etablierter Bauteilarchitekturen gebildet. Des weiteren ist auf Grund des fortgeschrittenen Fertigungsstadiums des Bauelements 100 ein Metallsilizidmaterial 110c typischerweise in einem oberen Bereich des Siliziummaterials 110b ausgebildet, und entsprechende Metallsilizidgebiete 113 sind auch in den Drain- und Sourcegebieten enthalten. Die Gateelektrodenstruktur 110 umfasst ferner eine Abstandshalterstruktur 110d, beispielsweise in Form einer Ätzstoppbeschichtung 110e und eines Abstandshalterelements 110f, die typischerweise aus Siliziumdioxid bzw. Siliziumnitrid aufgebaut sind. Eine erste dielektrische Schicht 103, beispielsweise in Form eines Siliziumnitridmaterials und dergleichen, ist typischerweise über der Gateelektrodenstruktur 110 und den Drain- und Sourcegebieten 111 gebildet, wobei ein mehr oder minder ausgeprägter innerer Verspannungspegel in der Schicht 103 abhängig von der gesamten Prozessstrategie vorgesehen ist. Bekanntlich führt das Erzeugen einer speziellen Verformungskomponente in dem Kanalgebiet 112 zu einer entsprechenden Gitterverzerrung, die wiederum die Ladungsträgerbeweglichkeit modifiziert. Durch Aufbringen der Schicht 103 mit einem moderat hohen inneren Verspannungspegel kann eine gewünschte Art an Verformung in dem Kanalgebiet 112 bei Bedarf erzeugt werden. Ferner ist ein dielektrisches Zwischenschichtmaterial 104 in Form von Siliziumdioxid über der Schicht 103 gebildet.
  • Typischerweise wird das Halbleiterbauelement 100 auf der Grundlage der folgenden Prozessstrategie hergestellt. Nach dem Bilden entsprechender aktiver Gebiete (nicht gezeigt) in der Halbleiterschicht 102 wird ein grundlegendes Dotierstoffprofil eingerichtet, etwa durch Implantationstechniken, wodurch die Leitfähigkeit der jeweiligen Transistorelemente festgelegt wird. Danach werden das Material der Gatedielektrikumsschicht 110a und das Gateelektrodenmaterial 110b hergestellt, etwa durch Ausführen gut etablierter Oxidationsprozesse und dergleichen, mit anschließender Abscheidung des Polysiliziummaterials auf der Grundlage gut etablierter CVD-Techniken (chemische Dampfabscheidung) bei geringem Druck. Daraufhin werden aufwendige Lithographie- und Ätzprozesse ausgeführt, um eine geeignete Ätzmaske zu bilden, die im Wesentlichen die laterale Abmessung der Gateelektrodenstruktur 110 bestimmt, d. h. des entsprechenden Polysiliziummaterials. Während des komplexen Strukturierungsprozesses wird ein prozessabhängiges Profil des Gateelektrodenmaterials 110b auf Grund der Natur der jeweiligen Ätzprozesse erzeugt, was zu einem gewissen Maß an Eckenabrundung und dergleichen der Ätzmaske führt, wodurch auch eine Verjüngung bzw. geneigte Flächen des Polysiliziummaterials erzeugt werden. In anspruchsvollen Anwendungen, in denen eine Gatelänge von 50 nm und weniger zu erzeugen ist, kann der entsprechende Grad an Verjüngung zu einer Variation der Gatelänge von oben nach unten führen, wie dies durch 110t bzw. 110l angegeben ist. Beispielsweise beträgt für eine effektive Gatelänge, d. h. die Länge 110l, von ungefähr 45 nm die entsprechende Gatelänge an der Oberseite der Struktur 110, d. h. die Länge 110t, ungefähr 25% weniger für eine typische Gatehöhe von ungefähr 80 bis 100 nm, wie dies zum Erreichen der gewünschten Ionenblockierwirkung der Gateelektrodenstruktur 110 erforderlich ist. Ein entsprechender ausgeprägter Grad an Verjüngung kann jedoch einen negativen Einfluss in einer späteren Fertigungsphase ausüben, wenn die Materialien 110a, 110b in Verbindung mit Metallsilizidmaterial 110c durch ein dielektrisches Material mit großem ε und einem metallenthaltenden Gateelektrodenmaterial zu ersetzen sind.
  • Nach der Strukturierung des Polysiliziummaterials geht die weitere Bearbeitung weiter, indem geeignete Versatzabstandshalter hergestellt werden und Dotierstoffsorten eingebracht werden, wie dies zum Einrichten eines gewünschten Dotierstoffprofils, das eine Verbindung zum Kanalgebiet 112 herstellt, erforderlich ist. Des weiteren werden weitere Implantationsprozesse ausgeführt auf der Grundlage einer mehr oder weniger fertiggestellten Anordnung der Abstandshalterstruktur 110d, wodurch schließlich das gesamte Dotierstoffprofil für die Drain- und Sourcegebiete 111 geschaffen wird. Daraufhin werden abschließende Hochtemperaturprozesse ausgeführt, um etwa Dotierstoffe zu aktivieren und durch Implantation hervorgerufene Schäden zu rekristallisieren. Während der gesamten Prozesssequenz sorgen somit die bekannten und gut etablierten Eigenschaften des Polysiliziummaterials 110b in Verbindung mit dem siliziumdioxidbasierten Gatedielektrikumsmaterial 110a für eine zuverlässige Prozesssequenz. Anschließend wird das dielektrische Material 103 abgeschieden, etwa durch plasmaunterstützte CVD-Techniken, woran sich das Abscheiden des Materials 104 anschließt, beispielsweise in Form eines Siliziumdioxidmaterials. Als nächstes wird ein CMP-(chemisch-mechanischer Polier-)Prozess typischerweise ausgeführt, um Material der Schichten 104, 103 abzutragen, wodurch die Gateelektrodenstruktur 110 freigelegt wird.
  • 1b zeigt schematisch den Transistor 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine obere Fläche 110s der Gateelektrodenstruktur 110 freigelegt, etwa durch den zuvor ausgeführten Einebnungsprozess 105 (siehe 1a), wodurch auch ein Teil des Metallsilizidmaterials 110c abgetragen wird. Als nächstes werden das Gateelektrodenmaterial 110b und der Rest des Metallsilizidmaterials 110c etwa auf der Grundlage eines nasschemischen Ätzprozesses 106 abgetragen, der auf der Grundlage einer Ätzchemie mit einer hohen Selektivität zwischen Siliziummaterial und Siliziumdioxid und Siliziumnitrid besitzt. Z. B. sind eine Vielzahl geeigneter nasschemischer Ätzchemien verfügbar, etwa TMAH (Tetramethylammoniumhydroxid), das bei einer höheren Temperatur von ungefähr 50 bis 80 Grad C verwendet werden kann. TMAH besitzt, wenn es in höheren Konzentrationen vorgesehen wird, eine ausgezeichnete Selektivität in Bezug auf Siliziumdioxid und Siliziumnitrid, um damit Siliziummaterial effizient abzutragen. Folglich kann nach dem Ätzen durch den verbleibenden Bereich des Metallsilizidgebiets 110c das Polysiliziummaterial 110b effizient entfernt werden. Daraufhin wird ein weiterer Ätzprozess typischerweise angewendet, um das siliziumdioxidbasierte Gatedielektrikumsmaterial 110a zu entfernen, was auf der Grundlage von Flusssäure und dergleichen bewerkstelligt werden kann. Nach dem Entfernen der Materialien 110b und 110a kann somit ein dielektrisches Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial abgeschieden werden, um damit die Gateelektrodenstruktur 110 mit besserer Leistungsfähigkeit zu erhalten.
  • 1c zeigt schematisch das Bauelement 100 während einer Prozesssequenz, in der ein dielektrisches Material mit großem ε 115, beispielsweise Hafniumoxid und dergleichen, mit einer gewünschten Dicke von beispielsweise 1 bis 2,5 nm (10 bis 25 Angstrom) in anspruchsvollen Anwendungen abgeschieden wird, woraufhin das Abscheiden eines metallenthaltenden Elektrodenmaterials 116 zum Beispiel in Form von Titannitrid und dergleichen erfolgt. Insbesondere während des Abscheidens des metallenthaltenden Materials 116 kann die negative Verjüngung der Öffnung, die durch das Entfernen des Gateelektrodenmaterials 110b (siehe 1b) geschaffen wurde, von der Abscheidung abhängige Ungleichmäßigkeiten ergeben, beispielsweise in Form von Hohlräumen 116a und dergleichen, die zu einer reduzierten Zuverlässigkeit und zu einem Gatefehler führen können, wodurch zu stärkeren Ausbeuteverlusten beigetragen wird.
  • Obwohl das Ersetzen einer konventionellen Gateelektrodenstruktur durch aufwendige Dielektrika mit großem ε und metallenthaltende Elektrodenmaterialien in einem sehr fortgeschrittenen Fertigungsstadium vorteilhaft ist im Hinblick auf die Zuverlässigkeit des dielektrische Materials mit großem ε und des Gateelektrodenmaterials, kann dennoch die Verjüngung bzw. die geneigten Seitenflächen des zuvor gebildeten Polysiliziumplatzhaltermaterials zu merklichen Zuverlässigkeitsproblemen führen, so dass die konventionelle zuvor beschriebenen Strategie problematisch ist.
  • Die EP 1 071 125 A2 offenbart in einem Graben gebildete Seitenwandabstandselemente, die als Implantationsmaske dienen und vor dem Füllen mit Gatematerial entfernt werden.
  • Angesichts der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung Techniken und Halbleiterbauelemente bereitzustellen, in denen aufwendige Gateelektrodenstrukturen durch Ersetzen in einer fortgeschrittenen Fertigungsphase hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung Halbleiterbauelemente und Verfahren zur Herstellung dieser Bauelemente, in denen ein Teil der Gateelektrodenstruktur durch anspruchsvolle Materialien in einer fortgeschrittenen Fertigungsphase ersetzt wird, wobei durch die Abscheidung hervorgerufene Unregelmäßigkeiten im Wesentlichen vermieden oder zumindest deutlich verringert werden, indem der Grad an Verjüngung bzw. Seitenwandneigung in einer Öffnung reduziert wird, die in einem dielektrischen Material nach dem Entfernen der Platzhalterstruktur geschaffen wird. Zu diesem Zweck wird eine Materialschicht abgeschieden und nachfolgend anisotrop geätzt, bevor das metallenthaltende Elektrodenmaterial abgeschieden wird, wodurch die Abscheidebedingungen verbessert werden, indem der Grad an inverser Verjüngung bzw. Seitenwandneigung in der entsprechenden Öffnung deutlich verringert wird. In einigen anschaulichen hierin offenbarten Ausführungsformen führen das Abscheiden und das nachfolgende isotrope Ätzen zu einem „Seitenwandabstandshalter” in der Öffnung, dessen Dicke mit zunehmender Tiefe innerhalb der Öffnung zunimmt, wodurch der Grad an Verjüngung verringert wird. Folglich kann die nachfolgende Abscheidung des metallenthaltenden Elektrodenmaterials auf der Grundlage weniger anspruchsvoller Abscheidebedingungen erreicht werden, wodurch ein zuverlässiges Auffüllen der entsprechenden Öffnungen erreicht wird. In anderen anschaulichen hierin offenbarten Aspekten wird die Verjüngung bzw. die Neigung der Seitenwandflächen der resultierenden Öffnung auf der Grundlage des metallenthaltenden Gateelektrodenmaterials selbst verringert, wobei ein erster Teil davon abgeschieden wird und nachfolgend anisotrop geätzt wird, woran sich ein oder mehrere Abscheide- und Ätzzyklen anschließen, so dass ein entsprechender leitender Seitenwandabstandshalter „gebildet” wird, um die Abscheidebedingungen für einen abschließenden Abscheideschritt zum vollständigen Füllen der resultierenden Öffnung zu verbessern.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Entfernen eines ersten Gateelektrodenmaterials von einer Gateelektrodenstruktur eines Transistors, die lateral in einem dielektrischen Material eingebettet ist. Das Verfahren umfasst ferner das Bilden eines Seitenwandabstandshalters in einer Öffnung, die in dem dielektrischen Material durch Entfernen des ersten Gateelektrodenmaterials geschaffen wird, um die Weite der Öffnung an der Unterseite der Öffnung zu verringern. Schließlich umfasst das Verfahren das Bilden eines zweiten Gateelektrodenmaterials auf einer dielektrischen Schicht mit großem ε, die zumindest an der Unterseite der Öffnung gebildet ist.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Entfernen eines Platzhaltermaterials einer Gateelektrodenstruktur eines Transistors, indem eine Öffnung in einem dielektrischen Material gebildet wird. Des weiteren umfasst das Verfahren das Abscheiden einer ersten Materialschicht in der Öffnung und das Ausführen eines anisotropen Ätzprozesses, um einen Teil der ersten Materialschicht zu entfernen. Des weiteren umfasst das Verfahren das Abscheiden einer zweiten Materialschicht, um die Öffnung zu füllen, wobei das zweite Material ein metallenthaltendes Gateelektrodenmaterial aufweist.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine dielektrische Schicht mit großem ε, die über einem Kanalgebiet eines Transistors gebildet ist. Des weiteren umfasst das Halbleiterbauelement ein metallenthaltendes Elektrodenmaterial, das auf der dielektrischen Schicht mit großem ε gebildet ist und eine obere Fläche besitzt. Das metallenthaltende Elektrodenmaterial besitzt eine erste Länge an einer Grenzfläche zu dem dielektrischen Material mit großem ε und besitzt eine zweite Länge an der oberen Fläche, wobei die erste Länge ungefähr 50 nm oder weniger beträgt und wobei die zweite Länge um ungefähr 15% oder weniger bezogen auf die erste Länge kleiner ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Transistorelements während diverser Fertigungsphasen zeigen, wenn eine aufwendige Gateelektrodenstruktur durch Ersetzen des Polysiliziummaterials und des Siliziumdioxidmaterials in einer sehr fortgeschrittenen Fertigungsphase auf der Grundlage konventioneller Prozessstrategien hergestellt wird;
  • 2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen eine aufwendige Gateelektrode auf der Grundlage eines dielektrischen Materials mit einem großen ε und eines metallenthaltenden Elektrodenmaterials in einer fortgeschrittenen Fertigungsphase hergestellt wird, indem der Grad an Verjüngung bzw. Seitenwandneigung in einer entsprechenden Öffnung verbessert wird, bevor die Öffnung mit dem metallenthaltenden Elektrodenmaterial gemäß anschaulicher Ausführungsformen gefüllt wird;
  • 2f und 2g schematisch Querschnittsansichten des Halbleiterbauelements zeigen, in welchem der Grad an Verjüngung verringert wird, beispielsweise auf der Grundlage eines metallenthaltenden Materials und eines zusätzlich vorgesehenen Ätzstoppmaterials und dergleichen, gemäß noch weiteren anschaulichen Ausführungsformen.
  • Detaillierte Beschreibung
  • Im Allgemeinen stellt die vorliegende Erfindung bessere Techniken und Bauelemente bereit, wobei komplexe Metallgatestapel mit Dielektrikum mit großem ε nach der Fertigstellung der grundlegenden Transistorstrukturen und nach der Herstellung eines Teils des dielektrischen Zwischenschichtmaterials gebildet werden, wodurch ein hoher Grad an Kompatibilität mit gut etablierten CMOS-Integrationsschemata sichergestellt wird. Des weiteren wird eine bessere Gateintegrität erreicht, indem die Verjüngung verbessert wird, d. h. in dem der Grad an Verjüngung der Öffnung bzw. der Grad an Seitenwandneigung nach dem Entfernen des Platzhaltermaterials, etwa des Polysiliziummaterials reduziert wird, indem zumindest eine Materialschicht abgeschieden und ein anistroper Ätzprozess ausgeführt wird, um ein „Seitenwandabstandshalterelement” mit einer zunehmenden Breite an der Unterseite der Öffnung zu erhalten, so dass eine deutliche Verringerung der inversen Verjüngung erreicht wird. Folglich können gut etablierte Schemata zum Strukturieren von polysiliziumbasierten Gateelektroden eingesetzt werden, ohne dass ausgeprägte Ausbeuteverluste auftreten, wie dies in konventionellen Prozessstrategien der Fall sein kann. Die Verringerung des Grades an inverser Verjüngung bzw. Seitenwandneigung kann erreicht werden, indem ein gut etabliertes dielektrisches Material, etwa Siliziumnitrid, vorgesehen wird, das in einer sehr konformen Weise abgeschieden wird, etwa so, dass dieses entsprechende Öffnungen nach dem Entfernen des Polysiliziummaterials nicht verschließt, so dass ein nachfolgender anisotroper Ätzprozess zu einer „Verengung” der entsprechenden Öffnung an der Unterseite führt. Während des nachfolgenden Abscheidens des dielektrischen Materials mit großem ε und des metallenthaltenden Elektrodenmaterials wird somit die Wahrscheinlichkeit des Erzeugens von durch die Abscheidung hervorgerufenen Unregelmäßigkeiten deutlich verringert. In einigen anschaulichen Ausführungsformen wir das siliziumbasierte Gatedielektrikum während des anisotropen Ätzprozesses beibehalten, so dass ohne weitere Abscheideschritte bessere Ätzstoppeigenschaften während des Strukturierens des „Abstandshalterelements” erreicht werden, während in anderen Fällen ein spezielles Ätzstoppmaterial zunächst abgeschieden wird, woran sich das Abscheiden des Abstandshaltermaterials anschließt. In noch anderen anschaulichen Ausführungsformen wird das Abstandshaltermaterial selektiv zum Kanalgebiet entfernt. In noch weiteren anschaulichen Ausführungsformen werden bessere Ätzstoppeigenschaften während des Reduzierens des Grades an inverser Seitenwandneigung erreicht, indem ein dielektrisches Material mit großem ε vor dem Abscheiden des Abstandshaltermaterials vorgesehen wird, beispielsweise in Form von Hafniumoxid, das ausgezeichnete Ätzstoppeigenschaften besitzt.
  • In anderen anschaulichen hierin offenbarten Ausführungsformen wird die Verringerung der inversen Seitenwandneigung auf der Grundlage des Elektrodenmaterials selbst erreicht, indem zumindest ein zwischengeschalteter anisotroper Ätzprozess ausgeführt wird, wodurch ein entsprechendes „Abstandshalterelement” gebildet wird, bevor ein weiterer Abscheideschritt durchgeführt wird, um schließlich die entsprechende Öffnung vollständig zu füllen. In dieser Fertigungssequenz können die verbesserten Ätzstoppeigenschaften des dielektrischen Materials mit großem ε vorteilhaft ausgenutzt werden. Folglich wird die Anfangsgatelänge, d. h. die Länge des Gateelektrodenmaterials an der Unterseite der Gateelektrodenstruktur, im Wesentlichen beibehalten, wobei dennoch die Wahrscheinlichkeit des Erzeugens von durch Abscheidung hervorgerufene Unregelmäßigkeiten deutlich verringert wird.
  • Mit Bezug zu den 2a bis 2g werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auf die 1a bis 1c bei Bedarf Bezug genommen wird.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 mit einem Substrat 201, über welchem eine Halbleiterschicht 202 gebildet ist. Z. B. repräsentieren das Substrat 201 und die Schicht 202 eine Vollsubstratkonfiguration, d. h. das Substrat 201 und die Schicht 202 repräsentieren ein kristallines Halbleitermaterial oder zumindest die Schicht 202 besitzt eine Dicke, die deutlich größer ist als eine entsprechende vertikale Erstreckung von Drain- und Sourcegebieten 211, die in der Halbleiterschicht 202 gebildet sind. In anderen Fällen wird eine SOI-Konfiguration vorgesehen, zumindest lokal innerhalb des Bauelements 200, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. In der gezeigten Fertigungsphase ist eine Gateelektrodenstruktur 210 eines Transistors 250 teilweise abgetragen, wodurch eine Öffnung 210o gebildet ist, die in einem dielektrischen Material eingebettet ist. Z. B. enthält die Gateelektrodenstruktur 210 ein Beschichtungsmaterial 210e in Verbindung mit einem Abstandshalterelement 210f, die in Form von Siliziumdioxidmaterial bzw. Siliziumnitridmaterial vorgesehen sein können, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Ferner können dielektrische Zwischenschichtmaterialien 203 und 204, etwa in Form von Siliziumnitrid, stickstoffenthaltendem Siliziumkarbid, Siliziumdioxid und dergleichen vorgesehen sein, um die Gateelektrodenstruktur 210 lateral einzuschließen. Auf Grund des fortgeschrittenen Fertigungsstadiums können entsprechende Metallsilizidgebiete 213 in den Drain- und Sourcegebieten 211 ausgebildet sein.
  • Das Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. Während der Fertigungssequenz zur Herstellung der Gateelektrodenstruktur 210 wird somit ein entsprechendes Maß an Verjüngung bzw. Seitenwandneigung erzeugt, wie dies auch zuvor erläutert ist. Die entsprechende Öffnung 210o weist somit die entsprechende Verjüngung auf, die auch als eine inverse oder negative Verjüngung bzw. Seitenwandneigung bezeichnet wird. Folglich ist eine erste Länge 210l an der Unterseite der Öffnung 210o mit 50 nm oder weniger in äußerst anspruchsvollen Anwendungen, während andererseits eine zweite Länge 210p an der Oberseite der Öffnung 210o deutlich kleiner ist, etwa um ungefähr 20% oder mehr im Vergleich zur ersten Länge 210l. Beispielsweise liegt für einen Entwurfswert der effektiven Gatelänge 210l von 45 nm die zweite Länge 210l im Bereich von ungefähr 35 nm oder sogar darunter. Durch Verringern des Grades an inverser Verjüngung bzw. Seitenwandneigung können somit durch Abscheidung in Verbindung stehende Unregelmäßigkeiten beim Füllen der Öffnung 210o deutlich verringert werden. Zu diesem Zweck wird ein entsprechendes „Abstandshalterelement” hergestellt, um die zweite Länge 210l deutlich zu reduzieren, ohne die zweite Länge 210t zu beeinflussen. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen eine entsprechende Verringerung der Länge 210l auf der Grundlage eines dielektrischen Materials erreicht wird, das zu einer entsprechenden Verringerung der effektiven Kanallänge führt. In diesem Falle kann ggf. die Position der pn-Übergänge 211p, die auf der Grundlage der anfänglichen Länge 210l hergestellt werden, als ungeeignet erachtet werden, um damit die gewünschte Transistorleistung nach dem Reduzieren der effektive Gatelänge 210l zu erhalten. Gemäß einiger anschaulicher Ausführungsformen wird daher die vorhergehende Fertigungssequenz im Hinblick auf die Herstellung der Drain- und Sourcegebiete 211 modifiziert, indem beispielsweise die Prozessparameter von Ausheizprozessen angepasst werden, um damit eine größere thermisch Diffusion zu erreichen, so dass die pn-Übergänge weiter in das Kanalgebiet 212 hineingetrieben werden, wie dies durch die gestrichelte Linie 211n angegeben ist. In noch anderen anschaulichen Ausführungsformen wird zusätzlich oder alternativ zur geeigneten Anpassung der Ausheizparameter auch ein entsprechender Parametersatz einer Implantationssequenz modifiziert, etwa in Bezug auf die Verwendung eines Neigungswinkels und dergleichen, um damit die pn-Übergänge 211n geeignet in Bezug auf die endgültige wirksame Kanallänge zu positionieren, die noch einzustellen ist.
  • In anderen anschaulichen Ausführungsformen wird die anfängliche Länge 210l im Wesentlichen beibehalten, wobei dennoch bessere Abscheidebedingungen geschaffen werden. In diesem Falle ist eine entsprechende Anpassung des pn-Übergangs 211p ggf. nicht erforderlich.
  • 2b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Phase. Wie gezeigt, unterliegt das Bauelement 200 der Einwirkung einer Abscheideumgebung 207, um eine Abstandshalterschicht 208 innerhalb der Öffnung 210o abzuscheiden, ohne jedoch die Öffnung 210o vollständig zu verschließen. In der gezeigten Ausführungsform wird eine Gatedielektrikumsschicht 210a der anfänglichen Gateelektrodenstruktur 210 beibehalten während des Abtragens eines entsprechenden Polysiliziummaterials, um als eine Ätzstoppmaterialschicht während der weiteren Bearbeitung zu dienen, wenn die Abstandshalterschicht 208 anisotrop geätzt wird. Folglich kann eine Integrität des Kanalgebiets 212 während der nachfolgenden Prozessschritte beibehalten werden. Die Abstandshalterschicht 208 kann aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein, etwa Siliziumnitrid, Siliziumdioxid und dergleichen, wenn dies mit der weiteren Bearbeitung des Bauelements kompatibel ist. Z. B. wird die Abstandshalterschicht 208 mit einer geeigneten Dicke von ungefähr 3 bis 10 nm vorgesehen, wenn diese an horizontalen Bauteilbereichen gemessen wird. Folglich wird eine deutliche Abscheidung an Material entlang der Seitenwände 210o erreicht. Zu diesem Zweck können gut etablierte Abscheidetechniken eingesetzt werden, wie sie auch für andere Prozesse zur Herstellung von Abstandshaltern angewendet werden, beispielsweise thermisch aktivierte CVD-Techniken, wenn entsprechende Temperaturen mit dem Zustand des Bauelements 200 verträglich sind, während in anderen Fällen plasmaunterstützte CVD-Techniken und dergleichen eingesetzt werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein anisotroper Ätzprozess 209 etwa auf der Grundlage gut etablierter Ätzchemien ausgeführt wird, wie sie auch in Abstandshalterstrukturierungssequenzen eingesetzt werden. Z. B. wird der anisotrope Ätzprozess 209 auf der Grundlage einer Ätzchemie ausgeführt, die einen hohen Grad an Selektivität in Bezug auf Siliziumdioxidmaterial aufweist, so dass die verbleibende Gatedielektrikumsschicht 210a als ein effizientes Ätzstoppmaterial dient, während zunehmend Material der Schicht 208 abgetragen wird. Auf Grund der anisotropen Natur des Prozesses 209 wird schließlich ein entsprechendes Abstandshalterelement 208a erzeugt, wodurch die Weite 210l an der Unterseite der Öffnung 210o auf Grund der anwachsenden Breite des Abstandshalters 208a verringert wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200, wenn dieses der Einwirkung einer weiteren Ätzumgebung 200 ausgesetzt ist, die so gestaltet ist, dass das Ätzstoppmaterial von der Unterseite der Öffnung 210o entfernt wird, wodurch das Kanalgebiet 212 freigelegt wird. In der zuvor beschriebenen Ausführungsform wird die früher aufgebrachte Gatedielektrikumsschicht 210a (siehe 2c) als ein Ätzstoppmaterial verwendet, das selektiv zum Material des Kanalgebiets 212 durch gut etablierte nasschemische Ätztechniken, etwa Flusssäure und dergleichen entfernt werden kann. Da das Gatedielektrikumsmaterial 210a relativ dünn ist, ist eine entsprechende Materialerosion des Kanalgebiets 212 wenig kritisch. In anderen anschaulichen Ausführungsformen wird eine spezielle Ätzstoppschicht abgeschieden, etwa nach dem Entfernen der Gatedielektrikumsschicht 210a vor dem Abscheiden der Abstandshalterschicht 208, wie dies nachfolgend detaillierter beschrieben ist. Daraufhin wird die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken fortgesetzt, d. h. durch Abscheiden eines dielektrischen Materials mit großem ε gefolgt von dem Abscheiden eines metallenthaltenden Elektrodenmaterials mit den gewünschten Eigenschaften im Hinblick auf die Austrittsarbeit und dergleichen, um damit die erforderlichen Transistoreigenschaften des Bauelements 250 zu erfüllen. Auf Grund der deutlich geringeren inversen Verjüngung der Öffnung 210o werden bessere Abscheidebedingungen geschaffen, was zu einer deutlich geringeren Wahrscheinlichkeit der Erzeugung von durch Abscheidung hervorgerufene Unregelmäßigkeiten führt, wie dies in konventionellen Prozessstrategien der Fall ist.
  • 2e zeigt schematisch das Halbleiterbauelement 200 in einer weiteren fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst die Gateelektrodenstruktur 210 ein dielektrisches Gatematerial 215 mit großem ε mit einer geeigneten Dicke gemäß den Transistorerfordernissen und weist auch ein metallenthaltendes Elektrodenmaterial auf, etwa Titannitrid und dergleichen, das als 216 bezeichnet ist und auf dem dielektrischen Material mit großem ε 215 gebildet ist. Auf Grund des Vorhandenseins der dielektrischen Abstandshalterelemente 208a ist die erste Länge 210l im Vergleich zur anfänglichen Länge 210l (siehe 2a), so dass eine Differenz zwischen der Länge 210t und 210l deutlich weniger ausgeprägt ist. Beispielsweise ist die zweite Länge 210t höchstens um 15% bezogen auf die erste Länge kleiner als die erste Länge oder der Unterschied ist noch geringer. In anderen Fallen ist die zweite Länge um ungefähr 10% oder weniger unterschiedlich. In noch anderen anschaulichen Ausführungsformen ist eine Differenz zwischen der ersten und der zweiten Länge noch geringer ausgebildet, als dies zuvor angegeben ist. In einigen Fallen kann die erste Länge kleiner sein als die zweite Länge aus dem zuvor bezeichneten Prozentangaben. Wie zuvor erläutert ist, wenn eine deutliche Verringerung der ersten Länge 210l mittels des Abstandshalterelements 208a erreicht wird und wenn eine entsprechende Verringerung für die pn-Übergänge 211p als ungeeignet erachtet wird, die auf der Grundlage der Anfangslänge erzeugt werden, kann der entsprechende Prozessablauf in geeigneter Weise so angepasst werden, dass die pn-Übergänge 211n erhalten werden. In einigen anschaulichen Ausführungsformen wird die Ausbildung des Abstandshalterelements 208a als ein Kompensationsmechanismus zum geeigneten Anpassen der Gatelänge 210l an die eigentliche Kanallänge angewendet, die auf Grund der entsprechenden Schwankungen während des Strukturierens der anfänglichen Gateelektrodenstruktur, etwa der Struktur 110 in 1a, variieren kann. Dies kann bewerkstelligt werden, indem eine anfängliche Dicke der Abstandshalterschicht 208 (siehe 1b) in geeigneter Weise eingestellt wird.
  • Folglich weist der Transistor 250 die komplexe Gateelektrodenstruktur 210 mit dem metallenthaltenden Gateelektrodenmaterial 216 und dem dielektrischen Material mit großem ε 215 auf, ohne dass im Wesentlichen durch Abscheidung hervorgerufene Unregelmäßigkeiten vorhanden sind, wobei dennoch ein hohes Maß an Kompatibilität zu konventionellen Prozessstrategien beibehalten wird.
  • 2f zeigt schematisch das Halbleiterbauelement gemäß weiterer anschaulicher Ausführungsformen. In einer Ausführungsform ist die anfängliche Gatedielektrikumsschicht 210 (siehe 2c) gemäß konventioneller Strategien entfernt worden oder diese wird beibehalten (nicht gezeigt). Während des Abscheideprozesses 209 wird auch eine spezielle Ätzstoppschicht 215a gebildet, woran sich das Abscheiden der Abstandshalterschicht 208 anschließt. In einigen anschaulichen Ausführungsformen wir das Ätzstoppmaterial 215a in Form eines Siliziumdioxidmaterials unter Anwendung gut etablierter Prozesstechniken hergestellt. In anderen anschaulichen Ausführungsformen ist die Ätzstoppschicht 215a aus einem dielektrischen Material mit großem ε aufgebaut, etwa aus Hafniumoxid, das bessere Ätzstoppeigenschaften im Vergleich zu Siliziumdioxid besitzt. Folglich kann auf der Grundlage der Ätzstoppschicht 215a die weitere Bearbeitung fortgesetzt werden, wie dies zuvor beschrieben ist, indem etwa der anisotrope Ätzprozess 209 (siehe 2c) ausgeführt wird und die Ätzstoppschicht 215a, d. h. ein freiliegender Teil davon, nach der Herstellung der entsprechenden Abstandshalterelemente entfernt wird. Daraufhin wird die weitere Beareitung fortgesetzt, wie dies zuvor beschrieben ist.
  • In anderen anschaulichen Ausführungsformen wird die Ätzstoppschicht 215a in Form eines dielektrischen Materials mit großem ε vorgesehen und die Abstandshalterschicht 208 wird als ein metallenthaltendes Elektrodenmaterial aufgebracht, jedoch mit einer geeigneten Dicke, um als eine „Abstandshalterschicht” zu dienen.
  • 2g zeigt schematisch eine Querschnittsansicht des Bauelements 200 während eines anisotropen Ätzprozesses 209a, der so gestaltet ist, dass Material der Schicht 208 selektiv zu der Ätzstoppschicht 215, d. h. dem dielektrischen Material mit großem ε mit den besseren Ätzstoppeigenschaften, entfernt wird. Selbst wenn ein Teil des Ätzstoppmaterials 215a an der Unterseite der Öffnung 210o während des Ätzprozesses 209a freigelegt wird, um in geeigneter Weise den Grad an Verjüngung zu verringern, wie dies zuvor erläutert ist, kann dennoch eine unerwünschte Materialerosion der Schicht 215a unterdrückt werden. In noch anderen anschaulichen Ausführungsformen werden die anfängliche Dicke der Schicht 208 und die Prozessparameter des Prozesses 209a so eingestellt, dass eine minimale Dicke über der Schicht 215 beibehalten wird, so dass eine Materialerosion vermieden wird. Daraufhin wird eine weitere Schicht des metallenthaltenden Materials abgeschieden, beispielsweise um die Öffnung 210o im Wesentlichen vollständig aufzufüllen, während in anderen anschaulichen Ausführungsformen ein weiterer anisotroper Ätzprozess ausgeführt wird, um das Profil der resultierenden Öffnung 210o weiter zu verbessern. Anschließend werden ein oder mehrere zusätzliche Abscheide/Ätzzyklen ausgeführt und schließlich ist die Öffnung 210o vollständig mit dem Elektrodenmaterial 208 gefüllt. Folglich kann die anfängliche Länge 210l im Wesentlichen beibehalten werden, mit Ausnahme einer geringen Verringerung auf Grund der Dicke der dielektrischen Schicht 215a. Daher sind entsprechende Anpassungen des vorhergehenden Fertigungsablaufs in Bezug auf die Verringerung der effektiven Kanallänge ggf. nicht notwendig.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Techniken zu deren Herstellung bereit, in denen die Abscheidebedingungen zum Abscheiden eines metallenthaltenden Gateelektrodenmaterials nach dem Entfernen des Polysiliziummaterials verbessert werden, indem der Grad der negativen Verjüngung vor dem vollständigen Füllen der entsprechenden Öffnung verringert wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen ein dielektrisches Abstandshalterelement von dem Abscheiden eines metallenthaltenden Materials gebildet, während in anderen Fällen das Elektrodenmaterial selbst als ein Abstandshaltermaterial verwendet wird.

Claims (21)

  1. Verfahren mit: Entfernen eines ersten Gateelektrodenmaterials von einer Gateelektrodenstruktur eines Transistors, der lateral in einem dielektrischen Material eingebettet ist; Bilden eines Seitenwandabstandshalters in einer Öffnung, die in dem dielektrischen Material durch das Entfernen des ersten Gateelektrodenmaterials gebildet ist, um die Weite der Öffnung an der Unterseite der Öffnung zu verringern; und Bilden eines zweiten Gateelektrodenmaterials auf einer dielektrischen Schicht mit großem ε, die zumindest an einer Unterseite der Öffnung ausgebildet ist.
  2. Verfahren nach Anspruch 1, wobei Bilden des Seitenwandabstandshalters in der Öffnung umfasst: Abscheiden eines dielektrischen Materials und anisotropes Ätzen des dielektrischen Materials.
  3. Verfahren nach Anspruch 2, wobei die dielektrische Schicht so abgeschieden wird, dass diese die Öffnung nicht vollständig verschließt.
  4. Verfahren nach Anspruch 2, wobei Bilden des Seitenwandabstandshalters in der Öffnung umfasst: Beibehalten einer Gatedielektrikumsschicht der Gateelektrodenstruktur und Verwenden der Gatedielektrikumsschicht als eine Ätzstoppschicht beim anisotropes Ätzen der dielektrischen Schicht.
  5. Verfahren nach Anspruch 1, wobei Bilden des Seitenwandabstandshalters umfasst: Abscheiden einer dielektrischen Materialschicht, Abscheiden einer Abstandshaltermaterialschicht auf der dielektrischen Materialschicht und anisotropes Ätzen der Abstandshaltermaterialschicht unter Verwendung der dielektrischen Materialschicht als einen Ätzstopp.
  6. Verfahren nach Anspruch 5, wobei die Abstandshaltermaterialschicht ein metallenthaltendes Material aufweist.
  7. Verfahren nach Anspruch 5, wobei die dielektrische Materialschicht ein dielektrisches Material mit großem ε aufweist.
  8. Verfahren nach Anspruch 6, das ferner umfasst: Abscheiden einer weiteren Schicht des metallenthaltenden Materials.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen eines Teils eines Gatedielektrikumsmaterials der Gateelektrodenstruktur in Anwesenheit des Seitenwandabstandshalters und Bilden des dielektrischen Materials mit großem ε in der Öffnung.
  10. Verfahren nach Anspruch 1, wobei der Seitenwandabstandshalter Siliziumnitrid aufweist.
  11. Verfahren nach Anspruch 1, wobei das erste Gateelektrodenmaterial eine Länge von 50 nm oder weniger an einer Grenzfläche besitzt, die mit einem Gatedielektrikumsmaterial der Gateelektrodenstruktur gebildet ist.
  12. Verfahren mit: Entfernen eines Platzhaltermaterials einer Gateelektrodenstruktur eines Transistors durch Bilden einer Öffnung in einem dielektrischen Material; Abscheiden einer ersten Materialschicht in der Öffnung; Ausführen eines anisotropen Ätzprozesses, um einen Teil der ersten Materialschicht zu entfernen; und Abscheiden einer zweiten Materialschicht, um die Öffnung zu füllen, wobei die zweite Materialschicht ein metallenthaltendes Gateelektrodenmaterial aufweist.
  13. Verfahren nach Anspruch 12, wobei Abscheiden der ersten Materialschicht Abscheiden eines dielektrischen Materials umfasst.
  14. Verfahren nach Anspruch 12, das ferner umfasst: Beibehalten eines Platzhaltergatedielektrikumsmaterials in der Öffnung und Verwenden des Platzhaltergatedielektrikumsmaterials als eine Ätzstoppschicht beim Ausführen des anisotropen Ätzprozesses.
  15. Verfahren nach Anspruch 12, das ferner umfasst: Bilden einer Ätzstoppschicht vor dem Abscheiden der ersten Materialschicht.
  16. Verfahren nach Anspruch 15, wobei die Ätzstoppschicht ein dielektrisches Material mit großem ε aufweist.
  17. Verfahren nach Anspruch 12, das ferner umfasst: Abscheiden einer dielektrischen Schicht mit großem ε nach dem Ausführen des anisotropen Ätzprozesses.
  18. Verfahren nach Anspruch 12, wobei die erste Materialschicht als ein metallenthaltendes Material abgeschieden wird.
  19. Verfahren nach Anspruch 18, das ferner umfasst: Abscheiden mindestens einer weiteren Materialschicht nach dem Ausführen des anisotropen Ätzprozesses und Ausführen mindestens eines weiteren anisotropen Ätzprozesses vor dem Abscheiden der zweiten Materialschicht.
  20. Halbleiterbauelement mit: einer dielektrischen Schicht mit großem ε, die über einem Kanalgebiet eines Transistors gebildet ist; einem metallenthaltenden Elektrodenmaterial, das auf der dielektrischen Schicht mit großem ε gebildet ist und eine obere Fläche aufweist, wobei das metallenthaltende Elektrodenmaterial eine erste Länge an einer Grenzfläche zu dem dielektrischen Material mit großem ε und eine zweite Länge an der oberen Fläche besitzt, wobei die erste Länge 50 nm oder weniger beträgt und wobei die zweite Länge kleiner oder größer ist um 15% oder weniger bezogen auf die erste Länge.
  21. Halbleiterbauelement nach Anspruch 20, wobei die zweite Länge kleiner oder größer ist als die erste Länge um 10% oder weniger in Bezug auf die erste Länge.
DE102008059648A 2008-11-28 2008-11-28 Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird Active DE102008059648B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008059648A DE102008059648B4 (de) 2008-11-28 2008-11-28 Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
US12/625,222 US8470661B2 (en) 2008-11-28 2009-11-24 High-K gate electrode structure formed after transistor fabrication by using a spacer
US13/898,392 US8883582B2 (en) 2008-11-28 2013-05-20 High-K gate electrode structure formed after transistor fabrication by using a spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008059648A DE102008059648B4 (de) 2008-11-28 2008-11-28 Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird

Publications (2)

Publication Number Publication Date
DE102008059648A1 DE102008059648A1 (de) 2010-06-02
DE102008059648B4 true DE102008059648B4 (de) 2011-12-22

Family

ID=42134065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008059648A Active DE102008059648B4 (de) 2008-11-28 2008-11-28 Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird

Country Status (2)

Country Link
US (2) US8470661B2 (de)
DE (1) DE102008059648B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5003515B2 (ja) 2007-03-20 2012-08-15 ソニー株式会社 半導体装置
DE102008059648B4 (de) 2008-11-28 2011-12-22 Advanced Micro Devices, Inc. Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102010002450B4 (de) * 2010-02-26 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
KR101815527B1 (ko) * 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9099492B2 (en) 2012-03-26 2015-08-04 Globalfoundries Inc. Methods of forming replacement gate structures with a recessed channel
US8383473B1 (en) * 2012-04-12 2013-02-26 Globalfoundries Inc. Methods of forming replacement gate structures for semiconductor devices
DE102018104004B4 (de) 2017-11-29 2021-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-Struktur und Verfahren mit verbessertem Gate-Kontakt und verbesserter Schwellenspannung
US10840376B2 (en) * 2017-11-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method with enhanced gate contact and threshold voltage
US10460993B2 (en) * 2017-11-30 2019-10-29 Intel Corporation Fin cut and fin trim isolation for advanced integrated circuit structure fabrication
CN113224157B (zh) * 2020-01-21 2022-10-25 中芯国际集成电路制造(天津)有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1071125A2 (de) * 1999-07-22 2001-01-24 International Business Machines Corporation Verfahren zur Herstellung von Transistoren mit unabhängig einstellbaren Parametern

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574338B1 (ko) * 2004-01-19 2006-04-26 삼성전자주식회사 반도체 장치의 금속 게이트 형성 방법
US7479684B2 (en) * 2004-11-02 2009-01-20 International Business Machines Corporation Field effect transistor including damascene gate with an internal spacer structure
DE102008059648B4 (de) * 2008-11-28 2011-12-22 Advanced Micro Devices, Inc. Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1071125A2 (de) * 1999-07-22 2001-01-24 International Business Machines Corporation Verfahren zur Herstellung von Transistoren mit unabhängig einstellbaren Parametern

Also Published As

Publication number Publication date
US20100133628A1 (en) 2010-06-03
DE102008059648A1 (de) 2010-06-02
US8883582B2 (en) 2014-11-11
US8470661B2 (en) 2013-06-25
US20130252409A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102009031113B4 (de) Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102009046245B4 (de) Herstellung von Metallgateelektrodenstrukturen mit einer separaten Abtragung von Platzhaltermaterialien in Transistoren unterschiedlicher Leitfähigkeitsart
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009031146B4 (de) Abtrag einer Deckschicht in einem Metallgatestapel mit großem ε unter Anwendung eines Ätzprozesses
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102009047891B4 (de) Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102009055435B4 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102007041207A1 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102010063296B4 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102011004320B4 (de) Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen
DE102010030756B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε auf der Grundlage eines nicht-konformen Zwischenschichtdielektrikums
DE102009043628A1 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials
DE102009046250A1 (de) Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010042229A1 (de) Höhere Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie
DE102010064281A1 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120323

R081 Change of applicant/patentee

Owner name: ADVANCED MICRO DEVICES, INC., SANTA CLARA, US

Free format text: FORMER OWNERS: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US; AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE