CN113224157B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113224157B CN113224157B CN202010071718.5A CN202010071718A CN113224157B CN 113224157 B CN113224157 B CN 113224157B CN 202010071718 A CN202010071718 A CN 202010071718A CN 113224157 B CN113224157 B CN 113224157B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- opening
- transition
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 115
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 230000007704 transition Effects 0.000 claims abstract description 117
- 239000000463 material Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000005530 etching Methods 0.000 claims description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 33
- 239000003989 dielectric material Substances 0.000 claims description 23
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 10
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 230000001154 acute effect Effects 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 225
- 125000006850 spacer group Chemical group 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，其中结构包括：基底，所述基底上具有侧墙结构；位于基底上的介质层、以及位于所述介质层内的开口，且所述开口暴露出侧墙结构的侧壁表面，所述开口包括：第一区和位于第一区上的第二区，所述开口的第一区的侧壁和所述开口的底部之间具有第一夹角；位于所述开口的第一区内的过渡层，且所述过渡层的材料和侧墙结构的材料不同。所述半导体结构的性能较好。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，传统的平面式的金属-氧化物半导体场效应晶体管(MOSFET)对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，以及位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
然而，当元件的尺寸再进一步缩小时，以鳍式场效应晶体管来说，栅极和源极/漏极之间的寄生电容(parasitic capacitance)会随着增加，使元件缩小化所带来的整体电路效能的提升受到阻碍。
采用现有鳍式场效应晶体管(Fin FET)形成的半导体结构，性能亟需提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底上具有侧墙结构；位于基底上的介质层、以及位于所述介质层内的开口，且所述开口暴露出侧墙结构的侧壁表面，所述开口包括：第一区和位于第一区上的第二区，所述开口的第一区的侧壁和所述开口的底部之间具有第一夹角；位于所述开口的第一区内的过渡层，且所述过渡层的材料和侧墙结构的材料不同。
可选的，所述过渡层的材料包括：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、碳氮氧化硅、碳硼化硅或者碳氮化硅。
可选的，所述第一夹角为锐角。
可选的，还包括：位于所述开口内的栅极结构，所述栅极结构覆盖所述过渡层表面。
可选的，所述栅极结构包括：位于开口侧壁表面和底部表面的栅介质层、以及位于栅介质层表面的栅电极层。
可选的，所述基底包括衬底、位于衬底表面的鳍部、以及覆盖部分所述鳍部侧壁表面的隔离结构，且所述隔离结构的顶部表面低于所述鳍部的顶部表面；所述栅极结构和侧墙结构横跨所述鳍部，且所述侧墙结构位于所述隔离结构表面；所述半导体结构还包括：位于所述栅极结构和侧墙结构两侧的基底内的源漏掺杂层。
可选的，所述侧墙结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、碳氮氧化硅、碳硼化硅或者碳氮化硅。
可选的，所述侧墙结构包括：位于栅极结构侧壁表面的偏移侧墙、以及位于所述偏移侧墙侧壁表面的主侧墙。
可选的，所述过渡层填充于所述开口的第一区内，且所述过渡层的侧壁齐平于所述侧墙结构的侧壁。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有伪栅极层，所述伪栅极层侧壁表面具有侧墙结构；在所述基底上形成介质层，所述介质层暴露出所述伪栅极层顶部表面和侧墙结构的顶部表面；去除所述伪栅极层，在所述介质层内形成开口，所述开口包括：第一区和位于第一区上的第二区，所述开口的第一区的侧壁和所述开口的底部之间具有第一夹角；在开口的第一区内形成过渡层，且所述过渡层的材料和侧墙结构的材料不同。
可选的，所述基底包括衬底、位于衬底表面的鳍部、以及覆盖部分所述鳍部侧壁表面的隔离结构，且所述隔离结构的顶部表面低于所述鳍部的顶部表面，所述伪栅极和侧墙结构两侧的基底内具有源漏掺杂层；所述伪栅极层和侧墙结构横跨所述鳍部，且所述伪栅极层和侧墙结构位于所述隔离结构表面；所述伪栅极层的形成方法包括：在所述鳍部和隔离结构表面形成伪栅极材料膜，所述伪栅极材料膜的顶部表面高于所述鳍部的顶部表面；在所述伪栅极材料膜表面形成图形化层，所述图形化层内具有图案，所述图案用于定义伪栅极层的位置和尺寸；以所述图形化层为掩膜，刻蚀所述伪栅极材料膜，直至暴露出鳍部顶部表面和隔离结构顶部表面，形成所述伪栅极层。
可选的，所述伪栅极层包括：底部区和位于所述底部区上的顶部区，且所述伪栅极层的底部区的侧壁和所述伪栅极层的底部表面具有第二夹角；所述第二夹角为锐角。
可选的，所述过渡层的形成方法包括：在所述开口的侧壁表面和底部表面形成过渡材料膜，且所述过渡材料膜的材料和侧墙结构的材料不同；刻蚀所述过渡材料膜，直至暴露出开口的侧壁表面，所述过渡材料膜形成过渡层。
可选的，所述过渡材料膜还位于介质层顶部表面和侧墙结构的顶部表面；所述过渡材料膜的厚度范围为2纳米～8纳米。
可选的，所述过渡材料膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
可选的，刻蚀所述过渡材料膜的方法包括：采用第一刻蚀工艺，去除位于开口底部表面的过渡材料膜，在所述开口的侧壁表面形成初始过渡层；采用第二刻蚀工艺，刻蚀所述初始过渡层，直至暴露出开口的侧壁表面，使所述初始过渡层形成过渡层。
可选的，所述第一刻蚀工艺为各向异性的干法刻蚀工艺；所述第二刻蚀工艺为各向同性的刻蚀工艺。
可选的，刻蚀所述过渡材料膜的方法包括：采用第三刻蚀工艺，刻蚀所述过渡材料膜，直至暴露出开口的侧壁表面，在开口的第一区内形成所述过渡层。
可选的，所述第三刻蚀工艺为各向同性的刻蚀工艺。
可选的，所述伪栅极层顶部表面还具有保护层，所述伪栅极层、侧墙结构以及保护层构成伪栅极结构；所述介质层的形成方法包括：在所述基底上形成介质材料膜，所述介质材料膜覆盖伪栅极结构的侧壁表面和顶部表面；平坦化所述介质材料膜，直至暴露出伪栅极层顶部表面，形成所述介质层，所述介质层覆盖侧墙结构侧壁表面。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中包括：位于所述开口的第一区内的过渡层，且所述过渡层的材料和侧墙结构的材料不同。所述过渡层能够起到绝缘作用，从而所述过渡层和侧墙结构能够共同用于隔离后续在开口内形成的栅极结构和位于基底内的源漏掺杂层，使得栅极结构和源漏掺杂层之间有足够厚度的绝缘材料，有效减小栅极结构和源漏掺杂层之间的寄生电容，进而提高形成的半导体结构的性能。
本发明技术方案提供的半导体结构的形成方法中，通过在开口的第一区内形成过渡层，所述过渡层能够起到绝缘作用，从而所述过渡层和侧墙结构能够共同用于隔离后续在开口内形成的栅极结构和位于基底内的源漏掺杂层，使得栅极结构和源漏掺杂层之间有足够厚度的绝缘材料，有效减小栅极结构和源漏掺杂层之间的寄生电容，进而提高形成的半导体结构的性能。
附图说明
图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
图6至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图4是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1和图2，图2为沿A-A1方向上的剖面结构示意图，提供基底100，所述基底100表面具有伪栅极层110，所述伪栅极层110侧壁表面具有侧墙结构120，所述伪栅极层110和侧墙结构120两侧的基底100内具有源漏掺杂层130。
请参考图3，图3为在图2基础上的示意图，在所述基底100上形成介质层140，且所述介质层140暴露出所述伪栅极层110顶部表面和侧墙结构120的顶部表面。
请参考图4，去除所述伪栅极层110，在所述介质层140内形成开口150。
请参考图5，在所述开口150内形成栅极结构160。
上述方法中，形成所述源漏掺杂层130需要进行退火工艺步骤，从而激活注入的离子。通过形成源漏掺杂层130之后，去除伪栅极层110，在所述介质层140内形成开口150；在所述开口150内形成所述栅极结构160的后栅工艺，能够避免退火工艺对栅极结构160中的材料产生高温影响，有利于提高形成的半导体结构的性能。
然而，在去除所述伪栅极层110的过程中，容易对位于伪栅极层110侧壁表面的侧墙结构120造成过刻蚀，尤其是对侧墙结构120的底部造成过刻蚀，导致侧墙结构120的底部的厚度被减薄。由于所述侧墙结构120位于所述伪栅极层110和源漏掺杂层130之间，所述侧墙结构120的厚度过薄，容易产生寄生电容，影响形成的半导体结构的性能。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有伪栅极层，所述伪栅极层侧壁表面具有侧墙结构；在所述基底上形成介质层，所述介质层暴露出所述伪栅极层顶部表面和侧墙结构的顶部表面；去除所述伪栅极层，在所述介质层内形成开口，所述开口包括：第一区和位于第一区上的第二区，所述开口的第一区的侧壁和所述开口的底部之间具有第一夹角；在开口的第一区内形成过渡层，且所述过渡层的材料和侧墙结构的材料不同。所述方法形成的半导体结构的性能较高。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图6和图7，图7为图6沿A2-A3方向上的剖面结构示意图，提供基底200，所述基底200表面具有伪栅极层210，所述伪栅极层210侧壁表面具有侧墙结构220。
在本实施例中，所述基底200包括：衬底(未标示)，位于衬底表面的鳍部(未标示)、以及覆盖部分所述鳍部侧壁表面的隔离结构(未标示)，且所述隔离结构顶部表面低于鳍部的顶部表面；所述伪栅极层210和侧墙结构220横跨所述鳍部，且所述伪栅极层210和侧墙结构220位于所述隔离结构表面；所述伪栅极层210和侧墙结构220两侧的基底200内具有源漏掺杂层230。
在本实施例中，通过刻蚀初始衬底形成衬底和位于衬底表面的鳍部。在其他实施例中，在衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
所述隔离结构的材料包括：氧化硅、氮氧化物或氮化硅。在本实施例中，所述隔离结构的材料为氧化硅，氧化硅能够与硅基底很好地粘附。
所述隔离结构用于实现不同半导体器件之间的电隔离。
请继续参考图6和图7，形成所述隔离结构之后，形成横跨所述鳍部的伪栅极层210。
所述伪栅极层210和所述保护层的形成方法包括：在所述鳍部和隔离结构表面形成伪栅极材料膜(未示出)，所述伪栅极材料膜的顶部表面高于所述鳍部的顶部表面；在所述伪栅极材料膜表面形成图形化层(未示出)，所述图形化层内具有图案，所述图案用于定义伪栅极层的位置和尺寸；以所述图形化层为掩膜，刻蚀所述伪栅极材料膜，直至暴露出鳍部顶部表面和隔离结构顶部表面，形成所述伪栅极层210。
由于在刻蚀所述伪栅极材料膜形成所述伪栅极层210的过程中，位于鳍部和隔离结构交界处的伪栅极材料膜不容易被刻蚀去除，导致形成的伪栅极层210的底部向外凸出。
所述伪栅极层210包括：底部区A和位于所述底部区A上的顶部区B，且所述伪栅极层210的底部区A的侧壁和所述伪栅极层210的底部表面具有第二夹角b；所述第二夹角b为锐角。
在本实施例中，所述伪栅极层210顶部表面还具有保护层(未示出)。
在本实施例中，所述伪栅电极材料层位于隔离结构表面，且覆盖鳍部的顶部表面和侧壁表面。
在其他实施例中，形成所述隔离结构之后，形成所述伪栅电极材料层之前，还包括：在所述基底表面形成伪栅介质材料层；形成所述伪栅介质材料层之后，在所述伪栅介质材料层表面形成所述伪栅电极材料层；以所述图形化层为掩膜，刻蚀所述伪栅电极材料层和伪栅介质材料层，在所述基底表面形成伪栅介质层和位于伪栅介质层表面的伪栅极层。
形成所述伪栅极层210和保护层之后，形成所述侧墙结构220。
所述侧墙结构220的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
在本实施例中，所述侧墙结构220包括：位于伪栅极层210侧壁表面和保护层侧壁表面的偏移侧墙(图中未示出)、以及位于所述偏移侧墙侧壁表面的主侧墙(图中未示出)。
所述偏移侧墙用于后续定义轻掺杂区的位置。
所述主侧墙用于后续定义源漏掺杂层的位置。
在本实施例中，所述偏移侧墙和主侧墙的材料相同，均为氮化硅。在其他实施例中，所述偏移侧墙和主侧墙的材料不同。
需要说明的是，在本实施例中，所述伪栅极层210、侧墙结构220以及保护层构成伪栅极结构(未示出)。在其他实施例中，由于还形成了伪栅介质层，因此所述伪栅极层、伪栅介质、侧墙结构以及保护层构成伪栅极结构。
请继续参考图6和图7，形成所述侧墙结构220之后，形成所述源漏掺杂层230。
所述源漏掺杂层230的形成方法包括：以所述伪栅极层210和侧墙结构220为掩膜，刻蚀所述基底200，在所述基底200内形成源漏开口(未示出)；采用外延生长工艺，在所述源漏开口内形成所述源漏掺杂层230。
在本实施例中，所述半导体结构的形成方法还包括：在形成所述偏移侧墙之后，形成所述主侧墙之前，以所述伪栅极层210和所述偏移侧墙为掩膜，在所述偏移侧墙两侧的基底200内形成轻掺杂区(图中未示出)。
接着，在所述基底上形成介质层，且所述介质层暴露出所述伪栅极层顶部表面和侧墙结构的顶部表面，具体形成所述介质层的过程请参考图8至图9。
请参考图8，图8为在图7基础上的示意图，在所述基底200上形成介质材料膜240，所述介质材料膜240覆盖伪栅极结构的侧壁表面和顶部表面。
在本实施例中，所述介质材料膜240位于隔离结构表面，还覆盖鳍部的侧壁表面和顶部表面。
形成所述介质材料膜240的工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
所述介质材料膜240的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
在本实施例中，所述介质材料膜240的材料为氧化硅。
请参考图9，平坦化所述介质材料膜240，直至暴露出伪栅极层210顶部表面，形成介质层250，所述介质层250覆盖侧墙结构220侧壁表面。
所述介质层250为后续形成器件提供支撑。
平坦化所述介质材料膜240的工艺包括：化学机械研磨工艺或者刻蚀工艺。
在本实施例中，采用化学机械研磨工艺平坦化所述介质材料膜240。
由于所述介质层250由通过对介质材料膜240进行平坦化处理而形成，所述介质层250的材料包括：氧化硅、氮化硅、碳氮化硅、碳化硅、氧化铝、氧化铪、氮氧化硅或碳氧化硅。
在本实施例中，所述介质层250的材料为氧化硅。
请参考图10，去除所述伪栅极层210，在所述介质层250内形成开口260，所述开口260包括：第一区I和位于第一区I上的第二区II，所述开口260的第一区I的侧壁和所述开口260的底部表面之间具有第一夹角a。
所述开口260用于后续填充材料形成栅极结构。
去除所述伪栅极层210的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一夹角a为锐角。
由于所述伪栅极层210包括：底部区A和位于所述底部区A上的顶部区B，且所述伪栅极层210的底部区A的侧壁和所述伪栅极层210的底部表面具有第二夹角b，所述第二夹角b为锐角，使得在去除所述伪栅极层210形成所述开口260的过程中，不容易去除所述伪栅极层210的底部区A。为了彻底去除所述伪栅极层210，容易对底部区A的材料造成过刻蚀，不仅刻蚀去除伪栅极层210，还会将暴露出的侧墙结构220造成一定的刻蚀，尤其是对侧墙结构220的底部的厚度造成较大的刻蚀损伤，致使侧墙结构220底部的厚度较薄，且形成的所述开口260呈上小下大的形状。
接着，在开口260的第一区I内形成过渡层，且所述过渡层的材料和侧墙结构的材料不同，具体形成所述过渡层的过程请参考图11至图13。
请参考图11，在所述开口260的侧壁表面和底部表面形成过渡材料膜270，且所述过渡材料膜270的材料和侧墙结构220的材料不同。
在本实施例中，所述过渡材料膜270还位于介质层250顶部表面和侧墙结构220的顶部表面。
所述过渡材料膜270的材料包括：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、碳氮化硅、碳硼化硅或者碳氮化硅。
所述过渡材料膜270的材料优选为：碳氮化硅、碳硼化硅或者碳氮化硅。
在本实施例中，所述过渡材料膜270的材料为碳硼化硅。
由于所述过渡材料膜270的材料和侧墙结构220的材料不同，因此，后续通过刻蚀所述过渡材料膜270形成过渡层的过程中，采用的刻蚀工艺对所述过渡材料膜270和侧墙结构220具有刻蚀选择性，从而不会对侧墙结构220造成刻蚀损耗，使得所述侧墙结构220的厚度不被减小，从而具有一定厚度的侧墙结构220，能够充分对后续在开口260内形成的栅极结构和源漏掺杂层230之间起到隔离绝缘作用，有效减少寄生电容，使得形成的半导体结构的性能较高。
所述过渡材料膜270的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
在本实施例中，采用原子层沉积工艺形成所述过渡材料膜270，由于所述原子层沉积工艺的台阶覆盖性较好，形成的过渡材料膜270的厚度均一性较好，使得形成的过渡材料膜270的形貌较好。有利于后续刻蚀所述过渡材料膜270暴露出开口260侧壁表面的过程中，对侧墙结构220造成的刻蚀损伤较小。
所述过渡材料膜270的厚度范围为2纳米～8纳米。
需要说明的是，所述厚度指的是在垂直于侧墙结构220侧壁方向上的尺寸。
选择所述厚度范围的过渡材料膜270的意义在于：若所述过渡材料膜270的厚度小于2纳米，则厚度太薄的过渡材料膜270，在后续刻蚀所述过渡材料膜270直至暴露出侧墙结构220侧壁表面从而形成过渡层的过程中，所述过渡层不能够充分填充满所述开口260的第一区I内，导致无法有效降低后续位于开口260的栅极结构和源漏掺杂层230之间的寄生电容，不利用提高半导体结构的性能；若所述过渡材料膜270的厚度大于8纳米，在保证形成的过渡层能够填充满所述开口260的第一区I内时，由于所述过渡材料膜270的厚度太厚，还要去除位于侧墙结构220侧壁表面的过渡材料膜270，以避免占用后续形成的栅极结构的尺寸，因此，导致工艺时间和成本都较高，不利于提高生产效率。
形成所述过渡材料膜270之后，刻蚀所述过渡材料膜270，直至暴露出开口260的侧壁表面，所述过渡材料膜270形成过渡层，刻蚀所述过渡材料膜270包括：第一刻蚀工艺和第二刻蚀工艺，具体过程请参考图12至图13。
请参考图12，采用第一刻蚀工艺，去除位于开口260底部表面的过渡材料膜270，在所述开口260的侧壁表面形成初始过渡层271。
在本实施例中，所述初始过渡层271还位于所述开口260的第一区I的侧壁表面。
所述第一刻蚀工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在实施例中，所述第一刻蚀工艺为各向异性的干法刻蚀工艺，通过所述干法刻蚀工艺，能够较好的去除位于开口260底部表面的过渡材料膜270。同时，由于位于开口260的第一区I表面的过渡材料膜270不容易接触到刻蚀气体，使得位于开口260的第一区I表面的过渡材料膜270也被保留不易去除。
请参考图13，采用第二刻蚀工艺，刻蚀所述初始过渡层271，直至暴露出开口260的侧壁表面，使所述初始过渡层271形成过渡层272。
所述过渡层272填充于所述开口260的第一区I内，且所述过渡层272的侧壁齐平于所述侧墙结构220的侧壁。
具体地，在垂直于基底200表面方向上，所述过渡层272朝向开口260一侧的侧壁与所述偏移侧墙朝向开口260一侧的侧壁齐平。
所述第二刻蚀工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第二刻蚀工艺为各向同性的干法刻蚀。
所述第二刻蚀工艺能够较好的将位于开口260侧壁表面的材料去除，同时，容易在开口260的第一区I内填充满材料。
至此，通过所述第一刻蚀工艺和第二刻蚀工艺，使过渡层272位于所述开口260底部的开口260的第一区I内，且所述过渡层272的侧壁表面齐平于侧墙结构220的侧壁表面。
通过在开口260的第一区I内形成过渡层272，所述过渡层272能够起到较好的绝缘作用，从而所述过渡层272和侧墙结构220能够共同用于隔离位于开口260内的栅极结构280和基底200内的源漏掺杂层230，使得栅极结构280和源漏掺杂层230之间有足够厚度的绝缘材料，有效减小栅极结构280和源漏掺杂层之230间的寄生电容，进而提高形成的半导体结构的性能。
在其他实施例中，采用第三刻蚀工艺，刻蚀所述过渡材料膜，直至暴露出开口的侧壁表面，在开口的第一区内形成所述过渡层。所述第三刻蚀工艺为各向同性的干法刻蚀。
请参考图14，形成所述过渡层272之后，在所述开口260内形成栅极结构280，所述栅极结构280覆盖所述过渡层272表面。
所述栅极结构280包括：位于开口260侧壁表面和底部表面的栅介质层(图中未示出)、以及位于栅介质层表面的栅电极层(图中未示出)，且所述栅电极层顶部表面齐平于介质层250顶部表面。
所述栅极结构280的形成方法包括：在所述开口260侧壁表面和底部表面、以及介质层250表面形成栅介质材料层(图中未示出)；在所述栅介质材料层表面形成栅电极材料层(图中未示出)，且所述栅电极材料层填充满所述开口260；平坦化所述栅电极材料层和栅介质材料层，直至暴露出介质层250表面，形成所述栅介质层和位于栅介质层表面的栅电极层。
相应的，本发明实施例提供一种采用上述方法形成的半导体结构，请继续参考图13，包括：基底200，所述基底200上具有侧墙结构220；位于基底200上的介质层250、以及位于所述介质层250内的开口260(图10中所示)，所述开口260包括：第一区I和位于第一区I上的第二区II，所述开口260的第一区I的侧壁和所述开口260的底部之间具有第一夹角a(图10中所示)；位于所述开口260的第一区I内的过渡层272，且所述过渡层272的材料和侧墙结构220的材料不同。
所述过渡层272位于开口260的第一区I内，所述过渡层272能够起到绝缘作用，从而所述过渡层272和侧墙结构220能够共同用于隔离位于开口260内的栅极结构280和基底200内的源漏掺杂层230，使得栅极结构280和源漏掺杂层230之间有足够厚度的绝缘材料，有效减小栅极结构280和源漏掺杂层之230间的寄生电容，进而提高形成的半导体结构的性能。
以下结合附图详细说明。
所述过渡层272的材料包括：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、碳氮氧化硅、碳硼化硅或者碳氮化硅。
在本实施例中，所述过渡层272的材料为碳硼化硅。
所述第一夹角a为锐角。
所述半导体结构还包括：位于所述开口260内的栅极结构280，所述栅极结构280覆盖所述过渡层272表面。
所述栅极结构280包括：位于开口侧壁表面和底部表面的栅介质层(图中未示出)、以及位于栅介质层表面的栅电极层(图中未示出)。
在本实施例中，所述基底200包括衬底(未标示)、位于衬底表面的鳍部(未标示)、以及覆盖部分所述鳍部侧壁表面的隔离结构(未标示)，且所述隔离结构的顶部表面低于所述鳍部的顶部表面；所述栅极结构280和侧墙结构220横跨所述鳍部，且所述侧墙结构位于所述隔离结构表面；所述半导体结构还包括：位于所述栅极结构280和侧墙结构220两侧的基底200内的源漏掺杂层230。
所述侧墙结构220的材料包括：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、碳氮氧化硅、碳硼化硅或者碳氮化硅。
在本实施例中，所述侧墙结构220的材料为氮化硅。
在本实施例中，所述侧墙结构220包括：位于伪栅极层210侧壁表面和保护层侧壁表面的偏移侧墙(图中未示出)、以及位于所述偏移侧墙侧壁表面的主侧墙(图中未示出)。
在本实施例中，所述过渡层272填充于所述开口260的第一区I内，且所述过渡层272的侧壁齐平于所述侧墙结构220的侧壁。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构，其特征在于，包括：
基底，所述基底上具有侧墙结构；
位于基底上的介质层、以及位于所述介质层内的开口，且所述开口暴露出侧墙结构的侧壁表面，所述开口包括：第一区和位于第一区上的第二区，所述开口的第一区的侧壁和所述开口的底部之间具有第一夹角；
位于所述开口的第一区内的过渡层，且所述过渡层的材料和侧墙结构的材料不同；
所述过渡层填充于所述开口的第一区内，且所述过渡层的侧壁齐平于所述侧墙结构的侧壁。
2.如权利要求1所述的半导体结构，其特征在于，所述过渡层的材料包括：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、碳氮氧化硅、碳硼化硅或者碳氮化硅。
3.如权利要求1所述的半导体结构，其特征在于，所述第一夹角为锐角。
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述开口内的栅极结构，所述栅极结构覆盖所述过渡层表面。
5.如权利要求4所述的半导体结构，其特征在于，所述栅极结构包括：位于开口侧壁表面和底部表面的栅介质层、以及位于栅介质层表面的栅电极层。
6.如权利要求4所述的半导体结构，其特征在于，所述基底包括衬底、位于衬底表面的鳍部、以及覆盖部分所述鳍部侧壁表面的隔离结构，且所述隔离结构的顶部表面低于所述鳍部的顶部表面；所述栅极结构和侧墙结构横跨所述鳍部，且所述侧墙结构位于所述隔离结构表面；所述半导体结构还包括：位于所述栅极结构和侧墙结构两侧的基底内的源漏掺杂层。
7.如权利要求1所述的半导体结构，其特征在于，所述侧墙结构的材料包括：氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氧化铪、碳氮氧化硅、碳硼化硅或者碳氮化硅。
8.如权利要求1所述的半导体结构，其特征在于，所述侧墙结构包括：位于栅极结构侧壁表面的偏移侧墙、以及位于所述偏移侧墙侧壁表面的主侧墙。
9.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有伪栅极层，所述伪栅极层侧壁表面具有侧墙结构；
在所述基底上形成介质层，所述介质层暴露出所述伪栅极层顶部表面和侧墙结构的顶部表面；
去除所述伪栅极层，在所述介质层内形成开口，所述开口包括：第一区和位于第一区上的第二区，所述开口的第一区的侧壁和所述开口的底部之间具有第一夹角；
在开口的第一区内形成过渡层，且所述过渡层的材料和侧墙结构的材料不同；所述过渡层的形成方法包括：在所述开口的侧壁表面和底部表面形成过渡材料膜，且所述过渡材料膜的材料和侧墙结构的材料不同；刻蚀所述过渡材料膜，直至暴露出开口的侧壁表面，所述过渡材料膜形成过渡层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述基底包括衬底、位于衬底表面的鳍部、以及覆盖部分所述鳍部侧壁表面的隔离结构，且所述隔离结构的顶部表面低于所述鳍部的顶部表面，所述伪栅极层和侧墙结构两侧的基底内具有源漏掺杂层；所述伪栅极层和侧墙结构横跨所述鳍部，且所述伪栅极层和侧墙结构位于所述隔离结构表面；所述伪栅极层的形成方法包括：在所述鳍部和隔离结构表面形成伪栅极材料膜，所述伪栅极材料膜的顶部表面高于所述鳍部的顶部表面；在所述伪栅极材料膜表面形成图形化层，所述图形化层内具有图案，所述图案用于定义伪栅极层的位置和尺寸；以所述图形化层为掩膜，刻蚀所述伪栅极材料膜，直至暴露出鳍部顶部表面和隔离结构顶部表面，形成所述伪栅极层。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述伪栅极层包括：底部区和位于所述底部区上的顶部区，且所述伪栅极层的底部区的侧壁和所述伪栅极层的底部表面具有第二夹角；所述第二夹角为锐角。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述过渡材料膜还位于介质层顶部表面和侧墙结构的顶部表面；所述过渡材料膜的厚度范围为2纳米～8纳米。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，所述过渡材料膜的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
14.如权利要求9所述的半导体结构的形成方法，其特征在于，刻蚀所述过渡材料膜的方法包括：采用第一刻蚀工艺，去除位于开口底部表面的过渡材料膜，在所述开口的侧壁表面形成初始过渡层；采用第二刻蚀工艺，刻蚀所述初始过渡层，直至暴露出开口的侧壁表面，使所述初始过渡层形成过渡层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺为各向异性的干法刻蚀工艺；所述第二刻蚀工艺为各向同性的刻蚀工艺。
16.如权利要求9所述的半导体结构的形成方法，其特征在于，刻蚀所述过渡材料膜的方法包括：采用第三刻蚀工艺，刻蚀所述过渡材料膜，直至暴露出开口的侧壁表面，在开口的第一区内形成所述过渡层。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第三刻蚀工艺为各向同性的刻蚀工艺。
18.如权利要求9所述的半导体结构的形成方法，其特征在于，所述伪栅极层顶部表面还具有保护层，所述伪栅极层、侧墙结构以及保护层构成伪栅极结构；所述介质层的形成方法包括：在所述基底上形成介质材料膜，所述介质材料膜覆盖伪栅极结构的侧壁表面和顶部表面；平坦化所述介质材料膜，直至暴露出伪栅极层顶部表面，形成所述介质层，所述介质层覆盖侧墙结构侧壁表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010071718.5A CN113224157B (zh) | 2020-01-21 | 2020-01-21 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010071718.5A CN113224157B (zh) | 2020-01-21 | 2020-01-21 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113224157A CN113224157A (zh) | 2021-08-06 |
| CN113224157B true CN113224157B (zh) | 2022-10-25 |
Family
ID=77085304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010071718.5A Active CN113224157B (zh) | 2020-01-21 | 2020-01-21 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113224157B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336739A (zh) * | 2014-08-15 | 2016-02-17 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN105655392A (zh) * | 2014-10-01 | 2016-06-08 | 台湾积体电路制造股份有限公司 | 具有设计的轮廓的栅极结构及其形成方法 |
| CN105826176A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9425317B1 (en) * | 2015-02-26 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd | Fin field effect transistor (FinFET) device structure with Ge-doped inter-layer dielectric (ILD) structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008059648B4 (de) * | 2008-11-28 | 2011-12-22 | Advanced Micro Devices, Inc. | Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird |
-
2020
- 2020-01-21 CN CN202010071718.5A patent/CN113224157B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336739A (zh) * | 2014-08-15 | 2016-02-17 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN105655392A (zh) * | 2014-10-01 | 2016-06-08 | 台湾积体电路制造股份有限公司 | 具有设计的轮廓的栅极结构及其形成方法 |
| CN105826176A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9425317B1 (en) * | 2015-02-26 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd | Fin field effect transistor (FinFET) device structure with Ge-doped inter-layer dielectric (ILD) structure |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113224157A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113555285A (zh) | 半导体结构的形成方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN104733315A (zh) | 半导体结构的形成方法 | |
| CN107785318B (zh) | 半导体结构的制造方法 | |
| CN107045979B (zh) | 半导体结构的形成方法 | |
| CN111129142B (zh) | 半导体器件及其形成方法 | |
| CN107968053B (zh) | 半导体器件及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN113224157B (zh) | 半导体结构及其形成方法 | |
| CN108573870B (zh) | 鳍式场效应管及其形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN112017961B (zh) | 半导体结构及其形成方法 | |
| CN110690218B (zh) | 半导体器件及其形成方法 | |
| CN113871351A (zh) | 半导体结构及其形成方法 | |
| TWI518792B (zh) | 半導體製程 | |
| CN113745108A (zh) | 半导体结构及其形成方法 | |
| CN107731917B (zh) | 半导体结构的形成方法 | |
| CN113078214B (zh) | 半导体结构及其形成方法 | |
| CN112928023B (zh) | 半导体结构及其形成方法 | |
| CN111508842B (zh) | 半导体器件及其形成方法 | |
| CN112928024B (zh) | 半导体结构及其形成方法 | |
| CN113113486B (zh) | 半导体器件及其形成方法 | |
| CN112786452B (zh) | 半导体结构及其形成方法 | |
| CN107492501B (zh) | 鳍式场效应管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |