CN105655392A - 具有设计的轮廓的栅极结构及其形成方法 - Google Patents

具有设计的轮廓的栅极结构及其形成方法 Download PDF

Info

Publication number
CN105655392A
CN105655392A CN201410817552.1A CN201410817552A CN105655392A CN 105655392 A CN105655392 A CN 105655392A CN 201410817552 A CN201410817552 A CN 201410817552A CN 105655392 A CN105655392 A CN 105655392A
Authority
CN
China
Prior art keywords
width
gate structure
metal gate
gradient
mid portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410817552.1A
Other languages
English (en)
Other versions
CN105655392B (zh
Inventor
郑楷黎
张哲诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105655392A publication Critical patent/CN105655392A/zh
Application granted granted Critical
Publication of CN105655392B publication Critical patent/CN105655392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了半导体结构及其形成方法。该半导体结构包括形成在衬底上方的具有弯曲侧壁的金属栅极结构。该半导体结构还包括形成在金属栅极结构的弯曲侧壁上的间隔件。此外，金属栅极结构的每个弯曲侧壁均具有顶部、中间部分和底部，并且金属栅极结构的弯曲侧壁的中间部分和底部之间的角小于180°。

Description

具有设计的轮廓的栅极结构及其形成方法
技术领域
本发明涉及集成电路器件，更具体地，涉及具有设计的轮廓的栅极结构及其形成方法。
背景技术
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。
用于增大计算机中的性能的一个重要驱动力是较高集成度的电路。这通过使给定芯片上的器件尺寸微型化或缩小来实现。容差在能够使芯片上的尺寸缩小方面起着重要作用。
随着技术节点缩小，在一些集成电路(IC)设计中，期望用金属栅极代替通常的多晶硅栅极以在部件尺寸减小的情况下改进器件性能。形成金属栅极的一个工艺称为“后栅极”工艺。在“后栅极”工艺中，最后制造金属栅极，这允许后续工艺的数量减少。
然而，虽然现有的“后栅极”工艺对于它们的预期目的通常已经足够，但是随着器件不断按比例缩小，它们不是在所有方面都已完全令人满意。
发明内容
为了解决现有技术中存在的问题，本发明提供了一种半导体结构，包括：金属栅极结构，形成在衬底上方并且具有弯曲侧壁；以及间隔件，形成在所述金属栅极结构的所述弯曲侧壁上，其中，所述金属栅极结构的每个弯曲侧壁均具有顶部、中间部分和底部，并且所述金属栅极结构的弯曲侧壁的所述中间部分和所述底部之间的角小于180°。
在上述半导体结构中，其中，所述金属栅极结构具有第一宽度、第二宽度和第三宽度，并且其中，所述第一宽度是从所述金属栅极结构的弯曲侧壁的所述顶部和所述中间部分的相交处测量的宽度，所述第二宽度是从所述金属栅极结构的弯曲侧壁的所述中间部分和所述底部的相交处测量的宽度，所述第三宽度是从所述金属栅极结构的底面测量的宽度，并且所述第二宽度大于所述第一宽度。
在上述半导体结构中，其中，所述金属栅极结构具有第一宽度、第二宽度和第三宽度，并且其中，所述第一宽度是从所述金属栅极结构的弯曲侧壁的所述顶部和所述中间部分的相交处测量的宽度，所述第二宽度是从所述金属栅极结构的弯曲侧壁的所述中间部分和所述底部的相交处测量的宽度，所述第三宽度是从所述金属栅极结构的底面测量的宽度，并且所述第二宽度大于所述第一宽度，其中，所述第二宽度与所述第一宽度的比率在从约1.01至约1.51的范围内。
在上述半导体结构中，其中，所述金属栅极结构具有第一宽度、第二宽度和第三宽度，并且其中，所述第一宽度是从所述金属栅极结构的弯曲侧壁的所述顶部和所述中间部分的相交处测量的宽度，所述第二宽度是从所述金属栅极结构的弯曲侧壁的所述中间部分和所述底部的相交处测量的宽度，所述第三宽度是从所述金属栅极结构的底面测量的宽度，并且所述第二宽度大于所述第一宽度，其中，所述第二宽度与所述第三宽度的比率在从约1.01至约1.44的范围内。
在上述半导体结构中，其中，所述弯曲侧壁的所述顶部具有第一倾斜度，所述弯曲侧壁的所述中间部分具有第二倾斜度，所述弯曲侧壁的所述底部具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同。
根据本发明的另一方面，提供了一种半导体结构，包括：金属栅极结构，形成在衬底上方；以及间隔件，形成在所述金属栅极结构的侧壁上，其中，所述金属栅极结构具有底面和弯曲侧壁，并且所述底面和所述弯曲侧壁之间的角大于90°。
在上述半导体结构中，其中，所述金属栅极结构具有顶部、中间部分和底部，所述金属栅极结构的所述弯曲侧壁在所述顶部处具有第一倾斜度、在所述中间部分处具有第二倾斜度和在所述底部处具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同。
在上述半导体结构中，其中，所述金属栅极结构具有顶部、中间部分和底部，所述金属栅极结构的所述弯曲侧壁在所述顶部处具有第一倾斜度、在所述中间部分处具有第二倾斜度和在所述底部处具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同，其中，所述金属栅极结构的所述顶部和所述中间部分之间的界面具有第一宽度，并且所述金属栅极结构的所述中间部分和所述底部之间的界面具有大于所述第一宽度的第二宽度。
在上述半导体结构中，其中，所述金属栅极结构具有顶部、中间部分和底部，所述金属栅极结构的所述弯曲侧壁在所述顶部处具有第一倾斜度、在所述中间部分处具有第二倾斜度和在所述底部处具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同，其中，所述金属栅极结构的所述顶部和所述中间部分之间的界面具有第一宽度，并且所述金属栅极结构的所述中间部分和所述底部之间的界面具有大于所述第一宽度的第二宽度，其中，所述第二宽度与所述第一宽度的比率在从约1.01至约1.51的范围内。
在上述半导体结构中，其中，所述金属栅极结构具有顶部、中间部分和底部，所述金属栅极结构的所述弯曲侧壁在所述顶部处具有第一倾斜度、在所述中间部分处具有第二倾斜度和在所述底部处具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同，其中，所述金属栅极结构的所述中间部分和所述底部之间的界面具有第二宽度，并且所述金属栅极结构的所述底部的底面具有小于所述第二宽度的第三宽度。
在上述半导体结构中，其中，所述金属栅极结构具有顶部、中间部分和底部，所述金属栅极结构的所述弯曲侧壁在所述顶部处具有第一倾斜度、在所述中间部分处具有第二倾斜度和在所述底部处具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同，其中，所述金属栅极结构的所述中间部分和所述底部之间的界面具有第二宽度，并且所述金属栅极结构的所述底部的底面具有小于所述第二宽度的第三宽度，其中，所述第二宽度与所述第三宽度的比率在从约1.01至约1.44的范围内。
在上述半导体结构中，其中，所述金属栅极结构具有顶部、中间部分和底部，所述金属栅极结构的所述弯曲侧壁在所述顶部处具有第一倾斜度、在所述中间部分处具有第二倾斜度和在所述底部处具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同，其中，所述金属栅极结构的所述中间部分的高度与所述底部的高度的比率在从约1.5至约3的范围内。
根据本发明的又一方面，提供了一种形成半导体结构的方法，包括：在衬底上方形成多晶硅层；在所述多晶硅层上方形成硬掩模结构；蚀刻所述多晶硅层以在所述硬掩模结构下方形成伪栅极结构；在所述伪栅极结构的侧壁上方形成间隔件；以及由金属栅极结构代替所述伪栅极结构，其中，所述伪栅极结构具有顶部宽度、颈部宽度和底部宽度，并且所述颈部宽度大于所述顶部宽度和所述底部宽度。
在上述方法中，其中，蚀刻所述多晶硅层以形成所述伪栅极结构的步骤还包括：通过第一蚀刻工艺蚀刻所述多晶硅层以形成所述伪栅极结构的上部；以及通过第二蚀刻工艺蚀刻所述多晶硅层以形成所述伪栅极结构的底部，其中，在所述第一蚀刻工艺和所述第二蚀刻工艺中均使用第一蚀刻气体和第二蚀刻气体，并且在所述第一蚀刻工艺中使用的所述第一蚀刻气体与所述第二蚀刻气体的体积比小于在所述第二蚀刻工艺中使用的所述第一蚀刻气体与所述第二蚀刻气体的体积比。
在上述方法中，其中，蚀刻所述多晶硅层以形成所述伪栅极结构的步骤还包括：通过第一蚀刻工艺蚀刻所述多晶硅层以形成所述伪栅极结构的上部；以及通过第二蚀刻工艺蚀刻所述多晶硅层以形成所述伪栅极结构的底部，其中，在所述第一蚀刻工艺和所述第二蚀刻工艺中均使用第一蚀刻气体和第二蚀刻气体，并且在所述第一蚀刻工艺中使用的所述第一蚀刻气体与所述第二蚀刻气体的体积比小于在所述第二蚀刻工艺中使用的所述第一蚀刻气体与所述第二蚀刻气体的体积比，其中，所述第一蚀刻气体是CF4，并且所述第二蚀刻气体是Cl2。
在上述方法中，其中，所述颈部宽度与所述顶部宽度的比率在从约1.01至约1.51的范围内。
在上述方法中，其中，所述颈部宽度与所述底部宽度的比率在从约1.01至约1.44的范围内。
在上述方法中，其中，所述顶部宽度是所述伪栅极结构的顶面的宽度，所述底部宽度是所述伪栅极结构的底面的宽度，并且所述颈部宽度是从位于所述伪栅极结构的所述顶面和所述底面之间的位置测量的所述伪栅极结构的最大宽度。
在上述方法中，其中，所述顶部宽度是所述伪栅极结构的顶面的宽度，所述底部宽度是所述伪栅极结构的底面的宽度，并且所述颈部宽度是从位于所述伪栅极结构的所述顶面和所述底面之间的位置测量的所述伪栅极结构的最大宽度，其中，从所述伪栅极结构的所述顶面至所述底面测量第一距离，从所述伪栅极结构的所述底面至测量所述颈部宽度的位置处测量第二距离，并且所述第二距离与所述第一距离的比率在从约0.26至约0.39的范围内。
在上述方法中，其中，所述金属栅极结构具有顶面、底面和弯曲侧壁，并且所述顶面和所述弯曲侧壁之间的角与所述底面和所述弯曲侧壁之间的角均大于90°。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A至图1M是根据一些实施例的形成半导体结构的各个阶段的截面示图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文中使用的空间相对描述符可以同样地作出相应的解释。
根据本发明的一些实施例提供了半导体结构的实施例。该半导体结构包括金属栅极结构。通过后栅极工艺形成金属栅极。其中，形成伪栅极结构并且然后由金属栅极结构代替。伪栅极结构的轮廓设计为改进产生的金属栅极结构的电性能。
图1A至图1M是根据一些实施例的形成半导体结构的各个阶段的截面示图。如图1A所示，根据一些实施例，提供了衬底102。衬底102可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
此外，衬底102可以包括诸如掺杂区、层间介电(ILD)层和/或导电部件的结构。此外，衬底102还可以包括将被图案化的单个或多个材料层。例如，材料层可以包括硅层、介电层和/或掺杂的多晶硅层。
在一些实施例中，衬底102包括多个隔离部件104，诸如浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。隔离部件104配置为隔离在衬底102中和/或上形成的各种元件。
如图1B所示，根据一些实施例，在衬底102上方形成伪栅极介电层106、伪栅电极层108和硬掩模层110。
在一些实施例中，伪栅极介电层106由诸如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐或金属的氮氧化物的高k介电材料制成。高k介电材料的实例包括但不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氮化硅、氮氧化硅、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或其他适用的介电材料。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)或等离子体增强CVD(PECVD)形成伪栅极介电层106。
在一些实施例中，伪栅电极层108是多晶硅层。在一些实施例中，硬掩模层110由氧化硅、氮化硅、氮氧化硅或碳化硅制成。可以通过CVD、PVD、ALD、HDPCVD、MOCVD或PECVD形成硬掩模层110。
接下来，如图1C所示，根据一些实施例，图案化硬掩模层110以形成硬掩模结构112。可以通过光刻图案化工艺图案化硬掩模层110。光刻图案化工艺可以包括光刻胶涂布(例如，旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、干燥(例如，硬烘烤)和/或其他适用的工艺。蚀刻工艺可以包括干蚀刻、湿蚀刻和/或其他蚀刻方法(例如，反应离子蚀刻)。
在伪栅电极层108上方形成硬掩模结构112之后，蚀刻伪栅电极层108和伪栅极介电层106以形成位于硬掩模结构112下方的伪栅极结构114。如图1D和图1E所示，在一些实施例中，实施第一蚀刻工艺116以形成伪栅极结构114的上部118，并且实施第二蚀刻工艺120以形成伪栅极结构114的底部122。如图1E所示，根据一些实施例，伪栅极结构114包括伪栅电极层108和伪栅极介电层106。
更具体地，如图1D所示，根据一些实施例，在第一蚀刻工艺116期间蚀刻伪栅电极层108的上部。在一些实施例中，第一蚀刻工艺116是干蚀刻工艺。在一些实施例中，第一蚀刻工艺116包括使用第一蚀刻气体和第二蚀刻气体。在一些实施例中，第一蚀刻气体是CF4、CH2F2或CHF3。在一些实施例中，第二蚀刻气体是Cl2、HBr或SF6。在一些实施例中，第一蚀刻气体是CF，并且第二蚀刻气体是Cl2。
在一些实施例中，在第一蚀刻工艺116中使用的第一蚀刻气体的流量在从约5sccm至约500sccm的范围内。在一些实施例中，在第一蚀刻工艺116中使用的第二蚀刻气体的流量在从约5sccm至约150sccm的范围内。在一些实施例中，在第一蚀刻工艺116中使用的第一蚀刻气体与第二蚀刻气体的体积比在约1.3至约8.3的范围内。
如图1E所示，根据一些实施例，在形成伪栅极结构114的上部118之后，在第二蚀刻工艺120期间蚀刻伪栅电极层108的底部和伪栅极介电层106。在一些实施例中，第二蚀刻工艺120是干蚀刻工艺。在一些实施例中，第二蚀刻工艺120包括使用与在第一蚀刻工艺116中使用的那些蚀刻气体相同的第一蚀刻气体和第二蚀刻气体。在一些实施例中，在第二蚀刻工艺120中使用的第一蚀刻气体的流量在从约50sccm至约500sccm的范围内。在一些实施例中，在第二蚀刻工艺120中使用的第二蚀刻气体的流量在从约10sccm至约50sccm的范围内。在一些实施例中，在第二蚀刻工艺120中使用的第一蚀刻气体与第二蚀刻气体的体积比在约1.5至约8.5的范围内。
在一些实施例中，在第一蚀刻工艺116中使用的第一蚀刻气体与第二蚀刻气体的体积比小于在第二蚀刻工艺120中使用的第一蚀刻气体与第二蚀刻气体的体积比。通过调整在第一蚀刻工艺116和第二蚀刻工艺120中使用的第一蚀刻气体与第二蚀刻气体的体积比，可以控制产生的伪栅极结构114的轮廓。
例如，当使用的第一蚀刻气体与第二蚀刻气体的体积比相对较小时(诸如在第一蚀刻工艺116中使用的那些)，侧壁(例如，上部118的侧壁)相对于衬底102的顶面的倾斜度将相对较小。另一方面，当使用的第一蚀刻气体与第二蚀刻气体的体积比相对较大时(诸如在第二蚀刻工艺120中使用的那些)，侧壁(例如，底部122的侧壁)相对于衬底102的顶面的倾斜度将相对较大。
此外，如图1E所示，根据一些实施例，伪栅极结构114具有顶部宽度Wt、颈部宽度Wn和底部宽度Wb。顶部宽度Wt可以定义为伪栅极结构114的顶面的宽度。底部宽度Wb可以定义为伪栅极结构114的底面的宽度。颈部宽度Wn可以定义为从位于伪栅极结构114的顶面和底面之间的位置测量的伪栅极结构114的最大宽度。
在一些实施例中，颈部宽度Wn大于顶部宽度Wt和底部宽度Wb。具有相对较大的颈部宽度Wn的伪栅极结构114能够改进在后续工艺中形成的金属栅极结构的电性能，并且该细节将在后文中描述。
在一些实施例中，颈部宽度Wn与顶部宽度Wt的比率在从约1.01至约1.51的范围内。当颈部宽度Wn与顶部宽度Wt的比率太大时，金属栅极和侧壁之间的相对较强的粘附将由于较低的电阻而导致器件正偏移。当颈部宽度Wn与顶部宽度Wt的比率太小时，金属栅极和侧壁之间的相对较弱的粘附将由于较高的电阻而导致器件负偏移。在一些实施例中，颈部宽度Wn与底部宽度Wb的比率在从约1.01至约1.44的范围内。类似地，当颈部宽度Wn与底部宽度Wb的比率太大时，产生的器件将不按设计执行。当颈部宽度Wn与底部宽度Wb的比率太小时，由于较松的金属栅极粘附，器件变得更慢。
应该注意，虽然图1E中示出的伪栅极结构114分为上部118和底部122，但是在上部118和底部122之间不存在实际的界面。也就是说，图1E中示出的虚线仅用于更好地理解本发明的概念，并且不旨在限制本发明的范围。
此外，第一距离D1是从伪栅极结构114的顶面到底面测量的，并且第一距离D1也可以视为伪栅极结构114的高度。第二距离D2是从伪栅极结构114的底面到测量颈部宽度Wn的位置测量的。在一些实施例中，第二距离D2与第一距离D1的比率在从约0.26至约0.39的范围内。
如图1F所示，根据一些实施例，在衬底102上形成伪栅极结构114之后，形成介电层116以覆盖位于衬底102上方的伪栅极结构114。介电层116可以由氮化硅、氧化硅、碳化硅、氮氧化硅或其他适用的材料制成。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)或等离子体增强CVD(PECVD)形成介电层116。
接下来，如图1G所示，根据一些实施例，实施干蚀刻工艺以形成间隔件119。在一些实施例中，干蚀刻工艺包括使用蚀刻气体，并且蚀刻气体包括氦气(He)、氩气(Ar)、溴化氢(HBr)、氮气(N2)、甲烷(CH4)、四氟甲烷(CF4)、单氟甲烷(CH3F)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)、氧气(O2)或它们的组合。
根据一些实施例，在形成间隔件119之后，在衬底102中形成源极和漏极区。更具体地，如图1H所示，根据一些实施例，使衬底102凹进以形成凹槽121。在一些实施例中，凹槽121与间隔件119对准。可以通过干蚀刻工艺形成凹槽121。
然后，如图1I所示，根据一些实施例，进一步蚀刻凹槽121以形成扩展的凹槽121。在一些实施例中，扩展的凹槽121与间隔件119对准。可以通过湿蚀刻工艺形成扩展的凹槽121。
接下来，如图1J所示，根据一些实施例，在扩展的凹槽121中填充半导体材料以形成应变的源极和漏极(SSD)结构124。在一些实施例中，在衬底102的扩展的凹槽121中形成硅锗(SiGe)以形成SiGe源极和漏极结构。应变的源极和漏极结构124可以可选地称为凸起的源极和漏极区。
在一些实施例中，通过外延(epi)工艺形成应变的源极和漏极结构124。外延工艺可以包括选择性外延生长(SEG)工艺、CVD沉积技术(例如，汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延或其他适用的外延工艺。外延工艺可以使用气体和/或液体前体，前体可以与衬底102的组分相互作用。沉积的半导体材料可以与衬底102不同。因此，沟道区可以被应变或施加应力以提高器件的载流子迁移率并且增强器件性能。
此外，在外延工艺期间可以原位掺杂或不掺杂应变的源极和漏极结构124。如果在外延工艺期间不掺杂应变的源极和漏极结构124，则可以在后续工艺中掺杂。例如，可以通过离子注入工艺、等离子体浸没离子注入(PIII)工艺、气体和/或固体源扩散工艺或者其他适用的工艺掺杂应变的源极和漏极结构124。此外，诸如快速热退火工艺的退火工艺可以对应变的源极和漏极结构124进一步处理。然而，应该注意，虽然在图1H至图1M中示出了应变的源极和漏极结构124，但是它们仅是实例，并且本发明的源极和漏极区不限于应变的源极和漏极结构。
如图1K所示，根据一些实施例，在形成应变的源极和漏极结构124之后，形成接触蚀刻停止层(CESL)126以覆盖位于衬底102上方的伪栅极结构114。在一些实施例中，接触蚀刻停止层126由氮化硅、氮氧化硅和/或其他适用的材料制成。可以通过等离子体增强CVD、低压CVD、ALD或其他适用的工艺形成接触蚀刻停止层126。
根据一些实施例，在形成接触蚀刻停止层126之后，在衬底102上方的接触蚀刻停止层126上形成层间介电(ILD)层128。层间介电层128可以包括由多种介电材料制成的多层，多种介电材料诸如氧化硅、氮化硅、氮氧化硅、正硅酸乙酯(TEOS)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低k介电材料和/或其他适用的介电材料。低k介电材料的实例包括但不限于氟掺杂的硅酸盐玻璃(FSG)、碳掺杂的氧化硅、氟化非晶碳、聚对二甲苯、双苯并环丁烯(BCB)或聚酰亚胺。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂或其他适用的工艺形成层间介电层128。
然后，如图1K所示，根据一些实施例，对层间介电层128实施抛光工艺。在一些实施例中，通过化学机械抛光(CMP)工艺平坦化层间介电层128，直到暴露伪栅极结构114的顶面。
在实施抛光工艺之后，伪栅极结构114被金属栅极结构130代替。更具体地，如图1L所示，根据一些实施例，去除伪栅极结构114以形成沟槽132。如先前描述的，伪栅极结构114具有与顶部宽度Wt和底部宽度Wb相比相对较大的颈部宽度Wn。因此，通过去除伪栅极结构114形成的沟槽132也具有相对较大的颈部宽度，沟槽132的颈部宽度大于沟槽132的顶部宽度和底部宽度。
可以通过各种蚀刻工艺去除硬掩模结构112、伪栅电极层108和伪栅极介电层106。如图1M所示，根据一些实施例，在去除硬掩模结构112、伪栅电极层108和伪栅极介电层106之后，在沟槽132中形成金属栅极结构130。
在一些实施例中，金属栅极结构130包括高k介电层134、功函金属层136和金属栅电极层138。在一些实施例中，高k介电层134由诸如氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氧化硅、氮化硅、氮氧化硅、氧化锆、氧化钛、氧化铝或二氧化铪-氧化铝(HfO2-Al2O3)合金的高k介电材料制成。
根据一些实施例，在高k介电层134上方形成功函金属层136。功函金属层136调节为具有适当的功函数。例如，如果用于PMOS器件的P型功函金属(P金属)是期望的，则可以使用P型功函材料。P型功函材料的实例包括但不限于氮化钛(TiN)、氮化钨(WN)、钨(W)、钌(Ru)、钯(Pd)、铂(Pt)、钴(Co)、镍(Ni)、导电金属氧化物和/或其他适用的材料。
另一方面，如果用于NMOS器件的N型功函金属(N金属)是期望的，则可以使用N型功函材料。N型功函材料的实例包括但不限于铝化钛(TiAl)、氮化钛铝(TiAlN)、碳氮化钽(TaCN)、铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)、铝(Al)、金属碳化物(例如，碳化铪(HfC)、碳化锆(ZrC)、碳化钛(TiC)、碳化铝(AlC))、铝化物和/或其他适用的材料。
应该注意，功函金属层136可以是单层或可以包括由多种功函材料制成的多层，虽然图1M中仅示出了一个层，但是不旨在限制本发明的范围。
根据一些实施例，在功函金属层136上方形成金属栅电极层138。在一些实施例中，金属栅电极层138由诸如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN或其他适用的材料的导电材料制成。可以通过任何适用的工艺将栅极介电层134、功函金属层136和金属栅电极层138形成为任何适用的厚度。
应该注意，可以在栅极介电层134、功函金属层136和金属栅电极层138之上和/或之下形成额外的层，诸如衬垫层、界面层、晶种层、粘合层、阻挡层等。此外，栅极介电层134、功函金属层136和金属栅电极层138可以包括一种或多种材料和/或一个或多个层。
如上所述，伪栅极结构114具有相对较大的颈部宽度Wn，并且因此，沟槽132也具有相对较大的颈部宽度。沟槽132的相对较大的颈部宽度能够改进金属栅极结构130和间隔件119之间的粘附。此外，根据一些实施例，金属栅极结构130也具有相对较大的颈部宽度。
如图1M所示，金属栅极结构130具有顶面、底面和弯曲侧壁。在一些实施例中，底面和弯曲侧壁之间的角θ1大于90°。在一些实施例中，底面和弯曲侧壁之间的角θ1在从约91°至约91.8°的范围内。当底面和弯曲侧壁之间的角θ1太大时，可以发生热载流子效应。当底面和弯曲侧壁之间的角θ1太小时，可以形成金属空隙。
此外，如图1M所示，根据一些实施例，金属栅极结构130具有顶部130a、中间部分130b和底部130c。金属栅极结构130的顶部130a可以具有高度Ht。金属栅极结构130的中间部分130b可以具有高度Hm。金属栅极结构130的底部130c可以具有高度Hb。
在一些实施例中，高度Ht基本上等于硬掩模结构112的厚度。在一些实施例中，高度Hm基本上等于伪栅极结构114的上部118的厚度。在一些实施例中，高度Hb基本上等于伪栅极结构114的底部122的厚度。在一些实施例中，金属栅极结构130的中间部分130b的高度Hm与底部130c的高度Hb的比率在约1.5至约3的范围内。当高度Hm与高度Hb的比率太大时，可以形成金属空隙。当高度Hm与高度Hb的比率太小时，可以发生热载流子效应。
此外，由于金属栅极结构130具有顶部130a、中间部分130b和底部130c，所以金属栅极结构130的每个弯曲侧壁也具有顶部140a、中间部分140b和底部140c。在一些实施例中，金属栅极结构130的弯曲侧壁的中间部分140b和底部140c之间的角θ2小于180°。在一些实施例中，金属栅极结构130的弯曲侧壁的中间部分140b和底部140c之间的角θ2在从约120°至约170°的范围内。
如图1M所示，弯曲侧壁的顶部140a可以视为位于顶部130a处的金属栅极结构130的弯曲侧壁，弯曲侧壁的顶部140a具有第一倾斜度。此外，弯曲侧壁的中间部分140b可以视为位于中间部分130b处的金属栅极结构130的弯曲侧壁，弯曲侧壁的中间部分140b具有第二倾斜度，而弯曲侧壁的底部140c可以视为位于底部130c处的金属栅极结构130的弯曲侧壁，弯曲侧壁的底部140c具有第三倾斜度。在一些实施例中，弯曲侧壁的第一倾斜度、第二倾斜度和第三倾斜度彼此不同。
此外，金属栅极结构130具有第一宽度W1、第二宽度W2和第三宽度W3。更具体地，金属栅极结构130的顶部130a和中间部分130b之间的界面具有第一宽度W1。也就是说，第一宽度W1是从金属栅极结构130的弯曲侧壁的顶部140a和中间部分140b的相交处测量的宽度。
此外，金属栅极结构130的中间部分130b和底部130c之间的界面具有第二宽度W2。也就是说，第二宽度W2是从金属栅极结构130的弯曲侧壁的中间部分140b和底部140c的相交处测量的宽度。此外，第三宽度W3是从金属栅极结构130的底面测量的宽度。
在一些实施例中，第二宽度W2大于第一宽度W1和第三宽度W3。在一些实施例中，第二宽度W2与第一宽度W1的比率在从约1.01至约1.51的范围内。当第二宽度W2与第一宽度W1的比率太大时，可以发生器件正偏移并且器件将不按设计执行。当第二宽度W2与第一宽度W1的比率太小时，可以发生器件负偏移并且器件将变得更慢。在一些实施例中，第二宽度W2与第三宽度W3的比率在从约1.01至约1.44的范围内。当第二宽度W2与第三宽度W3的比率太大时，可以发生热载流子效应。当第二宽度W2与第三宽度W3的比率太小时，可以形成金属空隙。
应该注意，虽然图1M中示出的金属栅极结构130分为顶部130a、中间部分130b和底部130c，但是在这些部分之间不存在实际的界面。也就是说，图1M中示出的虚线仅用于更好地理解本发明的概念，并不旨在限制本发明的范围。
如先前所述的，伪栅极结构114具有相对较大的颈部宽度Wn，并且因此沟槽132也具有相对较大的颈部宽度。沟槽132的相对较大的颈部宽度使形成在其中的金属栅极结构130能够具有与间隔件119的更好的粘附。因此，可以提高金属栅极结构130的电性能。
此外，当在具有相对较大的颈部宽度的沟槽132中形成金属栅极结构130时，产生的金属栅极结构130也可以具有更好的均匀性。因此，也提高了在形成包括金属栅极结构130的半导体结构中的良品率。
此外，根据一些实施例，通过调整在第一蚀刻工艺116和第二蚀刻工艺120中使用的第一蚀刻气体和第二蚀刻气体的量来控制伪栅极结构114的轮廓。也就是说，可以在不使用复杂的和/或额外的工艺的情况下通过原位调整蚀刻工艺的条件来形成具有设计的轮廓的伪栅极结构114。
提供了用于形成半导体结构的实施例。该半导体结构包括金属栅极结构。通过形成伪栅极结构并且然后由金属栅极结构代替伪栅极结构来形成金属栅极结构。设计伪栅极结构的轮廓，从而使得可以提高金属栅极结构的电性能。此外，不需要复杂的工艺。
在一些实施例中，提供了一种半导体结构。该半导体结构包括形成在衬底上方的具有弯曲侧壁的金属栅极结构。该半导体结构还包括形成在金属栅极结构的弯曲侧壁上的间隔件。此外，金属栅极结构的每个弯曲侧壁均具有顶部、中间部分和底部，并且金属栅极结构的弯曲侧壁的中间部分和底部之间的角小于180°。
在一些实施例中，提供了一种半导体结构。该半导体结构包括形成在衬底上方的金属栅极结构。该半导体结构还包括形成在金属栅极结构的侧壁上的间隔件。此外，金属栅极结构具有底面和弯曲侧壁，并且底面和弯曲侧壁之间的角大于90°。
在一些实施例中，提供了一种形成半导体结构的方法。形成半导体结构的方法包括在衬底上方形成多晶硅层以及在多晶硅层上方形成硬掩模结构。形成半导体结构的方法还包括蚀刻多晶硅层以在硬掩模结构下方形成伪栅极结构。形成半导体结构的方法还包括在伪栅极结构的侧壁上方形成间隔件。形成半导体结构的方法还包括由金属栅极结构代替伪栅极结构。此外，伪栅极结构具有顶部宽度、颈部宽度和底部宽度，并且颈部宽度大于顶部宽度和底部宽度。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
金属栅极结构，形成在衬底上方并且具有弯曲侧壁；以及
间隔件，形成在所述金属栅极结构的所述弯曲侧壁上，
其中，所述金属栅极结构的每个弯曲侧壁均具有顶部、中间部分和底部，并且所述金属栅极结构的弯曲侧壁的所述中间部分和所述底部之间的角小于180°。
2.根据权利要求1所述的半导体结构，其中，所述金属栅极结构具有第一宽度、第二宽度和第三宽度，并且其中，所述第一宽度是从所述金属栅极结构的弯曲侧壁的所述顶部和所述中间部分的相交处测量的宽度，所述第二宽度是从所述金属栅极结构的弯曲侧壁的所述中间部分和所述底部的相交处测量的宽度，所述第三宽度是从所述金属栅极结构的底面测量的宽度，并且所述第二宽度大于所述第一宽度。
3.根据权利要求2所述的半导体结构，其中，所述第二宽度与所述第一宽度的比率在从约1.01至约1.51的范围内。
4.根据权利要求2所述的半导体结构，其中，所述第二宽度与所述第三宽度的比率在从约1.01至约1.44的范围内。
5.根据权利要求1所述的半导体结构，其中，所述弯曲侧壁的所述顶部具有第一倾斜度，所述弯曲侧壁的所述中间部分具有第二倾斜度，所述弯曲侧壁的所述底部具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同。
6.一种半导体结构，包括：
金属栅极结构，形成在衬底上方；以及
间隔件，形成在所述金属栅极结构的侧壁上，
其中，所述金属栅极结构具有底面和弯曲侧壁，并且所述底面和所述弯曲侧壁之间的角大于90°。
7.根据权利要求6所述的半导体结构，其中，所述金属栅极结构具有顶部、中间部分和底部，所述金属栅极结构的所述弯曲侧壁在所述顶部处具有第一倾斜度、在所述中间部分处具有第二倾斜度和在所述底部处具有第三倾斜度，并且所述第一倾斜度、所述第二倾斜度和所述第三倾斜度彼此不同。
8.根据权利要求7所述的半导体结构，其中，所述金属栅极结构的所述顶部和所述中间部分之间的界面具有第一宽度，并且所述金属栅极结构的所述中间部分和所述底部之间的界面具有大于所述第一宽度的第二宽度。
9.根据权利要求8所述的半导体结构，其中，所述第二宽度与所述第一宽度的比率在从约1.01至约1.51的范围内。
10.一种形成半导体结构的方法，包括：
在衬底上方形成多晶硅层；
在所述多晶硅层上方形成硬掩模结构；
蚀刻所述多晶硅层以在所述硬掩模结构下方形成伪栅极结构；
在所述伪栅极结构的侧壁上方形成间隔件；以及
由金属栅极结构代替所述伪栅极结构，
其中，所述伪栅极结构具有顶部宽度、颈部宽度和底部宽度，并且所述颈部宽度大于所述顶部宽度和所述底部宽度。
CN201410817552.1A 2014-10-01 2014-12-24 具有设计的轮廓的栅极结构及其形成方法 Active CN105655392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/503,994 US9716161B2 (en) 2014-10-01 2014-10-01 Gate structure having designed profile and method for forming the same
US14/503,994 2014-10-01

Publications (2)

Publication Number Publication Date
CN105655392A true CN105655392A (zh) 2016-06-08
CN105655392B CN105655392B (zh) 2019-05-21

Family

ID=55633386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410817552.1A Active CN105655392B (zh) 2014-10-01 2014-12-24 具有设计的轮廓的栅极结构及其形成方法

Country Status (4)

Country Link
US (2) US9716161B2 (zh)
KR (1) KR101655608B1 (zh)
CN (1) CN105655392B (zh)
TW (1) TWI587510B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277447A (zh) * 2018-03-14 2019-09-24 台湾积体电路制造股份有限公司 用于半导体器件的具有期望轮廓的栅极结构
CN113224157A (zh) * 2020-01-21 2021-08-06 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
US9882013B2 (en) * 2016-03-31 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10446662B2 (en) * 2016-10-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode
US10068980B1 (en) 2017-04-26 2018-09-04 International Business Machines Corporation Vertical fin with a gate structure having a modified gate geometry
US10490649B2 (en) * 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer
US10153353B1 (en) 2017-06-05 2018-12-11 United Microelectronics Corp. Semiconductor structure
KR102303300B1 (ko) * 2017-08-04 2021-09-16 삼성전자주식회사 반도체 장치
US10811320B2 (en) 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US11056392B2 (en) * 2018-03-29 2021-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices having gate stacks with protruding parts and method of forming the same
US10529823B2 (en) * 2018-05-29 2020-01-07 International Business Machines Corporation Method of manufacturing a semiconductor device having a metal gate with different lateral widths between spacers
US11862638B2 (en) * 2020-08-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11502081B2 (en) * 2021-01-14 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163036A1 (en) * 2001-05-01 2002-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor Device
CN101416288A (zh) * 2006-04-04 2009-04-22 美光科技公司 纳米鳍隧穿晶体管
US20110062501A1 (en) * 2009-09-17 2011-03-17 Globalfoundries Inc. Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433871B1 (en) * 2001-05-25 2002-08-13 Advanced Micron Devices, Inc. Method of using scatterometry measurements to determine and control gate electrode profiles
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor
KR100546401B1 (ko) 2003-12-17 2006-01-26 삼성전자주식회사 자기정렬된 전하트랩층을 포함하는 반도체 메모리 소자 및그 제조방법
JP4446202B2 (ja) * 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
US8076735B2 (en) * 2009-10-02 2011-12-13 United Microelectronics Corp. Semiconductor device with trench of various widths
US20110241118A1 (en) 2010-03-30 2011-10-06 Globalfoundries Inc Metal gate fill by optimizing etch in sacrificial gate profile
US8372714B2 (en) 2010-06-28 2013-02-12 Macronix International Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
US8912610B2 (en) 2011-11-11 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for MOSFETS with high-K and metal gate structure
US8574989B2 (en) 2011-12-08 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a polysilicon structure and method of forming same
US8901665B2 (en) 2011-12-22 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US9991375B2 (en) 2012-05-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a semiconductor device
CN103531475A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件及其制造方法
US9331072B2 (en) * 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020163036A1 (en) * 2001-05-01 2002-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor Device
CN101416288A (zh) * 2006-04-04 2009-04-22 美光科技公司 纳米鳍隧穿晶体管
US20110062501A1 (en) * 2009-09-17 2011-03-17 Globalfoundries Inc. Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277447A (zh) * 2018-03-14 2019-09-24 台湾积体电路制造股份有限公司 用于半导体器件的具有期望轮廓的栅极结构
US11605719B2 (en) 2018-03-14 2023-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices
CN113224157A (zh) * 2020-01-21 2021-08-06 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
CN113224157B (zh) * 2020-01-21 2022-10-25 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN105655392B (zh) 2019-05-21
US20160099337A1 (en) 2016-04-07
US9716161B2 (en) 2017-07-25
US10529822B2 (en) 2020-01-07
TWI587510B (zh) 2017-06-11
TW201614839A (en) 2016-04-16
KR101655608B1 (ko) 2016-09-07
KR20160039524A (ko) 2016-04-11
US20170317185A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
CN105655392A (zh) 具有设计的轮廓的栅极结构及其形成方法
US20210035806A1 (en) Semiconductor device having a uniform and thin silicide layer on an epitaxial source/ drain structure and manufacturing method thereof
US10522368B2 (en) Semiconductor device and manufacturing method thereof
US20200243665A1 (en) Semiconductor device structure and method for forming the same
US10157998B2 (en) Semiconductor device and manufacturing method thereof
JP7123986B2 (ja) 半導体デバイスを製造するための方法および半導体デバイス
CN106252231A (zh) 包括鳍结构的半导体器件及其制造方法
CN106158967A (zh) 半导体器件及其制造方法
US10770361B2 (en) Controlling active fin height of FinFET device using etch protection layer to prevent recess of isolation layer during gate oxide removal
US9349733B2 (en) Gate structure having spacer with flat top surface and method for forming the same
US11393912B2 (en) Semiconductor structure with metal cap layer
US9391205B2 (en) Gate last semiconductor structure and method for forming the same
TW202016983A (zh) 積體電路結構的形成方法和半導體結構
US9991362B2 (en) Semiconductor device including tungsten gate and manufacturing method thereof
US11658245B2 (en) Semiconductor device and method of manufacturing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant