CN107968053B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN107968053B CN107968053B CN201610914857.3A CN201610914857A CN107968053B CN 107968053 B CN107968053 B CN 107968053B CN 201610914857 A CN201610914857 A CN 201610914857A CN 107968053 B CN107968053 B CN 107968053B
- Authority
- CN
- China
- Prior art keywords
- side wall
- mask
- forming
- initial
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 43
- 125000006850 spacer group Chemical group 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims 1
- 238000005520 cutting process Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供基底，部分基底上有栅极结构膜；形成第一侧墙和掩膜侧墙，第一侧墙分别覆盖栅极结构膜两侧侧壁，第一侧墙的顶部表面高于栅极结构膜的顶部表面，掩膜侧墙位于部分栅极结构膜上，掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙侧壁接触；以第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜，形成具有相对的第一侧和第二侧的栅极结构，第一侧墙位于栅极结构第一侧；在栅极结构第一侧和第二侧分别形成第二侧墙，栅极结构第一侧的第二侧墙在第一侧墙侧壁表面，栅极结构第二侧的第二侧墙在栅极结构和掩膜侧墙的侧壁表面；之后在栅极结构第一侧和第二侧的基底中分别对应形成漏区和源区。所述方法使工艺难度降低。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
随着特征尺寸的进一步降低，尤其是在20nm节点以下，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的短沟道效应均明显。另一方面，为了降低功耗，需要较大程度的减小驱动电压。
为此，提出了一种具有不对称侧墙(symmetric drain spacer extension)的半导体器件，半导体器件中栅极结构一侧侧壁的侧墙厚度小于另一侧侧壁的侧墙厚度。且厚度较厚的侧墙定义出栅极结构中心和漏区中心之间的距离，厚度较薄的侧墙定义出栅极结构中心和源区中心之间的距离。
由于厚度较厚的侧墙定义出栅极结构中心和漏区中心之间的距离，因此漏区被栅极结构遮盖的区域在垂直于栅极结构侧壁方向上的尺寸较小，因此漏区被栅极结构遮盖的区域的电阻较大。而漏区的电阻主要由漏区被栅极结构遮盖的区域的电阻决定，因此漏区的电阻较大。因而使得半导体器件的漏电流减小。另一方面，由于厚度较薄的侧墙定义出栅极结构中心和漏区中心之间的距离，使得栅极结构中心和漏区中心之间的距离较小，使得有效沟道长度不至于过长，因此能够较大程度的减小驱动电压。
然而，形成所述具有不对称侧墙(symmetric drain spacer extension)的半导体器件的工艺难度较大。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以降低工艺难度。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，部分基底上具有栅极结构膜；形成第一侧墙和掩膜侧墙，第一侧墙分别覆盖栅极结构膜两侧侧壁，第一侧墙的顶部表面高于栅极结构膜的顶部表面，掩膜侧墙位于部分栅极结构膜上，且掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙侧壁接触；以第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜，形成栅极结构，所述栅极结构具有相对的第一侧和第二侧，第一侧墙位于栅极结构第一侧；在所述栅极结构的第一侧和第二侧分别形成第二侧墙，栅极结构第一侧的第二侧墙位于第一侧墙侧壁表面，栅极结构第二侧的第二侧墙位于栅极结构和掩膜侧墙的侧壁表面；形成第二侧墙后，在所述栅极结构第一侧的基底中形成漏区，在所述栅极结构第二侧的基底中形成源区。
可选的，在形成所述第一侧墙和掩膜侧墙之前，所述栅极结构膜的顶部表面具有掩膜层；形成第一侧墙和掩膜侧墙的方法包括：在所述栅极结构膜和掩膜层的侧壁形成第一初始侧墙，所述第一初始侧墙围绕所述栅极结构膜和掩膜层；形成第一初始侧墙后，去除掩膜层；去除掩膜层后，形成初始掩膜侧墙，所述初始掩膜侧墙位于部分栅极结构膜上，且初始掩膜侧墙与第一初始侧墙的侧壁接触；去除部分第一初始侧墙和部分初始掩膜侧墙，形成所述第一侧墙和掩膜侧墙。
可选的，形成所述栅极结构膜和掩膜层的方法包括：在所述基底上形成初始栅极结构膜；在所述初始栅极结构膜上形成掩膜材料层；图形化所述掩膜材料层和初始栅极结构膜，形成栅极结构膜和掩膜层。
可选的，所述掩膜层的材料为氮化硅、氮氧化硅或碳氧化硅。
可选的，形成所述第一初始侧墙的方法包括：在所述基底上、栅极结构膜和掩膜层的侧壁以及掩膜层的顶部表面形成第一初始侧墙膜；回刻蚀所述第一初始侧墙膜，形成第一初始侧墙。
可选的，刻蚀去除所述掩膜层；在刻蚀去除所述掩膜层的过程中，所述掩膜层相对于第一初始侧墙的刻蚀选择比值为10～100。
可选的，刻蚀去除所述掩膜层的方法为各向同性刻蚀工艺。
可选的，还包括：在去除所述掩膜层之前，在基底上形成牺牲层，所述牺牲层覆盖第一初始侧墙的侧壁且暴露出掩膜层和第一初始侧墙的顶部表面；形成初始掩膜侧墙后，且在形成所述第二侧墙之前，去除所述牺牲层。
可选的，形成所述初始掩膜侧墙的方法包括：在所述牺牲层、第一初始侧墙和栅极结构膜的表面形成初始掩膜侧墙膜；回刻蚀所述初始掩膜侧墙膜，形成初始掩膜侧墙。
可选的，形成所述牺牲层的方法包括：在所述基底、第一初始侧墙和掩膜层上形成填充膜；去除高于第一初始侧墙和掩膜层顶部表面的填充膜，形成牺牲层。
可选的，所述牺牲层的材料为氧化硅或有机物。
可选的，所述第一侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
可选的，所述掩膜侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
可选的，以所述第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜的工艺为各向异性干法刻蚀工艺。
可选的，所述栅极结构包括位于基底上的栅介质层和位于栅介质层上的栅电极层。
可选的，形成所述第二侧墙的方法包括：在所述基底上、第一侧墙和掩膜侧墙的顶部表面、以及第一侧墙、掩膜侧墙和栅极结构的侧壁表面形成第二初始侧墙膜；回刻蚀所述第二初始侧墙膜，形成第二侧墙。
可选的，所述第二侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
可选的，所述基底为平面式的半导体衬底。
可选的，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述栅极结构膜横跨所述鳍部、覆盖鳍部的部分侧壁表面和部分顶部表面；所述第一侧墙、掩膜侧墙和第二侧墙均横跨所述鳍部；所述栅极结构横跨所述鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面；所述漏区位于栅极结构第一侧的鳍部中，所述源区位于栅极结构第二侧的鳍部中。
本发明还提供一种半导体器件，包括：基底；栅极结构，位于部分基底上，所述栅极结构具有相对的第一侧和第二侧；掩膜侧墙，位于栅极结构顶部表面；第一侧墙，第一侧墙覆盖栅极结构第一侧的侧壁，第一侧墙的顶部表面高于栅极结构的顶部表面，且高于栅极结构顶部表面的第一侧墙侧壁与掩膜侧墙接触；第二侧墙，分别位于所述栅极结构的第一侧和第二侧，栅极结构第一侧的第二侧墙位于第一侧墙侧壁表面，栅极结构第二侧的第二侧墙位于栅极结构和掩膜侧墙的侧壁表面；分别位于栅极结构、第一侧墙和第二侧墙两侧基底内的源区和漏区，所述漏区位于所述栅极结构第一侧的基底中，所述源区位于所述栅极结构第二侧的基底中。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，栅极结构和源区之间形成有第二侧墙，栅极结构和漏区之间形成有第一侧墙和第二侧墙，即形成了具有不对称的侧墙的半导体器件。首先，第一侧墙覆盖栅极结构膜两侧侧壁，且第一侧墙的顶部表面高于栅极结构的顶部表面，第二侧墙位于栅极结构和第一侧墙的两侧。第一侧墙和第二侧墙的形成均不受到光刻极限的限制。其次，掩膜侧墙位于栅极结构膜上，且掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙的侧壁接触，所述掩膜侧墙作为刻蚀栅极结构膜的掩膜，定义出栅极结构的位置。掩膜侧墙的形成不受到光刻极限的限制。因此使得第一侧墙、第二侧墙和掩膜侧墙均能较为容易的形成。因此使得半导体器件的工艺难度降低。
本发明技术方案提供的半导体器件中，形成了不对称的侧墙，具体的，栅极结构第一侧具有第一侧墙和第二侧墙，栅极结构第二侧具有第二侧墙。因而使得半导体器件的漏电流减小，且能够较大程度的减小驱动电压。
附图说明
图1至图22是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，形成具有不对称侧墙的半导体器件的工艺难度较大。
一种形成具有不对称侧墙的半导体器件的方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构；在所述栅极结构的两侧侧壁形成初始侧墙；形成光刻胶层，所述光刻胶层覆盖栅极结构一侧的初始侧墙和部分栅极结构、且暴露出栅极结构另一侧的初始侧墙；以所述光刻胶层为掩膜，采用各向同性刻蚀工艺刻蚀暴露出的初始侧墙，以减小暴露出的初始侧墙的厚度，形成位于栅极结构一侧侧壁的第一侧墙和位于栅极结构另一侧侧壁的第二侧墙，所述第二侧墙的厚度大于所述第一侧墙的厚度；然后去除所述光刻胶层；去除所述光刻胶层后，在栅极结构、第一侧墙和第二侧墙两侧的半导体衬底中分别形成源区和漏区，所述第一侧墙位于源区和栅极结构之间，所述第二侧墙位于漏区和栅极结构之间。
然而，随着半导体器件的特征尺寸进一步减小，相邻栅极结构之间的距离以及栅极结构的宽度均较小，相应的，光刻胶层在垂直于第一侧墙的方向上需要的尺寸较小。然而，受到光刻极限的限制，难以形成恰好覆盖栅极结构一侧的初始侧墙和部分栅极结构、且暴露出栅极结构另一侧的初始侧墙的光刻胶层。使得形成具有不对称侧墙的半导体器件的工艺难度较大。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底，部分基底上具有栅极结构膜；形成第一侧墙和掩膜侧墙，第一侧墙分别覆盖栅极结构膜两侧侧壁，第一侧墙的顶部表面高于栅极结构膜的顶部表面，掩膜侧墙位于部分栅极结构膜上，且掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙侧壁接触；以第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜，形成栅极结构，所述栅极结构具有相对的第一侧和第二侧，第一侧墙位于栅极结构第一侧；在所述栅极结构的第一侧和第二侧分别形成第二侧墙，栅极结构第一侧的第二侧墙位于第一侧墙侧壁表面，栅极结构第二侧的第二侧墙位于栅极结构和掩膜侧墙的侧壁表面；形成第二侧墙后，在所述栅极结构第一侧的基底中形成漏区，在所述栅极结构第二侧的基底中形成源区。
所述方法中，栅极结构和源区之间形成有第二侧墙，栅极结构和漏区之间形成有第一侧墙和第二侧墙，即形成了具有不对称的侧墙的半导体器件。首先，第一侧墙覆盖栅极结构膜两侧侧壁，且第一侧墙的顶部表面高于栅极结构的顶部表面，第二侧墙位于栅极结构和第一侧墙的两侧。第一侧墙和第二侧墙的形成均不受到光刻极限的限制。其次，掩膜侧墙位于栅极结构膜上，且掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙的侧壁接触，所述掩膜侧墙作为刻蚀栅极结构膜的掩膜，定义出栅极结构的位置。掩膜侧墙的形成不受到光刻极限的限制。因此使得第一侧墙、第二侧墙和掩膜侧墙均能较为容易的形成。因此使得半导体器件的工艺难度降低。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图22是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图1、图2和图3，图2为沿图1中切割线A-A1获得的剖面图，图3为沿图1中切割线A2-A3获得的剖面图，提供基底，部分基底上具有栅极结构膜130。
本实施例中，所述基底包括半导体衬底100和位于半导体衬底100上的鳍部120。
所述半导体衬底100为后续形成半导体器件提供工艺平台。
所述半导体衬底100可以是单晶硅、多晶硅或非晶硅。半导体衬底100也可以是硅、锗、锗化硅等半导体材料。本实施例中，所述半导体衬底100的材料为单晶硅。
本实施例中，所述鳍部120通过图形化所述半导体衬底100而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
本实施例中，所述半导体衬底100上具有覆盖鳍部120部分侧壁的隔离结构110，所述隔离结构110的顶部表面低于所述鳍部120的顶部表面。
所述栅极结构膜130还位于隔离结构110上。
所述栅极结构膜130包括位于部分基底上的栅介质膜131和位于栅介质膜131上的栅电极膜132。
所述栅介质膜131用于后续形成栅介质层。所述栅电极膜132用于后续形成栅电极层。
本实施例中，所述栅极结构膜130横跨所述鳍部120、覆盖鳍部120的部分侧壁表面和部分顶部表面。所述栅介质膜131横跨所述鳍部120、且覆盖部分隔离结构110、鳍部120的部分侧壁表面和部分顶部表面。
所述栅极结构膜130的顶部表面具有掩膜层140。
所述掩膜层140的材料为氮化硅、氮氧化硅或碳氧化硅。
形成所述栅极结构膜130和掩膜层140的方法包括：在所述基底上形成初始栅极结构膜(未图示)；在所述初始栅极结构膜上形成掩膜材料层(未图示)；图形化所述掩膜材料层和初始栅极结构膜，形成栅极结构膜130和掩膜层140。
所述栅极结构膜130对应所述初始栅极结构膜，所述掩膜层140对应所述掩膜材料层。
需要说明的是，在图1中，为了方便图示，掩膜层140暴露出部分栅介质膜131和栅电极膜132，栅电极膜132暴露出部分栅介质膜131。
接着，形成第一侧墙和掩膜侧墙，第一侧墙分别覆盖栅极结构膜两侧侧壁，第一侧墙的顶部表面高于栅极结构膜的顶部表面，掩膜侧墙位于部分栅极结构膜上，且掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙侧壁接触。
下面结合图4至图18具体介绍第一侧墙和掩膜侧墙的形成过程。
结合参考图4、图5和图6，图5为沿图4中切割线A-A1获得的剖面图，图6为沿图4中切割线A2-A3获得的剖面图，在所述栅极结构膜130和掩膜层140的侧壁形成第一初始侧墙150，所述第一初始侧墙150围绕所述栅极结构膜130和掩膜层140。
所述第一初始侧墙150的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
形成所述第一初始侧墙150的方法包括：在所述基底上、栅极结构膜130和掩膜层140的侧壁以及掩膜层140的顶部表面形成第一初始侧墙膜(未图示)；回刻蚀所述第一初始侧墙膜，形成第一初始侧墙150。
本实施例中，具体的，在隔离结构110和鳍部120上、栅极结构膜130和掩膜层140的侧壁以及掩膜层140的顶部表面形成第一初始侧墙膜。
形成所述第一初始侧墙膜的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺或原子层沉积工艺。
本实施例中，形成所述第一初始侧墙膜的工艺为原子层沉积工艺，使得第一初始侧墙膜的厚度均一性较好，相应的，第一初始侧墙150的厚度均一性较好。
回刻蚀所述第一初始侧墙膜的工艺为各向异性干法刻蚀工艺。
所述第一初始侧墙150的部分后续用于形成第一侧墙。
本实施例中，在垂直于鳍部120延伸方向且平行于半导体衬底100表面的方向上的第一初始侧墙150横跨所述鳍部120。横跨所述鳍部120的第一初始侧墙150用于后续形成第一侧墙。
结合参考图7、图8和图9，图8为沿图7中切割线A-A1获得的剖面图，图9为沿图7中切割线A2-A3获得的剖面图，在基底上形成牺牲层160，所述牺牲层160覆盖第一初始侧墙150的侧壁且暴露出掩膜层140和第一初始侧墙150的顶部表面。
本实施例中，所述牺牲层160位于隔离结构110和鳍部120上，所述牺牲层160覆盖第一初始侧墙150的侧壁且暴露出掩膜层140和第一初始侧墙150的顶部表面。
形成所述牺牲层160的方法包括：在所述基底、第一初始侧墙150和掩膜层140上形成填充膜(未图示)，具体的，在隔离结构110和鳍部120上、以及第一初始侧墙150和掩膜层140上形成填充膜，所述填充膜的整个表面高于第一初始侧墙150和掩膜层140的顶部表面；去除高于第一初始侧墙150和掩膜层140顶部表面的填充膜，形成牺牲层160。
所述牺牲层160的材料为氧化硅或有机物。
当牺牲层160的材料为氧化硅时，形成所述填充膜的工艺为沉积工艺。本实施例中，形成所述填充膜的工艺为流体化学气相沉积工艺或高深宽比沉积工艺，使得填充膜的填充能力较好。
当牺牲层160的材料为有机物时，形成所述填充膜的工艺为旋涂工艺。
去除高于第一初始侧墙150和掩膜层140顶部表面的填充膜的工艺为平坦化工艺，如化学机械研磨工艺。
结合参考图10、图11和图12，图11为沿图10中切割线A-A1获得的剖面图，图12为沿图10中切割线A2-A3获得的剖面图，形成牺牲层160后，去除掩膜层140(参考图7、图8和图9)。
本实施例中，刻蚀去除掩膜层140。
本实施例中，刻蚀去除掩膜层140的方法为各向同性刻蚀工艺，以降低第一初始侧墙150的刻蚀损耗。
在刻蚀去除所述掩膜层140的过程中，所述掩膜层140相对于第一初始侧墙150的刻蚀选择比值为10～100。选择此范围的意义在于：若在刻蚀去除掩膜层140的过程中，所述掩膜层140相对于第一初始侧墙150的刻蚀选择比值大于100，导致工艺难度较大；若所述掩膜层140相对于第一初始侧墙150的刻蚀选择比值小于10，导致对第一初始侧墙150的刻蚀损耗较大，相应的，第一初始侧墙150的顶部表面到栅极结构膜130顶部表面的距离较小，进而导致后续掩膜侧墙在垂直于半导体衬底100方向上的形成空间受到限制。
去除掩膜层140后，暴露出栅极结构膜130的顶部表面。
结合参考图13、图14和图15，图14为沿图13中切割线A-A1获得的剖面图，图15为沿图13中切割线A2-A3获得的剖面图，去除掩膜层140(参考图7、图8和图9)后，形成初始掩膜侧墙170，所述初始掩膜侧墙170位于部分栅极结构膜130上，且初始掩膜侧墙170与高于栅极结构膜130顶部表面的第一初始侧墙150的侧壁接触。
形成初始掩膜侧墙170后，所述第一初始侧墙150围绕所述栅极结构膜130和初始掩膜侧墙170。
所述初始掩膜侧墙170的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
形成所述初始掩膜侧墙170的方法包括：在所述牺牲层160、第一初始侧墙150和栅极结构膜130的表面形成初始掩膜侧墙膜(未图示)；回刻蚀所述初始掩膜侧墙膜，形成初始掩膜侧墙170。
形成所述初始掩膜侧墙膜的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺、亚大气压化学气相沉积工艺或原子层沉积工艺。
本实施例中，形成所述初始掩膜侧墙膜的工艺为原子层沉积工艺，使得初始掩膜侧墙膜的厚度均一性较好，相应的，初始掩膜侧墙170的厚度均一性较好。
本实施例中，回刻蚀所述初始掩膜侧墙膜的工艺为各向异性干法刻蚀工艺。
所述初始掩膜侧墙170的部分后续用于形成掩膜侧墙。
本实施例中，在垂直于鳍部120延伸方向且平行于半导体衬底100表面的方向上的初始掩膜侧墙170横跨所述鳍部120。横跨所述鳍部120的初始掩膜侧墙170用于后续形成掩膜侧墙。
在形成初始掩膜侧墙170后，且在后续形成所述第二侧墙之前，会去除所述牺牲层160。
结合参考图16、图17和图18，图17为沿图16中切割线A-A1获得的剖面图，图18为沿图16中切割线A4-A5获得的剖面图，去除部分第一初始侧墙150和部分初始掩膜侧墙170(参考图13、图14和图15)，形成第一侧墙151和掩膜侧墙171。
所述第一侧墙151分别覆盖栅极结构膜130两侧的侧壁，第一侧墙151的顶部表面高于栅极结构膜130的顶部表面，掩膜侧墙171位于部分栅极结构膜130上，且掩膜侧墙171与高于栅极结构膜130顶部表面的第一侧墙151侧壁接触。
第一侧墙151分别覆盖栅极结构膜130两侧的部分侧壁，或者：第一侧墙151分别覆盖栅极结构膜130两侧的全部侧壁。
本实施例中，第一侧墙151和掩膜侧墙171均横跨所述鳍部120。
所述第一侧墙151的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
所述掩膜侧墙171的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
去除部分第一初始侧墙150和部分初始掩膜侧墙170的方法为：形成图形化的光刻胶层(未图示)，所述图形化的光刻胶层定义出第一侧墙151和掩膜侧墙171的位置，具体的，所述图形化的光刻胶层覆盖鳍部120、部分第一初始侧墙150、部分初始掩膜侧墙170、以及部分栅极结构膜130；以所述图形化的光刻胶层为掩膜刻蚀第一初始侧墙150和初始掩膜侧墙170，形成第一侧墙151和掩膜侧墙171；以所述图形化的光刻胶层为掩膜刻蚀第一初始侧墙150和初始掩膜侧墙170后，去除所述图形化的光刻胶层。
需要说明的是，被所述图形化的光刻胶层覆盖的部分第一初始侧墙150、部分初始掩膜侧墙170、以及部分栅极结构膜130均横跨所述鳍部120。
所述第一侧墙151对应所述第一初始侧墙，所述掩膜侧墙171对应所述初始掩膜侧墙。
本实施例中，在去除部分第一初始侧墙150和部分初始掩膜侧墙170后，且在后续形成第二侧墙之前，去除所述牺牲层160(参考图13、图14和图15)。在其它实施例中，在形成初始掩膜侧墙后，且在形成第一侧墙和掩膜侧墙之前，去除所述牺牲层，或者：在去除部分第一初始侧墙和部分初始掩膜侧墙以形成第一侧墙和掩膜侧墙的过程中，去除所述牺牲层。
结合参考图19、图20和图21，图20为沿图19中切割线A-A1获得的剖面图，图21为沿图19中切割线A4-A5获得的剖面图，以第一侧墙151和掩膜侧墙171为掩膜刻蚀栅极结构膜130(参考图16、图17和图18)，形成栅极结构180。
以所述第一侧墙151和掩膜侧墙171为掩膜刻蚀栅极结构膜130的工艺为各向异性干法刻蚀工艺。
所述栅极结构180包括位于基底上的栅介质层181和位于栅介质层181上的栅电极层182。
所述栅介质层181对应所述栅介质膜131，所述栅电极层182对应所述栅电极膜132。
本实施例中，所述栅极结构180横跨所述鳍部120，覆盖鳍部120的部分顶部表面和部分侧壁表面。所述栅介质层181横跨所述鳍部120，所述栅介质层181覆盖部分隔离结构110、鳍部120的部分顶部表面和部分侧壁表面。
所述栅介质层181的材料为氧化硅或高K介质材料，所述栅电极层182的材料为高K(K大于3.9)介质材料或金属。
所述栅极结构180具有相对的第一侧和第二侧，第一侧墙151位于栅极结构180第一侧。
参考图22，图22为在图20基础上的示意图，在所述栅极结构180的第一侧和第二侧分别形成第二侧墙190，栅极结构180第一侧的第二侧墙190位于第一侧墙151侧壁表面，栅极结构180第二侧的第二侧墙190位于栅极结构190和掩膜侧墙171的侧壁表面。
形成所述第二侧墙190的方法包括：在所述基底上、第一侧墙151和掩膜侧墙171的顶部表面、以及第一侧墙151、掩膜侧墙171和栅极结构180的侧壁表面形成第二初始侧墙膜(未图示)；回刻蚀所述第二初始侧墙膜，形成第二侧墙190。
所述第二侧墙190的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
本实施例中，形成所述第二初始侧墙膜的工艺为原子层沉积工艺，使得第二初始侧墙膜的厚度均一性较好，相应的，第二侧墙190的厚度均一性较好。
本实施例中，回刻蚀所述第二初始侧墙膜的工艺为各向异性干法刻蚀工艺。
形成第二侧墙190后，在所述栅极结构180第一侧的基底中形成漏区(未图示)，在所述栅极结构180第二侧的基底中形成源区(未图示)。
具体的，形成第二侧墙190后，在所述栅极结构180第一侧的鳍部120中形成漏区，在所述栅极结构180第二侧的鳍部120中形成源区。
本实施例中采用的形成半导体器件的方法在形成不对称侧墙的情况下，避免了受到光刻极限的限制，使得半导体器件的形成工艺的难度降低。
相应的，本实施例还提供一种半导体器件，请继续参考图22，包括：基底；栅极结构180，位于部分基底上，所述栅极结构180具有相对的第一侧和第二侧；掩膜侧墙171，位于栅极结构180顶部表面；第一侧墙151，第一侧墙151覆盖栅极结构180第一侧的侧壁，第一侧墙151的顶部表面高于栅极结构180的顶部表面，且高于栅极结构180顶部表面的第一侧墙151侧壁与掩膜侧墙171接触；第二侧墙190，分别位于所述栅极结构180的第一侧和第二侧，栅极结构180第一侧的第二侧墙190位于第一侧墙151侧壁表面，栅极结构180第二侧的第二侧墙190位于栅极结构180和掩膜侧墙171的侧壁表面；分别位于栅极结构180、第一侧墙151和第二侧墙190两侧基底内的源区和漏区，所述漏区位于所述栅极结构180第一侧的基底中，所述源区位于所述栅极结构180第二侧的基底中。
本实施例提供的半导体器件中，形成了不对称的侧墙，具体的，栅极结构180第一侧具有第一侧墙151和第二侧墙190，栅极结构180第二侧具有第二侧墙190。因而使得半导体器件的漏电流减小，且能够较大程度的减小驱动电压。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，部分基底上具有栅极结构膜；
形成第一侧墙和掩膜侧墙，第一侧墙分别覆盖栅极结构膜两侧侧壁，第一侧墙的顶部表面高于栅极结构膜的顶部表面，掩膜侧墙位于部分栅极结构膜上，且掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙侧壁接触；
以第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜，形成栅极结构，所述栅极结构具有相对的第一侧和第二侧，第一侧墙位于栅极结构第一侧；
在所述栅极结构的第一侧和第二侧分别形成第二侧墙，栅极结构第一侧的第二侧墙位于第一侧墙侧壁表面，栅极结构第二侧的第二侧墙位于栅极结构和掩膜侧墙的侧壁表面；
形成第二侧墙后，在所述栅极结构第一侧的基底中形成漏区，在所述栅极结构第二侧的基底中形成源区。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第一侧墙和掩膜侧墙之前，所述栅极结构膜的顶部表面具有掩膜层；
形成第一侧墙和掩膜侧墙的方法包括：在所述栅极结构膜和掩膜层的侧壁形成第一初始侧墙，所述第一初始侧墙围绕所述栅极结构膜和掩膜层；形成第一初始侧墙后，去除掩膜层；去除掩膜层后，形成初始掩膜侧墙，所述初始掩膜侧墙位于部分栅极结构膜上，且初始掩膜侧墙与第一初始侧墙的侧壁接触；去除部分第一初始侧墙和部分初始掩膜侧墙，形成所述第一侧墙和掩膜侧墙。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述栅极结构膜和掩膜层的方法包括：在所述基底上形成初始栅极结构膜；在所述初始栅极结构膜上形成掩膜材料层；图形化所述掩膜材料层和初始栅极结构膜，形成栅极结构膜和掩膜层。
4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述掩膜层的材料为氮化硅、氮氧化硅或碳氧化硅。
5.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述第一初始侧墙的方法包括：在所述基底上、栅极结构膜和掩膜层的侧壁以及掩膜层的顶部表面形成第一初始侧墙膜；回刻蚀所述第一初始侧墙膜，形成第一初始侧墙。
6.根据权利要求2所述的半导体器件的形成方法，其特征在于，刻蚀去除所述掩膜层；在刻蚀去除所述掩膜层的过程中，所述掩膜层相对于第一初始侧墙的刻蚀选择比值为10～100。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，刻蚀去除所述掩膜层的方法为各向同性刻蚀工艺。
8.根据权利要求2所述的半导体器件的形成方法，其特征在于，还包括：在去除所述掩膜层之前，在基底上形成牺牲层，所述牺牲层覆盖第一初始侧墙的侧壁且暴露出掩膜层和第一初始侧墙的顶部表面；形成初始掩膜侧墙后，且在形成所述第二侧墙之前，去除所述牺牲层。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，形成所述初始掩膜侧墙的方法包括：在所述牺牲层、第一初始侧墙和栅极结构膜的表面形成初始掩膜侧墙膜；回刻蚀所述初始掩膜侧墙膜，形成初始掩膜侧墙。
10.根据权利要求8所述的半导体器件的形成方法，其特征在于，形成所述牺牲层的方法包括：在所述基底、第一初始侧墙和掩膜层上形成填充膜；去除高于第一初始侧墙和掩膜层顶部表面的填充膜，形成牺牲层。
11.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述牺牲层的材料为氧化硅或有机物。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述掩膜侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，以所述第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜的工艺为各向异性干法刻蚀工艺。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构包括位于基底上的栅介质层和位于栅介质层上的栅电极层。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第二侧墙的方法包括：在所述基底上、第一侧墙和掩膜侧墙的顶部表面、以及第一侧墙、掩膜侧墙和栅极结构的侧壁表面形成第二初始侧墙膜；回刻蚀所述第二初始侧墙膜，形成第二侧墙。
17.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙的材料为氮化硅、氮氧化硅、碳化硅或碳氧化硅。
18.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底为平面式的半导体衬底。
19.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述栅极结构膜横跨所述鳍部、覆盖鳍部的部分侧壁表面和部分顶部表面；所述第一侧墙、掩膜侧墙和第二侧墙均横跨所述鳍部；所述栅极结构横跨所述鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面；所述漏区位于栅极结构第一侧的鳍部中，所述源区位于栅极结构第二侧的鳍部中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610914857.3A CN107968053B (zh) | 2016-10-20 | 2016-10-20 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610914857.3A CN107968053B (zh) | 2016-10-20 | 2016-10-20 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107968053A CN107968053A (zh) | 2018-04-27 |
| CN107968053B true CN107968053B (zh) | 2020-08-07 |
Family
ID=61997177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610914857.3A Active CN107968053B (zh) | 2016-10-20 | 2016-10-20 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107968053B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112017961B (zh) * | 2019-05-30 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111312821B (zh) * | 2020-02-22 | 2022-07-05 | 上海朕芯微电子科技有限公司 | 一种鳍型结构的功率mosfet及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026156A (ja) * | 2000-07-12 | 2002-01-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100489350B1 (ko) * | 2003-04-29 | 2005-05-16 | 매그나칩 반도체 유한회사 | 반도체소자의 게이트 형성방법 |
| US7656049B2 (en) * | 2005-12-22 | 2010-02-02 | Micron Technology, Inc. | CMOS device with asymmetric gate strain |
| KR20090078151A (ko) * | 2008-01-14 | 2009-07-17 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US9236448B2 (en) * | 2008-09-02 | 2016-01-12 | Cypress Semiconductor Corporation | Method for achieving very small feature size in semiconductor device by undertaking silicide sidewall growth and etching |
| CN103165428B (zh) * | 2011-12-14 | 2015-12-09 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的方法 |
| CN103187300B (zh) * | 2011-12-31 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN103779217A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍片型场效应晶体管及其制作方法 |
| US9293585B2 (en) * | 2013-03-11 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure and method of forming same |
-
2016
- 2016-10-20 CN CN201610914857.3A patent/CN107968053B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107968053A (zh) | 2018-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109786458B (zh) | 半导体器件及其形成方法 | |
| CN104347371B (zh) | 半导体结构的形成方法 | |
| US10431671B2 (en) | Fin field-effect transistor | |
| US8936986B2 (en) | Methods of forming finfet devices with a shared gate structure | |
| US9583597B2 (en) | Asymmetric FinFET semiconductor devices and methods for fabricating the same | |
| TWI618126B (zh) | 半導體元件及其形成方法 | |
| CN104795332B (zh) | 鳍式场效应晶体管的形成方法 | |
| US20150024584A1 (en) | Methods for forming integrated circuits with reduced replacement metal gate height variability | |
| CN108321090B (zh) | 半导体器件及其形成方法 | |
| CN113555285A (zh) | 半导体结构的形成方法 | |
| US9076870B2 (en) | Method for forming fin-shaped structure | |
| CN108122843B (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN107968053B (zh) | 半导体器件及其形成方法 | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106158637B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107785265B (zh) | 半导体器件的形成方法 | |
| CN104425371B (zh) | 半导体结构的形成方法 | |
| CN108573870B (zh) | 鳍式场效应管及其形成方法 | |
| CN109887845B (zh) | 半导体器件及其形成方法 | |
| WO2013000197A1 (zh) | 一种半导体结构及其制造方法 | |
| CN109285889B (zh) | 半导体结构及其形成方法 | |
| CN108155100B (zh) | 半导体器件的形成方法 | |
| CN107516674B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| US20140038417A1 (en) | Semiconductor structure and process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |