CN103779217A - 一种鳍片型场效应晶体管及其制作方法 - Google Patents

一种鳍片型场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN103779217A
CN103779217A CN201210399317.8A CN201210399317A CN103779217A CN 103779217 A CN103779217 A CN 103779217A CN 201210399317 A CN201210399317 A CN 201210399317A CN 103779217 A CN103779217 A CN 103779217A
Authority
CN
China
Prior art keywords
fin
semiconductor substrate
grid
gate
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210399317.8A
Other languages
English (en)
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210399317.8A priority Critical patent/CN103779217A/zh
Publication of CN103779217A publication Critical patent/CN103779217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种鳍片型场效应晶体管（FinFET）及其制作方法，所述方法包括：提供半导体衬底；在所述衬底上形成鳍片，所述鳍片形状为梯形；在所述鳍片的具有较长底边的第一侧与具有较短底边的第二侧之间形成栅极；在所述鳍片的所述第一侧上形成源区，在所述鳍片的所述第二侧上形成漏区。本发明提供了一种简化的工艺来制作非对称负交叠FinFET器件，达到减小栅漏电容的目的。同时采用自由基氧化工艺来制作栅极，可以改善器件的线宽粗糙度。

Description

一种鳍片型场效应晶体管及其制作方法
技术领域
本发明涉及半导体领域，具体而言涉及一种鳍片型场效应晶体管（FinFET）及其制作方法。
背景技术
从第一个晶体管诞生开始，集成电路工业一直按照摩尔定律向前发展。器件特征尺寸不断缩小，集成电路的集成度不断增加。随着器件特征尺寸的缩小，平面体硅CMOS器件遇到了严重的挑战，不断增加的亚阈值电流和栅介质泄漏电流成为阻碍CMOS工艺进一步发展的主要因素。为了克服这些问题，各种新的结构器件应运而生，而鳍形场效应晶体管（FinFET）被认为是最有可能替代平面体硅CMOS器件的结构之一。与传统的体硅CMOS相比，FinFET器件在抑制亚阈值电流和栅漏电流方面有着绝对的优势，FinFET的双栅或半环栅和薄的体硅会抑制短沟道效应，从而减小亚阈值漏电流，同时，多栅极的设计可以从多个侧面控制沟道，栅控能力增强。FinFET器件可以使用比传统更厚的栅氧化物，因此，FinFET器件的栅漏电流也会减小。
在FinFET器件的栅-源/漏电容中，交叠电容占主导。据报道，通过在栅极和源/漏极之间引入负交叠可以减小交叠电容。栅极与源极之间的负交叠会导致ON电流明显下降，并且栅极与漏极之间的电容对电路延迟的影响比栅极与源极之间的电容所产生的影响大，所以现有技术对负交叠结构的研究主要是针对栅-漏之间的负交叠，这形成了非对称的FinFET器件结构。目前用于形成这种非对称负交叠栅-漏结构的技术主要是离子注入或非对称侧墙形成技术，通过使正常的FinFET在漏端的常规侧墙之外引入额外的侧墙来形成栅极和漏极之间的负交叠。采用这种方式形成的FinFET器件如图1所示，在Fi nFET器件100中，除衬底（未示出）外，还包括鳍片101、栅极介电层102、栅极电极103、源区104、漏区105、侧墙106以及漏端侧墙扩展区107。通过在漏端引入侧墙扩展区，即额外侧墙，使栅极不能完全覆盖沟道，从而形成负交叠。为了避免这一额外侧墙的引入，本发明提出了一种新的简化的工艺来形成这种非对称负交叠FinFET器件结构。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供一种鳍片型场效应晶体管（FinFET）的制作方法，包括：提供半导体衬底；在所述衬底上形成鳍片，所述鳍片形状为梯形；在所述鳍片的具有较长底边的第一侧与具有较短底边的第二侧之间形成栅极；在所述鳍片的所述第一侧上形成源区，在所述鳍片的所述第二侧上形成漏区。
作为优选，所述鳍片的形成方法包括：在所述半导体衬底上形成硬掩膜层，构图所述硬掩膜层以在所述硬掩膜层上和所述半导体衬底上形成鳍片掩膜；蚀刻所述硬掩膜层和所述半导体衬底的一部分以形成鳍片图案；蚀刻去除所述硬掩膜层以形成所述鳍片。
作为优选，所述方法还包括在所述栅极侧面形成侧墙（spacer）的步骤。
作为优选，所述半导体衬底为绝缘体上硅(SOI)。
作为优选，所述鳍片材料为硅（Si）或硅锗（SiGe）。
作为优选，所述鳍片在所述漏区一端有比所述源区一端小的特征尺寸（CD）。
作为优选，所述鳍片在所述漏区一端与所述源区一端的特征尺寸的差值可以调节。
作为优选，所述栅极为多晶硅栅。
作为优选，所述栅极的形成方法包括：采用自由基氧化表面平坦化工艺平坦化所述多晶硅栅。
作为优选，所述自由基氧化表面平坦化工艺包括：a）采用7nm自由基氧化所述多晶硅栅表面；b）利用HCL/HF溶液去除生成的氧化层；c）清洗所述多晶硅栅；重复步骤a）-c）一次或多次。
根据本发明的另一方面，还提供了一种FinFET器件，所述器件包括：半导体衬底；位于所述衬底上的鳍片，所述鳍片形状为梯形；在所述鳍片的具有较长底边的第一侧与具有较短底边的第二侧之间形成的栅极；在所述鳍片的所述第一侧上形成的源区，在所述鳍片的所述第二侧上形成的漏区。
作为优选，所述半导体衬底为绝缘体上硅。
作为优选，所述鳍片材料为硅或硅锗。
作为优选，所述鳍片在所述漏区一端有比所述源区一端小的特征尺寸。
作为优选，所述鳍片在所述漏区一端与所述源区一端的特征尺寸的差值可以调节。
作为优选，所述栅极为多晶硅栅。
根据本发明，可以采用更简单的工艺来制作非对称负交叠FinFET器件，同时采用自由基氧化技术来制作栅极，可以改善器件的线宽粗糙度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中制备得到的非对称负交叠Fi nFET器件的结构示意图；
图2a为本发明一个实施例所提供的半导体衬底的示意性剖面图；
图2b为本发明一个实施例所制备的部分非对称负交叠FinFET器件的示意性剖面图；
图2c为本发明一个实施例所制备的部分非对称负交叠FinFET器件的示意性剖面图；
图2d为本发明一个实施例所制备的部分非对称负交叠FinFET器件的示意性俯视图；
图2e为本发明一个实施例所制备的部分非对称负交叠FinFET器件的示意性剖面图；
图2f为本发明一个实施例所制备的部分非对称负交叠FinFET器件的示意性俯视图；
图2g为本发明一个实施例所制备的部分非对称负交叠FinFET器件的示意性俯视图；
图3为本发明中制备FinFET器件的自由基氧化表面平坦化工艺的流程图；
图4为本发明提出的形成FinFET器件的制作方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成FinFET器件的制作方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图来描述本发明提出的形成FinFET器件的制作方法的详细步骤。
参照图2a，提供半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等，在该半导体衬底中还可以形成其他有源器件。在本发明中优选绝缘体上硅（SOI），所述绝缘体上硅（SOI）包括从下往上依次为支撑衬底201、氧化物绝缘层202以及半导体材料层203，其中所述顶部的半导体材料层为单晶硅层、多晶硅层、SiC或SiGe。由于SOI被制成器件有源区下方具有氧化物绝缘层202，该氧化物绝缘层202埋置于半导体基底层，从而使器件具有更加优异的性能，但并不局限于上述示例。
参照图2b-2d，在半导体衬底上形成梯形鳍片205。首先参照图2b，在半导体材料层203上构图硬掩膜层204。具体地，在所述硬掩膜层上形成光刻胶层，所述光刻胶层上定义了所要形成鳍片的形状，然后以所述光刻胶层为掩膜/图案化所述硬掩膜层，最后去除光刻胶。硬掩膜层204可以包括任何常规的掩膜，如利用常规技术容易构图的光致抗蚀剂掩膜或其它类似掩膜。所述硬掩膜层204可以为氮化物或者金属硬掩膜层，例如SiN、A-C、BN和SiON、TiN和Cu3N中的一种或者多种。然后利用如蚀刻等的任何常规的材料去除工艺去除半导体材料层203的暴露部分，然后去除硬掩膜层204从而留下梯形结构，如图2c和图2d所示。
参照图2e和图2f，在鳍片205的两个底边之间形成栅极介电层206和栅极电极207。利用传统沉积工艺形成栅极介电层。或者，栅极介电层可以通过热氧化、氮化或氧氮化工艺形成。在形成栅极介电层时，也可以组合使用上述工艺。栅极介电层可以包括如下的任何传统电介质：SiO2、Si3N4、SiON、SiON2、诸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k电介质以及包括钙钛矿型氧化物的其它类似氧化物，但不限于此。栅极电极可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合，本发明中优选使用多晶硅。所述栅极电极的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。
沉积多晶硅栅之后，采用自由基氧化表面平坦化工艺平坦化所述多晶硅栅。自由基氧化工艺流程如图3所示。步骤301，采用7nm自由基氧化多晶硅栅表面。所述自由基氧化条件优选为760Torr压强下，用H2（流量为5SLM）和O2（流量为5SLM）的混合气体来做牺牲湿式氧化以形成自由基牺牲氧化层。之后在步骤302利用HCL/HF酸溶液除去生成的氧化层，HCL/HF酸溶液优选配比为HCL（37%）:HF(50%)为19:1。之后在步骤303采用湿法清洗工艺清洗多晶硅栅。为达到更小的表面粗糙度，重复步骤301-303一次或多次。栅极的特征尺寸可以调节，鳍片205的两侧的特征尺寸差值可以变化。
参照图2g，在梯形鳍片205的两侧分别形成源区208和漏区209，使源区208位于梯形鳍片205的具有较长底边的一侧，而漏区209位于梯形鳍片205的具有较短底边的一侧。具体地，进行离子注入工艺，以于栅极周围的半导体衬底中形成源极/漏极区域。紧接着进行快速升温退火工艺，利用900℃至1050℃的高温来活化源极/漏极区域内的杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。
作为优选，在形成栅极之后，形成源/漏区之前，还可以进一步包括形成侧墙步骤。所述侧墙的形成可以选用本领域常用方法，在此不再赘述。
图4为本发明提出的形成FinFET器件的制作方法的流程图，所述方法包括以下步骤：
步骤401提供半导体衬底；
步骤402在所述衬底上形成鳍片，所述鳍片形状为梯形；
步骤403在所述鳍片的具有较长底边的第一侧与具有较短底边的第二侧之间形成栅极；
步骤404在所述鳍片的所述第一侧上形成源区，在所述鳍片的所述第二侧上形成漏区。
在本发明中，通过形成梯形鳍片来实现FinFET器件中的栅-漏负交叠结构，而不用引入额外的侧墙，因此简化了制作工艺，达到减小栅漏电容的目的。同时，本发明采用自由基氧化工艺制作栅极，可以减小器件的线宽粗糙度。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (16)

1.一种鳍片型场效应晶体管的制作方法，包括：
提供半导体衬底；
在所述衬底上形成鳍片，所述鳍片形状为梯形；
在所述鳍片的具有较长底边的第一侧与具有较短底边的第二侧之间形成栅极；
在所述鳍片的所述第一侧上形成源区，在所述鳍片的所述第二侧上形成漏区。
2.根据权利要求1所述的方法，其特征在于，所述鳍片的形成方法包括：在所述半导体衬底上形成硬掩膜层，构图所述硬掩膜层以在所述硬掩膜层上和所述半导体衬底上形成鳍片掩膜；蚀刻所述硬掩膜层和所述半导体衬底的一部分以形成鳍片图案；蚀刻去除所述硬掩膜层以形成所述鳍片。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述栅极侧面形成侧墙的步骤。
4.根据权利要求1所述的方法，其特征在于，所述半导体衬底为绝缘体上硅。
5.根据权利要求1所述的方法，其特征在于，所述鳍片材料为硅或硅锗。
6.根据权利要求1所述的方法，其特征在于，所述鳍片在所述漏区一端有比所述源区一端小的特征尺寸。
7.根据权利要求1所述的方法，其特征在于，所述鳍片在所述漏区一端与所述源区一端的特征尺寸的差值可以调节。
8.根据权利要求1所述的方法，其特征在于，所述栅极为多晶硅栅。
9.根据权利要求8所述的方法，其特征在于，所述栅极的形成方法包括：采用自由基氧化表面平坦化工艺平坦化所述多晶硅栅。
10.根据权利要求9所述的方法，其特征在于，所述自由基氧化表面平坦化工艺包括：
a）采用7nm自由基氧化所述多晶硅栅表面；
b）利用HCL/HF溶液去除生成的氧化层；
c）清洗所述多晶硅栅；
重复步骤a）-c）一次或多次。
11.一种鳍片型场效应晶体管，包括：
半导体衬底；
位于所述衬底上的鳍片，所述鳍片形状为梯形；
在所述鳍片的具有较长底边的第一侧与具有较短底边的第二侧之间形成的栅极；
在所述鳍片的所述第一侧上形成的源区，在所述鳍片的所述第二侧上形成的漏区。
12.根据权利要求11所述的晶体管，其特征在于，所述半导体衬底为绝缘体上硅。
13.根据权利要求11所述的晶体管，其特征在于，所述鳍片材料为硅或硅锗。
14.根据权利要求11所述的晶体管，其特征在于，所述鳍片在所述漏区一端有比所述源区一端小的特征尺寸。
15.根据权利要求11所述的晶体管，其特征在于，所述鳍片在所述漏区一端与所述源区一端的特征尺寸的差值可以调节。
16.根据权利要求11所述的晶体管，其特征在于，所述栅极为多晶硅栅。
CN201210399317.8A 2012-10-18 2012-10-18 一种鳍片型场效应晶体管及其制作方法 Pending CN103779217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210399317.8A CN103779217A (zh) 2012-10-18 2012-10-18 一种鳍片型场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210399317.8A CN103779217A (zh) 2012-10-18 2012-10-18 一种鳍片型场效应晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN103779217A true CN103779217A (zh) 2014-05-07

Family

ID=50571339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210399317.8A Pending CN103779217A (zh) 2012-10-18 2012-10-18 一种鳍片型场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN103779217A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015054914A1 (zh) * 2013-10-14 2015-04-23 中国科学院微电子研究所 一种非对称FinFET结构及其制造方法
US9947585B2 (en) 2014-06-27 2018-04-17 Intel Corporation Multi-gate transistor with variably sized fin
CN107968053A (zh) * 2016-10-20 2018-04-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269629A1 (en) * 2004-03-23 2005-12-08 Chul Lee Fin field effect transistors and methods of fabricating the same
US20080017911A1 (en) * 2006-07-19 2008-01-24 Hiroshi Akahori Nonvolatile semiconductor memory device and manufacturing method thereof
CN101443912A (zh) * 2005-08-03 2009-05-27 国际商业机器公司 鳍片型场效应晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269629A1 (en) * 2004-03-23 2005-12-08 Chul Lee Fin field effect transistors and methods of fabricating the same
CN101443912A (zh) * 2005-08-03 2009-05-27 国际商业机器公司 鳍片型场效应晶体管
US20080017911A1 (en) * 2006-07-19 2008-01-24 Hiroshi Akahori Nonvolatile semiconductor memory device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EMANUELE BARAVELLI ET AL: "Correlation of fin shape fluctuations to FinFET electrical variability and noise margins of 6-T SRAM cells", 《ULTIMATE INTEGRATION OF SILICON, 2009. ULIS 2009. 10TH INTERNATIONAL CONFERENCE ON》, 20 March 2009 (2009-03-20), pages 19 - 22, XP031451703 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015054914A1 (zh) * 2013-10-14 2015-04-23 中国科学院微电子研究所 一种非对称FinFET结构及其制造方法
US9640660B2 (en) 2013-10-14 2017-05-02 Institute of Microelectronics, Chinese Academy of Sciences Asymmetrical FinFET structure and method of manufacturing same
US9947585B2 (en) 2014-06-27 2018-04-17 Intel Corporation Multi-gate transistor with variably sized fin
EP3161872A4 (en) * 2014-06-27 2018-05-30 Intel Corporation Multi-gate transistor with variably sized fin
CN107968053A (zh) * 2016-10-20 2018-04-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
US9425318B1 (en) Integrated circuits with fets having nanowires and methods of manufacturing the same
US7154118B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
TWI544529B (zh) 鰭狀場效電晶體裝置與其形成方法
CN104795332B (zh) 鳍式场效应晶体管的形成方法
CN102130014B (zh) 一种FinFET晶体管的制作方法
CN106033725B (zh) 半导体元件及其制作工艺
CN105810729B (zh) 鳍式场效应晶体管及其制造方法
KR20120022464A (ko) 반도체 장치의 제조방법
CN103187439A (zh) 半导体结构及其形成方法、cmos及其形成方法
US20200152770A1 (en) Method of forming a semiconductor device
CN111755333A (zh) 一种纳米片场效应晶体管及其制备方法
CN103779217A (zh) 一种鳍片型场效应晶体管及其制作方法
US20180323287A1 (en) Semiconductor structures and fabrication methods thereof
CN103177963B (zh) 一种FinFET器件的制造方法
US20140227878A1 (en) Method for Manufacturing Small-Size Fin-Shaped Structure
WO2014063404A1 (zh) 半导体结构及其制造方法
CN103165449A (zh) 一种半导体器件的制造方法
CN103123899B (zh) FinFET器件制造方法
CN102956456B (zh) 一种半导体器件的制造方法
CN104347416A (zh) 鳍式场效应晶体管及其形成方法
CN103383961A (zh) FinFET结构及其制造方法
CN106784005A (zh) 一种改良的鳍式场效应晶体管及其制作方法
WO2014059564A1 (zh) 半导体器件制造方法
CN104658899B (zh) 一种蚀刻栅极介电层的方法
CN104347413B (zh) 一种制作FinFET半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140507