CN106784005A - 一种改良的鳍式场效应晶体管及其制作方法 - Google Patents
一种改良的鳍式场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN106784005A CN106784005A CN201611160118.6A CN201611160118A CN106784005A CN 106784005 A CN106784005 A CN 106784005A CN 201611160118 A CN201611160118 A CN 201611160118A CN 106784005 A CN106784005 A CN 106784005A
- Authority
- CN
- China
- Prior art keywords
- region
- drain region
- fin
- source region
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种改良的鳍式场效应晶体管及其制作方法，本发明的改良的鳍式场效应晶体管包括：基底；鳍部，所述鳍部第一源区和第一漏区以及沟道区；所述鳍部的第一源区和第一漏区厚度小于沟道区厚度，所述鳍部的第一源区和第一漏区两侧以及顶部分别形成晶格常数与鳍部不同的第二源区和第二漏区，所述第一源区与第二源区组成源区，所述第一漏区与第二漏区组成漏区，本发明提高驱动电流，减小源/漏区的电阻，改善晶体管性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其制作方法。
技术背景
晶体管是集成电路中关键的元件。为了满足晶体管更快速的需求，需要较高的驱动电流。另外，由于晶体管的驱动电流正比于晶体管的栅极宽度，为了提高驱动电流，需要较大的栅极宽度。
鳍式场效应晶体管具有一从基底突出的狭窄半导体材料有源区域作为鳍部，此鳍部包括源区与漏区，还包括源区与漏区之间的沟道区，栅极结构包括栅介质层以及位于栅介质层上的栅电极，栅极结构包裹覆盖鳍部沟道区，与沟道区的上表面以及两侧接触形成导电沟道，相当于增加了栅极宽度，有效增加了驱动电流，改善了器件性能。
随着现有相关技术的进步，器件的特征尺寸进一步下降，需进一步改善工艺，进一步增加驱动电流；同时，随着鳍式场效应晶体管尺寸缩小，鳍的尺寸随之缩小，造成源/漏区的电阻增加。
发明内容
本发明的目的是提供一种改良的鳍式场效应晶体管，提高驱动电流，减小源/漏区的电阻，改善晶体管性能。
本发明的另一目的是提供上述改良的鳍式场效应晶体管的制作方法。
为实现上述目的，本发明采用如下技术方案：
一种改良的鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部，所述鳍部包括位于鳍部两端的第一源区和第一漏区以及第一源区和第一漏区之间的沟道区；横跨所述沟道区上表面以及两侧的栅极结构以及第一绝缘隔离层，所述第一绝缘隔离层位于所述栅极结构两侧，所述鳍部的第一源区和第一漏区厚度小于沟道区厚度，所述鳍部的第一源区和第一漏区两侧以及顶部分别形成晶格常数与鳍部不同的第二源区和第二漏区，所述第一源区与第二源区组成源区，所述源区宽度大于所述沟道区宽度，且所述源区厚度不小于沟道区厚度，所述第一漏区与第二漏区组成漏区，所述漏区宽度大于所述沟道区宽度，且所述漏区厚度不小于沟道区厚度，所述源区以及漏区垂直于栅极结构的两侧形成第二绝缘隔离层。
优选地，所述鳍部材料为硅，所述第二源区和第二漏区材料为硅锗或碳化硅。
优选地，所述源区厚度以及漏区厚度与所述沟道区厚度相同。
优选地，所述第一源区以及第一漏区宽度小于所述沟道区宽度。
优选地，所述第一源区以及第一漏区两侧均投影在所述沟道区内部。
优选地，所述基底材料为绝缘体上硅。
一种鳍式场效应晶体管的制作方法，包括以下步骤：
(1)提供基底，并在所述基底上形成中间厚度大于两端厚度的鳍部，其中厚度较薄两端区域分别为第一源区和第一漏区，厚度较厚的中间区域即为沟道区；
(2)在所述沟道区的上表面以及两侧形成栅极结构以及位于所述栅极结构两侧的第一绝缘隔离层；
(3)在所述第一源区和第一漏区两侧以及顶部外延生长沉积晶格常数与鳍部不同的第二源区和第二漏区，所述第一源区与第二源区组成源区，所述源区宽度大于所述沟道区宽度，且所述源区厚度不小于沟道区厚度，所述第一漏区与第二漏区组成漏区，所述漏区宽度大于所述沟道区宽度，且所述漏区厚度不小于沟道区厚度；
(4)在所述源区以及漏区垂直于栅极结构的两侧形成第二绝缘隔离层，并且在源区以及漏区注入n型或p型杂质。
优选地，第(2)步之后，热氧化第一源区以及第一漏区，之后去除氧化层，减小第一源区以及第一漏区面积。
相对于现有技术，本发明具有以下有益效果：
本发明所述鳍部的第一源区和第一漏区两侧以及顶部分别形成晶格常数与鳍部不同的第二源区和第二漏区，所述鳍部的第一源区和第一漏区厚度小于沟道区厚度，所以第二源区以及第二漏区分别与沟道区接触，第二源区和第二漏区晶格常数与鳍部不同，因此会为沟道区引入压应力或拉应力，从而提高沟道区的载流子迁移率；
所述第一源区与第二源区组成源区，所述源区宽度大于所述沟道区宽度，且所述源区厚度不小于沟道区厚度，所述第一漏区与第二漏区组成漏区，所述漏区宽度大于所述沟道区宽度，且所述漏区厚度不小于沟道区厚度，因此本发明源区以及漏区面积得到相应扩大，所以源区以及漏区电阻得到有效减少。
附图说明
图1为第一实施例结构示意图；
图2为第一实施例结构分解示意图；
图3A-图3D为第一实施例制作过程示意图；
图4为第二实施例鳍部结构示意图。
具体实施方式
下面结合附图以及实施例对本发明进行介绍，实施例仅用于对本发明进行解释，并不对本发明有任何限定作用。
第一实施例
如图1以及图2所示，本实施例的改良的鳍式场效应晶体管，包括：基底100；位于所述基底100上的鳍部200，所述鳍部200包括位于鳍部200两端的第一源区211和第一漏区221以及第一源区211和第一漏区221之间的沟道区230；横跨所述沟道区230上表面以及两侧的栅极结构300以及第一绝缘隔离层400，所述第一绝缘隔离层400位于所述栅极结构300两侧，所述鳍部200的第一源区211和第一漏区221厚度小于沟道区230厚度，所述鳍部200的第一源区211和第一漏区221两侧以及顶部分别形成晶格常数与鳍部不同的第二源区212和第二漏区222，所述第一源区211与第二源区212组成源区210，所述源区210宽度大于所述沟道区230宽度，且所述源区210厚度不小于沟道区230厚度，所述第一漏区221与第二漏区222组成漏区220，所述漏区220宽度大于所述沟道区230宽度，且所述漏区220厚度不小于沟道区230厚度，所述源区210以及漏区220垂直于栅极结构的两侧形成第二绝缘隔离层500。
本实施例基底100材料优选为绝缘体上硅(SOI)，此时所述SOI的顶层硅层用于形成所述鳍部200；基底100材料也可为硅(Si)、锗(Ge)、硅锗(GeSi)或者碳化硅(SiC)等半导体衬底，此时所述鳍部200通过对上述半导体衬底刻蚀后形成，之后在鳍部两侧的半导体衬底上形成表面低于鳍部的绝缘介质层；基底100材料也可为氧化硅等绝缘衬底，此时所述鳍部200通过外延工艺形成，鳍部200材料可为硅(Si)、锗(Ge)、硅锗(GeSi)或者碳化硅(SiC)。
本实施例所述栅极结构300包括栅介质层以及栅介质层上的栅电极，所述栅介质层材料可为氧化硅、氮化硅或者氮氧化硅等，栅电极可为多晶硅、金属氮化物、金属碳化物、金属氮碳化合物、金属氧化物、金属氧氮化合物或金属硅化物等导电材料，位于所述栅极结构300两侧的第一绝缘隔离层400用于隔离栅电极以及源漏电极，抑制栅极与源极或漏极产生漏电流，其材料可为氮化物或氧化物或其组合等。
本实施例所述鳍部的第一源区211和第一漏区221两侧以及顶部分别形成晶格常数与鳍部不同的第二源区212和第二漏区222，例如，所述鳍部200材料为硅，所述第二源区212和第二漏区222材料可为硅锗或碳化硅等，所述鳍部200的第一源区211和第一漏区221厚度小于沟道区230厚度，所以第二源区212以及第二漏区222可以分别与沟道区230顶部接触，第二源区212和第二漏区222晶格常数与鳍部200不同，因此会为沟道区230引入压应力或拉应力，从而提高沟道区230的载流子迁移率，进而增加驱动电流，本实施例优选所述源区210厚度以及漏区220厚度与所述沟道区230厚度相同。
本实施例所述第一源区211与第二源区212组成源区210，所述源区210宽度大于所述沟道区230宽度，且所述源区210厚度不小于沟道区230厚度，所述第一漏区221与第二漏区222组成漏区220，所述漏区220宽度大于所述沟道区230宽度，且所述漏区220厚度不小于沟道区230厚度，相对于源区与漏区与沟道区截面面积相等的传统鳍式场效应晶体管结构，本实施例源区210以及漏区220面积得到相应扩大，所以源区210以及漏区220电阻得到有效减少，有利于提高驱动电流，并且源区210与漏区220面积相应扩大使得源区210以及漏区220电极的引入工艺窗口更大，电极制作更为容易。
本实施例鳍式场效应晶体管的制作方法如图3A-3D所示，包括以下步骤：
(1)如图3A所示，提供基底100，并在所述基底100上形成中间厚度大于两端厚度的鳍部200，其中厚度较薄两端区域分别为第一源区211和第一漏区221，厚度较厚的中间区域即为沟道区230；
本实施例基底100材料优选为绝缘体上硅(SOI)，采用等离子体刻蚀等工艺刻蚀所述SOI的顶层硅层，形成所述鳍部200；基底100材料也可为硅(Si)、锗(Ge)、硅锗(GeSi)或者碳化硅(SiC)等半导体衬底，此时所述鳍部200通过采用等离子体刻蚀等工艺刻蚀对上述半导体衬底刻蚀后形成，之后在鳍部两侧的半导体衬底上形成表面低于鳍部的绝缘介质层；基底100材料也可为氧化硅等绝缘衬底，此时所述鳍部200通过外延工艺沉积硅(Si)、锗(Ge)、硅锗(GeSi)或者碳化硅(SiC)等后，采用等离子体刻蚀等工艺刻蚀形成。
(2)如图3B所示，在所述沟道区230的上表面以及两侧形成栅极结构300以及位于所述栅极结构300两侧的第一绝缘隔离层400；
本实施例所述栅极结构300包括栅介质层以及栅介质层上的栅电极，所述栅介质层可通过氧化鳍部200形成，氧化鳍部200后去除第一源区211以及第一漏区212上的氧化层，留下沟道区230上的氧化层作为栅介质层。
(3)如图3C所示，在所述第一源区211和第一漏区221两侧以及顶部沉积晶格常数与鳍部不同的第二源区212和第二漏区222，所述第一源区211与第二源区212组成源区210，所述源区210宽度大于所述沟道区230宽度，且所述源区210厚度不小于沟道区230厚度，所述第一漏区221与第二漏区222组成220，所述漏区220宽度大于所述沟道区230宽度，且所述漏区220厚度不小于沟道区230厚度。
(4)如图3D所示，在所述源区210以及漏区220垂直于栅极结构的两侧形成第二绝缘隔离层500，并且在源区210以及漏区220注入n型或p型杂质。第二实施例
如图4所示，本实施例与第一实施例技术方案基本相同，不同之处在于，本实施例所述第一源区211以及第一漏区221宽度小于所述沟道区230宽度，具体地所述第一源区211以及第一漏区221两侧均投影在所述沟道区230内部，本实施例使得沟道区230两侧也与晶格常数不同的第二源区221以及第二漏区222接触，进一步为沟道区230引入压应力或拉应力，从而提高沟道区230的载流子迁移率，进而增加驱动电流。
本实施例制作方法在第(2)步之后，热氧化第一源区211以及第一漏区221，之后去除氧化层，减小第一源区211以及第一漏区221面积，进而实现第一源区211以及第一漏区221两侧均投影在所述沟道区230内部。
以上实施例限于对本发明进行解释，本发明还可以通过其他方法实现，例如：本发明制作方法第(1)步形成的鳍部厚度一致，后续第(2)步之后，热氧化第一源区211以及第一漏区221，之后去除氧化层，减小第一源区211以及第一漏区221面积，进而实现第一源区211以及第一漏区221两侧均投影在所述沟道区230内部，同时实现鳍部200的第一源区211和第一漏区221厚度小于沟道区230厚度。
Claims (8)
1.一种改良的鳍式场效应晶体管，包括：基底；位于所述基底上的鳍部，所述鳍部包括位于鳍部两端的第一源区和第一漏区以及第一源区和第一漏区之间的沟道区；横跨所述沟道区上表面以及两侧的栅极结构以及第一绝缘隔离层，所述第一绝缘隔离层位于所述栅极结构两侧，其特征在于：所述鳍部的第一源区和第一漏区厚度小于沟道区厚度，所述鳍部的第一源区和第一漏区两侧以及顶部分别形成晶格常数与鳍部不同的第二源区和第二漏区，所述第一源区与第二源区组成源区，所述源区宽度大于所述沟道区宽度，且所述源区厚度不小于沟道区厚度，所述第一漏区与第二漏区组成漏区，所述漏区宽度大于所述沟道区宽度，且所述漏区厚度不小于沟道区厚度，所述源区以及漏区垂直于栅极结构的两侧形成第二绝缘隔离层。
2.如权利要求1所述的改良的鳍式场效应晶体管，其特征在于：所述鳍部材料为硅，所述第二源区和第二漏区材料为硅锗或碳化硅。
3.如权利要求1所述的改良的鳍式场效应晶体管，其特征在于：所述源区厚度以及漏区厚度与所述沟道区厚度相同。
4.如权利要求1所述的改良的鳍式场效应晶体管，其特征在于：所述第一源区以及第一漏区宽度小于所述沟道区宽度。
5.如权利要求4所述的改良的鳍式场效应晶体管，其特征在于：所述第一源区以及第一漏区两侧均投影在所述沟道区内部。
6.如权利要求1所述的改良的鳍式场效应晶体管，其特征在于：所述基底材料为绝缘体上硅。
7.一种改良的鳍式场效应晶体管的制作方法，其特征在于，包括以下步骤：
(1)提供基底，并在所述基底上形成中间厚度大于两端厚度的鳍部，其中厚度较薄两端区域分别为第一源区和第一漏区，厚度较厚的中间区域即为沟道区；
(2)在所述沟道区的上表面以及两侧形成栅极结构以及位于所述栅极结构两侧的第一绝缘隔离层；
(3)在所述第一源区和第一漏区两侧以及顶部外延生长沉积晶格常数与鳍部不同的第二源区和第二漏区，所述第一源区与第二源区组成源区，所述源区宽度大于所述沟道区宽度，且所述源区厚度不小于沟道区厚度，所述第一漏区与第二漏区组成漏区，所述漏区宽度大于所述沟道区宽度，且所述漏区厚度不小于沟道区厚度。
(4)在所述源区以及漏区垂直于栅极结构的两侧形成第二绝缘隔离层，并且在源区以及漏区注入n型或p型杂质。
8.如权利要求7所述的改良的鳍式场效应晶体管，其特征在于：第(2)步之后，热氧化第一源区以及第一漏区，之后去除氧化层，减小第一源区以及第一漏区面积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611160118.6A CN106784005A (zh) | 2016-12-15 | 2016-12-15 | 一种改良的鳍式场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611160118.6A CN106784005A (zh) | 2016-12-15 | 2016-12-15 | 一种改良的鳍式场效应晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106784005A true CN106784005A (zh) | 2017-05-31 |
Family
ID=58889154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611160118.6A Withdrawn CN106784005A (zh) | 2016-12-15 | 2016-12-15 | 一种改良的鳍式场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106784005A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427564A (zh) * | 2017-08-30 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 一种finFET及其形成方法 |
| US11476350B2 (en) | 2017-07-12 | 2022-10-18 | Sony Semiconductor Solutions Corporation | Transistor and electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110193141A1 (en) * | 2010-02-11 | 2011-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a finfet device |
-
2016
- 2016-12-15 CN CN201611160118.6A patent/CN106784005A/zh not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110193141A1 (en) * | 2010-02-11 | 2011-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a finfet device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476350B2 (en) | 2017-07-12 | 2022-10-18 | Sony Semiconductor Solutions Corporation | Transistor and electronic device |
| TWI820029B (zh) * | 2017-07-12 | 2023-11-01 | 日商索尼半導體解決方案公司 | 電晶體及電子機器 |
| CN109427564A (zh) * | 2017-08-30 | 2019-03-05 | 台湾积体电路制造股份有限公司 | 一种finFET及其形成方法 |
| US10741672B2 (en) | 2017-08-30 | 2020-08-11 | Taiwan Semiconductor Manufacturing Co. Ltd. | Gate structure for semiconductor device |
| CN109427564B (zh) * | 2017-08-30 | 2021-06-01 | 台湾积体电路制造股份有限公司 | 一种位于衬底上的finFET及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9425318B1 (en) | Integrated circuits with fets having nanowires and methods of manufacturing the same | |
| US8395195B2 (en) | Bottom-notched SiGe FinFET formation using condensation | |
| US8900956B2 (en) | Method of dual EPI process for semiconductor device | |
| US9257545B2 (en) | Stacked nanowire device with variable number of nanowire channels | |
| US6849884B2 (en) | Strained Fin FETs structure and method | |
| CN101989617B (zh) | 用于半导体晶体管的垂直鳍状结构及其制造方法 | |
| KR101386684B1 (ko) | ＬＤＤ 확장을 이용한 ＦｉｎＦＥＴ 설계 | |
| US7154118B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| TWI620314B (zh) | 具有替代通道材料之電性絕緣鰭片結構及其製法 | |
| US8536630B2 (en) | Transistor devices and methods of making | |
| US9312386B2 (en) | Method for forming fin FET structure with dual-stress spacers | |
| US9166049B2 (en) | Method to enhance strain in fully isolated finFET structures | |
| US10014406B2 (en) | Semiconductor device and method of forming the same | |
| US9425051B2 (en) | Method for producing a silicon-germanium film with variable germanium content | |
| US11038039B2 (en) | Method of forming a semiconductor device | |
| CN104051526B (zh) | 紧邻半导体鳍的沟渠及其形成方法 | |
| JP2014042022A (ja) | 底部酸化物ライナー及び上部窒化物ライナーを具備するシャロートレンチアイソレーション（ｓｔｉ）領域を含む電子装置及び関連方法 | |
| CN103839814B (zh) | 鳍式场效应晶体管的形成方法 | |
| US8609508B2 (en) | Method of fabricating an integrated circuit having a strain inducing hollow trench isolation region | |
| CN106784005A (zh) | 一种改良的鳍式场效应晶体管及其制作方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| JP6103453B2 (ja) | 半導体装置およびその製造方法 | |
| CN101208804A (zh) | 制造半导体器件的方法以及用该方法获得的半导体器件 | |
| JP2006324423A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190102 Address after: Room 1303, Building B, Kangxin Garden, 569 Wensan Road, Xihu District, Hangzhou City, Zhejiang 310000 Applicant after: Hangzhou Yizheng Technology Co., Ltd. Address before: 523000 productivity building 406, high tech Industrial Development Zone, Songshan Lake, Dongguan, Guangdong Applicant before: Dongguan Lianzhou Intellectual Property Operation Management Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20170531 |
|
| WW01 | Invention patent application withdrawn after publication |