CN111755333A - 一种纳米片场效应晶体管及其制备方法 - Google Patents
一种纳米片场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN111755333A CN111755333A CN201910236310.6A CN201910236310A CN111755333A CN 111755333 A CN111755333 A CN 111755333A CN 201910236310 A CN201910236310 A CN 201910236310A CN 111755333 A CN111755333 A CN 111755333A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- gate
- insulating isolation
- layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002135 nanosheet Substances 0.000 title claims abstract description 150
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000002955 isolation Methods 0.000 claims abstract description 127
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000005669 field effect Effects 0.000 claims abstract description 28
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000002064 nanoplatelet Substances 0.000 claims description 2
- 239000003153 chemical reaction reagent Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 100
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000002052 molecular layer Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Abstract
本发明提供一种纳米片场效应晶体管及其制备方法，方法包括在半导体衬底上形成纳米片层及牺牲层，并在纳米片层和牺牲层中形成绝缘隔离结构，然后通过干法刻蚀去除牺牲层并且刻蚀绝缘隔离结构，形成纳米片支撑部。在纳米片和纳米片支撑部的表面形成连续的栅绝缘层并且在连接部外侧的栅绝缘层之间形成第二栅栅绝缘层。在栅绝缘层和第二栅绝缘层之间形成金属栅极。本发明中去除牺牲层，及刻蚀绝缘隔离结构形成纳米片支撑结构在同一设备中进行，由此，免除结构的运输或移动，避免纳米片因物理震动等因素而损坏。栅绝缘层进一步增加了纳米片的稳固性。另外，本发明的方法均采用干法刻蚀，避免纳米片因化学试剂造成的损伤。
Description
技术领域
本发明涉及半导体集成电路技术领域，具体地涉及一种纳米片场效应晶体管及其制备方法。
背景技术
在集成电路中，低功率高运行性能的场效应晶体管通常具有如下特点：(1)具有高迁移率的半导体衬底；(2)越来越大的沟道宽度及越来越小的沟道长度；(3)具有大电容Ci的栅极绝缘层；(4)减少有源区沟道和栅极绝缘层界面处的界面陷阱；(5)减小电极和半导体层之间的接触电阻。近年来，场效应晶体管结构发生了从平面型到鳍型或纳米线等3D结构的显著变化。
新型纳米片场效应晶体管，例如叉型纳米片场效应晶体管，因为形成的栅极延迟效应减小，所以具有良好的足迹特性。然而，形成例如叉型纳米片等新型纳米片结构存在诸多困难。例如，在去除纳米片堆栈结构上的牺牲层时，会发生纳米片损伤。另外，纳米片非常脆弱并且对湿式化学试剂及物理震动等非常的敏感，容易在形成栅极绝缘层的预处理过程中发生纳米片损伤。
发明内容
鉴于现有技术中形成例如叉型纳米片的堆栈结构中存在的不足，本发明提供一种纳米片场效应晶体管及其制备方法，采用干法刻蚀去除纳米片之间的牺牲层并且通过各向同性刻蚀在绝缘隔离结构中形成纳米片的支撑结构，由此使得纳米片结构更加稳固，有利于后续结构的形成。
根据本发明的第一方面，本发明提供了一种纳米片场效应晶体管制备方法，包括：
提供一半导体衬底，所述半导体衬底上交替沉积牺牲层及纳米片层，在所述牺牲层和所述纳米片层中形成绝缘隔离结构，所述绝缘隔离结构将所述牺牲层及所述纳米片层隔离成相互间隔的垂直于所述半导体衬底的柱状结构；
对所述绝缘隔离结构进行图形化，并形成垂直于所述半导体衬底的至少一个牺牲栅极；
在所述牺牲栅极的两侧外延形成沿第一方向延伸的源/漏极；
干法刻蚀去除所述牺牲栅极以及所述纳米片之间的所述牺牲层；
刻蚀与所述纳米片接触一侧的所述绝缘隔离结构，以在所述绝缘隔离结构与所述纳米片之间形成支撑所述纳米片的绝缘隔离结构支撑部；
在所述纳米片、所述纳米片支撑部及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构形成的空隙中形成栅极结构；
其中，干法刻蚀去除所述牺牲层以及刻蚀与所述纳米片接触一侧的所述绝缘隔离结构形成所述绝缘隔离结构支撑部的的步骤在同一设备中进行。
可选地，在所述第一方向上，所述牺牲栅极及所述绝缘隔离结构形成在所述柱状结构的两侧。
可选地，形成所述牺牲栅极包括以下步骤：
对所述绝缘隔离结构进行图形化，形成至少一个栅极开口；
在所述栅极开口的底部及侧壁沉积绝缘牺牲层；
在所述绝缘牺牲层上填充栅极牺牲材料，形成所述牺牲栅极；
在所述第一方向上，所述栅极开口及所述绝缘隔离结构形成在所述牺牲层及所述纳米片层的所述柱状结构的两侧。
可选地，在所述牺牲栅极的两侧外延形成沿第一方向延伸的源/漏极包括以下步骤：
在所述牺牲栅极上方形成沿第一方向延伸的掩模层，所述掩模层覆盖所述牺牲栅极及其两侧的所述牺牲层及所述纳米片层的所述柱状结构和所述绝缘隔离结构；
沿所述掩模层刻蚀所述绝缘隔离结构至露出所述半导体衬底的表面，形成沿第一方向延伸的伪栅极；
在所述伪栅极的侧壁上形成间隔件；
在所述伪栅极之间外延形成所述源/漏极。
可选地，干法刻蚀去除所述牺牲层、刻蚀与所述纳米片层接触的一侧的所述绝缘隔离结构形成所述绝缘隔离结构支撑部以及形成所述栅极结构的步骤在同一设备中进行。
可选地，在所述纳米片、所述绝缘隔离结构支撑部及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构形成的空隙中形成所述栅极结构的步骤还包括：
在所述纳米片的表面及侧壁、所述绝缘隔离结构支撑部的表面及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构的侧壁上形成栅绝缘层；
在所述栅绝缘层之间的空隙中填充导电材料，形成金属栅极。
可选地，所述牺牲层包括SiGe，所述纳米片层包括Si，所述绝缘隔离结构包括SiO2。
可选地，所述纳米片的高度小于等于10nm。
可选地，利用等离子体刻蚀完成去除所述牺牲层及刻蚀所述绝缘隔离结构的步骤，去除所述牺牲层采用的气体包括HF、O2或Ar，反应温度介于50℃～100℃，各向同性刻蚀所述沟槽结构所采用的气体包括HF或Ar。
可选地，所述栅绝缘层包括氧化物绝缘层。
可选地，所述氧化物缘层包括SiO2、HfO、AlO、ZrO、TiO及其中任意两种或多种氧化物的组合中的任意一种。
可选地，所述金属栅极包括TiN、W、Ru及其中任意两种或多种金属的组合中的任意一种。
根据本发明的第二方面，本发明提供了一种纳米片场效应晶体管，包括：
半导体衬底，所述半导体衬底上形成有绝缘隔离结构，所述绝缘隔离结构之间形成有相互间隔的堆叠的多层纳米片，所述纳米片形成沟道区域，所述绝缘隔离结构包括支撑所述纳米片的绝缘隔离结构支撑部；
栅极结构，形成在所述纳米片、所述绝缘隔离结构支撑部及形成所述绝缘隔离结构的所述绝缘隔离结构之间的空隙中，并且包绕相互间隔的堆叠的多层所述纳米片；
源/漏极，形成在所述沟道区域的两侧同时由所述绝缘隔离结构隔离。
可选地，所述栅极结构包括：
栅绝缘层，形成在所述纳米片的表面及侧壁上、所述绝缘隔离结构支撑部的表面上及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构的侧壁上；
金属栅极，形成在所述栅绝缘层之间的空隙中。
可选地，所述栅极结构形成环绕式栅极结构。
如上所述，本发明的纳米片场效应晶体管及其制备方法具有如下技术效果：
本发明通过干法刻蚀去除纳米片之间的牺牲层，同时刻蚀绝缘隔离结构形成纳米片支撑结构，并且上述刻蚀在同一设备中进行，由此，免除结构的运输或移动，避免纳米片因物理震动等因素而损坏。由绝缘隔离结构形成上述纳米片的支撑结构并且在所述纳米片的支撑结构外围形成栅绝缘层，由此进一步增加了纳米片的稳固性。
另外，本发明的方法均采用干法刻蚀，例如等离子体刻蚀移除牺牲层或者刻蚀绝缘隔离结构，不涉及湿法刻蚀，免去了纳米片与化学试剂的接触，进一步免除了对纳米片的损伤。
本发明的场效应晶体管具有呈堆叠的纳米片型的沟道区域，并且在所述沟道区域外侧形成包饶所述沟道区域的栅极结构，该结构使得场效应晶体管的栅极延迟效应大大降低，提高了器件的电学性能。另外，所述堆叠的纳米片包括纳米片支撑部，并且在所述纳米片和纳米片支撑部的外层形成有连续的栅绝缘层，由此增加了对纳米片的保护，使得器件形成过程中，不易发生纳米片损坏的现象，由此提高了器件的成品率。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1显示为本发明实施例一提供场效应晶体管的立体结构示意图。
图2显示为沿图1所示的矩形框内的部分的截面示意图。
图3显示为本发明实施例二提供的场效应晶体管制备方法的流程图。
图4显示为图3所示方法中在半导体衬底上交替沉积形成牺牲层及纳米片层形成的结构的示意图。
图5显示为图3所示方法中形成用于形成绝缘隔离结构的沟槽的截面示意图。
图6显示为在图5所述沟槽中形成绝缘隔离结构的截面示意图。
图7显示为图3所示方法中形成栅极开口的截面示意图。
图8显示为图7所示的栅极开口中形成牺牲栅极的截面示意图。
图9显示为形成伪栅极结构的示意图。
图10显示为图3所示方法中去除牺牲栅极重新打开栅极开口的截面示意图。
图11显示为图3所示方法中干法刻蚀去除纳米片层之间的牺牲层的示意图。
图12显示为图3所示方法中刻蚀与所述纳米片层接触的一侧的所述绝缘隔离结构形成绝缘隔离结构支撑部的示意图。
图13显示为在所述纳米片、所述绝缘隔离结构支撑部及绝缘隔离结构之间的空隙的表面形成栅绝缘层的示意图。
图14显示为在图13所示结构上形成金属栅极的截面示意图。
附图标记
10 纳米片场效应晶体管
100 半导体衬底
101 绝缘隔离结构
101’ 形成绝缘隔离结构的沟槽
102 栅替结构
1021 栅绝缘层
1022 栅电极
103 源/漏极
104 间隔层
105 纳米片
106 纳米片层
107 牺牲层
108 栅极开口
109 绝缘牺牲层
110 栅极牺牲材料
111 绝缘隔离结构支撑部
112 掩模层
113 伪栅极
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种纳米片场效应晶体管，如图1所示，该场效应晶体管10包括半导体衬底100，该半导体衬底100可以是本领域常用的任意半导体衬底，例如硅衬底等。
所述半导体衬底100上形成有绝缘隔离结构110，在所述绝缘隔离结构110之间形成有堆叠的多层纳米片105，该多层纳米片105相互间隔。如图2所示，堆叠的纳米片105形成沟道区域。在本实施例中，纳米片105与绝缘隔离结构101之间形成有支撑纳米片105的绝缘隔离结构支撑部111(参见附图10)。
如图1所示，所述纳米片场效应晶体管还具有栅极结构102。栅极结构102形成在所述纳米层105、所述绝缘隔离结构支撑部111及所述绝缘隔离结构101之间的空隙中，并且包绕堆叠的多层纳米片105。该栅极结构102包括栅绝缘层1021及金属栅极1022。所述栅极结构102的栅绝缘层1021包覆所述纳米片105的表面及侧壁、绝缘隔离结构支撑部111的表面，同时形成在连接所述绝缘隔离结构支撑部111的绝缘隔离结构101的侧壁上。栅极结构102的金属栅极1022形成在所述栅绝缘层1021形成的空隙中，由此所述栅极结构102形成包饶所述纳米片105的结构。
同样如图1所示，本实施例的纳米片场效应晶体管10还包括源/漏极103，所述源/漏极103形成在所述沟道区域的两侧，并且由绝缘隔离结构101隔离，源/漏极103与所述栅极结构102之间形成有间隔层104。
本实施例的场效应晶体管具有呈堆叠的纳米片型的沟道区域，并且在所述沟道区域外侧形成包饶所述沟道区域的栅极结构，该结构使得场效应晶体管的栅极延迟效应大大降低，提高了器件的电学性能。另外，所述堆叠的纳米片包括纳米片支撑部，并且在所述纳米片和纳米片支撑部的外层形成有连续的栅绝缘层，由此增加了对纳米片的保护，使得器件形成过程中，不易发生纳米片损坏的现象，由此提高了器件的成品率。
实施例二
本实施例提供一种纳米片场效应晶体管制备方法，如图3所示，该方法包括如下步骤：
提供一半导体衬底，所述半导体衬底上交替沉积牺牲层及纳米片层，在所述牺牲层和所述纳米片层中形成绝缘隔离结构，所述绝缘隔离结构将所述牺牲层及所述纳米片层隔离成相互间隔的垂直于所述半导体衬底的柱状结构；
对所述绝缘隔离结构进行图形化，并形成垂直于所述半导体衬底的至少一个牺牲栅极；
在所述牺牲栅极的两侧外延形成沿第一方向延伸的源/漏极；
干法刻蚀去除所述牺牲栅极以及所述纳米片之间的所述牺牲层；
刻蚀与所述纳米片接触一侧的所述绝缘隔离结构，以在所述绝缘隔离结构与所述纳米片之间形成支撑所述纳米片的绝缘隔离结构支撑部；
在所述纳米片、所述绝缘隔离结构支撑部及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构形成的空隙中形成栅极结构；
其中，干法刻蚀去除所述牺牲层以及刻蚀与所述纳米片接触一侧的所述绝缘隔离结构形成所述绝缘隔离结构支撑部的步骤在同一设备中进行。
现结合附图4-13详细说明本实施例所述方法的具体步骤。
如图4所示，首先提供一半导体衬底100，该半导体衬底100可以是本领域常用的半导体衬底，例如硅衬底、或掺杂硅衬底、绝缘体上硅衬底等。在所述半导体衬底100上交替沉积牺牲层107和纳米片层106。在本实施例的优选实施例中，所述牺牲层107包括SiGe材料，所述纳米片层包括Si等采用的纳米片材料，在本实施例的优选实施例中，该纳米片层的高度小于等于10nm。然后对所述牺牲层107及所述纳米片层106进行图形化，并形成绝缘隔离结构101，在本实施例的优选实施例中，该绝缘隔离结构包括SiO2等绝缘材料。所述绝缘隔离结构101将所述牺牲层107及所述纳米片层106隔离成相互间隔的柱状结构。该过程可以由现有技术中公知的任意可实现的方式实现。
然后，如图5所示，刻蚀所述牺牲层107和纳米片层106至所述半导体衬底的表面，形成沟槽101’，如图6所示，在所述沟槽101’中填充绝缘材料形成绝缘隔离结构101。然后如图7所示，对所述绝缘隔离结构进行图形化，形成至少一个栅极开口108。如图7所示，所述牺牲层107及所述纳米片层106的柱状结构位于所述栅极开口108及所述隔离结构101之间。然后如图8所示，在所述栅极开口108的侧壁及底部沉积绝缘牺牲层109，并在所述绝缘牺牲层之间填充栅极牺牲材料110，形成牺牲栅极。在本实施例的优选实施例中，所述绝缘牺牲层109可以是SiO2或SiN等绝缘材料。所述栅极牺牲材料110可以是多晶硅等材料。
然后刻蚀所述绝缘隔离结构，形成沿第一方向延伸的条状伪栅极。例如，如图9所示，首先在所述牺牲栅极上方形成沿第一方向延伸的掩模层112，该掩模层112覆盖牺牲栅极及其两侧的纳米片层106和牺牲层107的柱状结构及绝缘隔离结构，掩模层112例如可以是SiN等掩膜材料。然后沿所述第一方向刻蚀所述绝缘隔离结构101至露出所述半导体衬底的表面，形成沿第一方向延伸的条状伪栅极113并在所述条状伪栅极113之间形成沿第一方向延伸的源/漏极沟槽。在所述伪栅极113中的牺牲栅极的两侧形成间隔件(未示出)，然后在所述源/漏极沟槽中形成源/漏极。在本实施例的优选实施例中，可以通过外延法形成源/漏极103，如图1所示。然后在所述源/漏极和所述伪栅极之间形成间隔层104。
然后，如图10所示，首先去除所述栅极牺牲材料110及所述绝缘牺牲层109，再次打开所述栅极开口108。如图11所示，并且刻蚀去除纳米片105之间的牺牲层107，例如在本实施例的优选实施例中，采用各向同性远程等离子体刻蚀去除所述牺牲层107，在优选实施例中，在等离子刻蚀中采用的反应气体包括HF、O2或Ar，反应温度介于50～100℃。然后，如图12所示，对所述牺牲层107所接触的一侧的绝缘隔离结构101进行各向同性刻蚀，形成支撑纳米片105的绝缘隔离结构支撑部111。在本实施例的优选实施例中，同样采用等离子体刻蚀所述绝缘隔离结构101，并且与刻蚀去除所述牺牲层107在同一设备中完成。对于本实施例优选实施例中的SiO2绝缘隔离结构，采用的反应气体包括HF或Ar。
然后，如图13所示，在纳米片105、所述绝缘隔离结构支撑部111以及绝缘隔离结构101形成的空隙的表面，即纳米片105的表面和侧壁、所述绝缘隔离结构支撑部111的表面以及形成所述绝缘隔离结构支撑部111的绝缘隔离结构101的侧壁上形成栅绝缘层1021，该栅绝缘层1021可以是氧化物绝缘层，例如可以通过纳米层105表面氧化或者原子沉积高k介电质形成。所述氧化物绝缘层可以包括SiO2、HfO、AlO、ZrO、TiO及其中任意两种或多种氧化物的组合中的任意一种。
然后，如图14所示，在图13形成的栅绝缘层1021之间的空隙中填充导电材料，形成金属栅极1022，由此形成栅极结构102。
另外，还可以通过本领域技术人员公知的方法，在图14形成的所述结构的上方形成保护层，然后通过刻孔、金属沉积等常用技术实现栅极、源/漏极的金属连接。
本实施例通过干法刻蚀去除纳米片之间的牺牲层，同时各向同性刻蚀绝缘隔离结构形成纳米片支撑结构，并且上述干法刻蚀和各向同性刻蚀在同一设备中进行，由此，免除结构的运输或移动，避免纳米片因物理震动等因素而损坏。由绝缘隔离结构形成上述纳米片支撑结构并且在所述纳米片支撑结构外围形成栅绝缘层，由此进一步增加了纳米片的稳固性。
另外，本发明的方法均采用干法刻蚀，例如等离子体刻蚀移除牺牲层或者刻蚀绝缘隔离结构，不涉及湿法刻蚀，免去了纳米片与化学试剂的接触，进一步免除了对纳米片的损伤。
综上，本发明的纳米片场效应晶体管及其制备方法具有如下技术效果：
本发明的通过干法刻蚀去除纳米片之间的牺牲层，同时各向同性刻蚀绝缘隔离结构形成纳米片支撑结构，并且上述干法刻蚀和各向同性刻蚀在同一设备中进行，由此，免除结构的运输或移动，避免纳米片因物理震动等因素而损坏。由绝缘隔离结构形成上述纳米片支撑结构并且在所述纳米片支撑结构外围形成栅绝缘层，由此进一步增加了纳米片的稳固性。
另外，本发明的方法均采用干法刻蚀，例如等离子体刻蚀移除牺牲层或者刻蚀绝缘隔离结构，不涉及湿法刻蚀，免去了纳米片与化学试剂的接触，进一步免除了对纳米片的损伤。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (16)
1.一种纳米片场效应晶体管制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底上交替沉积牺牲层及纳米片层，在所述牺牲层和所述纳米片层中形成绝缘隔离结构，所述绝缘隔离结构将所述牺牲层及所述纳米片层隔离成相互间隔的垂直于所述半导体衬底的柱状结构；
对所述绝缘隔离结构进行图形化，并形成垂直于所述半导体衬底的至少一个牺牲栅极；
在所述牺牲栅极的两侧外延形成沿第一方向延伸的源/漏极；
干法刻蚀去除所述牺牲栅极以及所述纳米片之间的所述牺牲层；
刻蚀与所述纳米片接触一侧的所述绝缘隔离结构，以在所述绝缘隔离结构与所述纳米片之间形成支撑所述纳米片的绝缘隔离结构支撑部；
在所述纳米片、所述绝缘隔离结构支撑部及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构形成的空隙中形成栅极结构；
其中，干法刻蚀去除所述牺牲层以及刻蚀与所述纳米片接触一侧的所述绝缘隔离结构形成所述绝缘隔离结构支撑部的步骤在同一设备中进行。
2.根据权利要求1所述的制备方法，其特征在于，在所述第一方向上，所述牺牲栅极及所述绝缘隔离结构形成在所述柱状结构的两侧。
3.根据权利要求1所述的制备方法，其特征在于，形成所述牺牲栅极包括以下步骤：
对所述绝缘隔离结构进行图形化，形成至少一个栅极开口；
在所述栅极开口的底部及侧壁沉积绝缘牺牲层；
在所述绝缘牺牲层上填充栅极牺牲材料，形成所述牺牲栅极；
在所述第一方向上，所述栅极开口及所述绝缘隔离结构形成在所述牺牲层及所述纳米片层的所述柱状结构的两侧。
4.根据权利要求3所述的制备方法，其特征在于，在所述牺牲栅极的两侧外延形成沿第一方向延伸的源/漏极包括以下步骤：
在所述牺牲栅极上方形成沿第一方向延伸的掩模层，所述掩模层覆盖所述牺牲栅极及其两侧的所述牺牲层及所述纳米片层的所述柱状结构和所述绝缘隔离结构；
沿所述掩模层刻蚀所述绝缘隔离结构至露出所述半导体衬底的表面，形成沿第一方向延伸的伪栅极；
在所述伪栅极的侧壁上形成间隔件；
在所述伪栅极之间外延形成所述源/漏极。
5.根据权利要求1所述的制备方法，其特征在于，干法刻蚀去除所述牺牲层、刻蚀与所述纳米片层接触的一侧的所述绝缘隔离结构形成所述绝缘隔离结构支撑部以及形成栅极结构的步骤在同一设备中进行。
6.根据权利要求1所述的制备方法，其特征在于，在所述纳米片、所述绝缘隔离结构支撑部及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构形成的空隙中形成所述栅极结构的步骤还包括：
在所述纳米片的表面及侧壁、所述绝缘隔离结构支撑部的表面及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构的侧壁上形成栅绝缘层；
在所述栅绝缘层之间的空隙中填充导电材料，形成金属栅极。
7.根据权利要求1所述的制备方法，其特征在于，所述牺牲层包括SiGe，所述纳米片层包括Si，所述绝缘隔离结构包括SiO2。
8.根据权利要求1所述的制备方法，其特征在于，所述纳米片的高度小于等于10nm。
9.根据权利要求7所述的制备方法，其特征在于，利用等离子体刻蚀完成去除所述牺牲层及刻蚀所述绝缘隔离结构的步骤，去除所述牺牲层采用的气体包括HF、O2或Ar，反应温度介于50℃～100℃，各向同性刻蚀所述沟槽结构所采用的气体包括HF或Ar。
10.根据权利要求6所述的制备方法，其特征在于，所述栅绝缘层包括氧化物绝缘层。
11.根据权利要求10所述的制备方法，其特征在于，所述氧化物绝缘层包括SiO2、HfO、AlO、ZrO、TiO及其中任意两种或多种氧化物的组合中的任意一种。
12.根据权利要求6所述的制备方法，其特征在于，所述金属栅极包括TiN、W、Ru及其中任意两种或多种金属的组合中的任意一种。
13.一种纳米片场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有绝缘隔离结构，所述绝缘隔离结构之间形成有相互间隔的堆叠的多层纳米片，所述纳米片形成沟道区域，所述绝缘隔离结构包括支撑所述纳米片的绝缘隔离结构支撑部；
栅极结构，形成在所述纳米片、所述绝缘隔离结构支撑部及形成所述绝缘隔离结构的所述绝缘隔离结构之间的空隙中，并且包绕相互间隔的堆叠的多层所述纳米片；
源/漏极，形成在所述沟道区域的两侧同时由所述绝缘隔离结构隔离。
14.根据权利要求13所述的纳米片场效应晶体管，其特征在于，所述栅极结构包括：
栅绝缘层，形成在所述纳米片的表面及侧壁、所述绝缘隔离结构支撑部的表面上及形成所述绝缘隔离结构支撑部的所述绝缘隔离结构的侧壁上；
金属栅极，形成在所述栅绝缘层之间的空隙中。
15.根据权利要求13所述的纳米片场效应晶体管，其特征在于，所述栅极结构形成环绕式栅极结构。
16.根据权利要求13所述的纳米片场效应晶体管，其特征在于，所述栅极结构与所述源/漏极之间包括间隔层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910236310.6A CN111755333B (zh) | 2019-03-27 | 2019-03-27 | 一种纳米片场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910236310.6A CN111755333B (zh) | 2019-03-27 | 2019-03-27 | 一种纳米片场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111755333A true CN111755333A (zh) | 2020-10-09 |
| CN111755333B CN111755333B (zh) | 2024-02-27 |
Family
ID=72671879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910236310.6A Active CN111755333B (zh) | 2019-03-27 | 2019-03-27 | 一种纳米片场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755333B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4019462A1 (en) * | 2020-12-22 | 2022-06-29 | IMEC vzw | A fet device and a method for forming a fet device |
| WO2023041527A1 (en) * | 2021-09-17 | 2023-03-23 | International Business Machines Corporation | Fork sheet device with better electrostatic control |
| EP4156284A1 (en) * | 2021-09-24 | 2023-03-29 | INTEL Corporation | Nanosheet transistors having a single-sided gate |
| EP4273929A1 (en) * | 2022-05-05 | 2023-11-08 | Imec VZW | A circuit cell for a standard cell semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105551960A (zh) * | 2014-10-28 | 2016-05-04 | 格罗方德半导体公司 | 形成三闸极鳍式场效电晶体装置的方法及该生成的装置 |
| CN106158859A (zh) * | 2015-04-09 | 2016-11-23 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN106816471A (zh) * | 2015-11-30 | 2017-06-09 | 台湾积体电路制造股份有限公司 | 多栅极元件 |
| CN106847812A (zh) * | 2015-10-15 | 2017-06-13 | 三星电子株式会社 | 集成电路器件 |
| US20180047832A1 (en) * | 2016-08-10 | 2018-02-15 | Tokyo Electron Limited | Extension region for a semiconductor device |
-
2019
- 2019-03-27 CN CN201910236310.6A patent/CN111755333B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105551960A (zh) * | 2014-10-28 | 2016-05-04 | 格罗方德半导体公司 | 形成三闸极鳍式场效电晶体装置的方法及该生成的装置 |
| CN106158859A (zh) * | 2015-04-09 | 2016-11-23 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN106847812A (zh) * | 2015-10-15 | 2017-06-13 | 三星电子株式会社 | 集成电路器件 |
| CN106816471A (zh) * | 2015-11-30 | 2017-06-09 | 台湾积体电路制造股份有限公司 | 多栅极元件 |
| US20180047832A1 (en) * | 2016-08-10 | 2018-02-15 | Tokyo Electron Limited | Extension region for a semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4019462A1 (en) * | 2020-12-22 | 2022-06-29 | IMEC vzw | A fet device and a method for forming a fet device |
| WO2023041527A1 (en) * | 2021-09-17 | 2023-03-23 | International Business Machines Corporation | Fork sheet device with better electrostatic control |
| EP4156284A1 (en) * | 2021-09-24 | 2023-03-29 | INTEL Corporation | Nanosheet transistors having a single-sided gate |
| EP4273929A1 (en) * | 2022-05-05 | 2023-11-08 | Imec VZW | A circuit cell for a standard cell semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111755333B (zh) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170550B2 (en) | Stressed nanowire stack for field effect transistor | |
| US9257545B2 (en) | Stacked nanowire device with variable number of nanowire channels | |
| CN111755333B (zh) | 一种纳米片场效应晶体管及其制备方法 | |
| US20200357911A1 (en) | Gate-all-around field effect transistors with inner spacers and methods | |
| JP2013123077A (ja) | フィンｆｅｔデバイスの構造およびその製造方法 | |
| CN104658897A (zh) | 半导体器件的形成方法 | |
| CN113130489A (zh) | 一种半导体器件的制造方法 | |
| US8741708B2 (en) | Transistor and method for forming the same | |
| CN115662992A (zh) | 一种半导体器件及其制造方法 | |
| WO2022041896A1 (zh) | 一种半导体结构及其制备方法 | |
| CN107452680B (zh) | 半导体装置及其制造方法 | |
| CN111710718B (zh) | 一种环栅半导体器件及制作方法、电子设备 | |
| CN111916398A (zh) | 一种半导体器件的制造方法 | |
| CN113130630B (zh) | 一种半导体器件的制造方法 | |
| CN111710717B (zh) | 一种半导体器件及其制作方法、电子设备 | |
| CN112951725B (zh) | 半导体结构及其形成方法 | |
| CN111952357B (zh) | 半导体器件及其形成方法 | |
| CN110034022B (zh) | 半导体结构及其形成方法 | |
| CN115692322A (zh) | 一种半导体器件的制造方法 | |
| CN114093943A (zh) | 一种半导体器件及其制造方法 | |
| CN114709222A (zh) | 一种半导体器件及其制造方法 | |
| CN115050818A (zh) | 一种鳍式场效应晶体管及其制造方法 | |
| CN115188811A (zh) | 半导体结构及其形成方法 | |
| CN115117147A (zh) | 一种半导体器件及其制造方法 | |
| CN117810259A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |