CN102956456B

CN102956456B - 一种半导体器件的制造方法

Info

Publication number: CN102956456B
Application number: CN201110239277.6A
Authority: CN
Inventors: 平延磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-08-19
Filing date: 2011-08-19
Publication date: 2015-12-09
Anticipated expiration: 2031-08-19
Also published as: CN102956456A

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极结构，所述虚拟栅极结构包括覆盖层和牺牲栅电极层；在所述虚拟栅极结构的顶部和侧面形成一侧壁，所述侧壁不含有氧；在所述虚拟栅极结构的两侧形成紧靠所述侧壁的间隙壁结构；去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成一栅沟槽；实施金属栅的回填，以填充所述栅沟槽。根据本发明，在形成CMOS器件的高k金属栅极结构的侧壁的过程中，可以避免在所述高k金属栅极结构的覆盖层和金属栅极之间形成界面层。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成高k金属栅极结构的侧壁的方法。

背景技术

随着集成电路制造技术的不断革新，集成电路中的各种元件的尺寸不断缩小，同时功能化密度不断增大。在按比例缩小的原则下不断发展的集成电路制造技术提高了生产效率，降低了制造成本；同时，也带来了高功耗的问题。通过应用具有低功耗特点的半导体器件，例如互补金属氧化物半导体（CMOS），可以解决上述高功耗的问题。

典型的CMOS包括栅氧化物和多晶硅栅极。由于半导体器件特征尺寸的不断减小，用高k栅介电质和金属栅极分别替代CMOS中的栅氧化物和多晶硅栅极，可以改善CMOS器件的性能。形成CMOS器件的高k金属栅极结构的传统方法如图1A-图1E所示。

首先，如图1A所示，提供半导体衬底100，在所述半导体衬底100上形成有虚拟栅极结构101，作为一个示例，所述虚拟栅极结构101包括自下而上依次层叠的薄氧化物层、高k介电层、覆盖层（cappinglayer）102和牺牲栅电极层103。其中，所述覆盖层102的材料为氮化钛（TiN）或氮化钽（TaN），牺牲栅电极层103的材料为多晶硅，所述覆盖层102的厚度为10-40埃。

接着，如图1B所示，对所述虚拟栅极结构进行氧化处理，且在所述虚拟栅极结构的顶部和侧壁沉积形成氧化物侧壁104。在所述氧化处理的过程中，在高温的作用下，氧（O）原子扩散进入所述覆盖层102和牺牲栅电极层103的界面，与其中的钛（钽）（Ti（Ta））原子和硅（Si）原子发生反应形成一组成为Ti（Ta）SiO的界面层105。所述界面层105的厚度为15-25埃。

接着，如图1C所示，在虚拟栅极结构的两侧形成紧靠所述虚拟栅极结构的所述氧化物侧壁的间隙壁结构106，之后在所述半导体衬底上沉积层间绝缘层107，覆盖所述虚拟栅极结构以及所述间隙壁结构。

接着，如图1D所示，对所述层间绝缘层107进行化学机械研磨以露出所述虚拟栅极结构的顶部，之后采用干法蚀刻或湿法蚀刻去除所述虚拟栅极结构中的牺牲栅电极层，得到一栅沟槽108。需要注意的是，采用现有的干法蚀刻或湿法蚀刻工艺难以去除所述界面层105。

接着，如图1E所示，实施金属栅的回填，得到高k金属栅极结构109。由于在前一步的蚀刻处理中，所述界面层105难以被去除，且其具有比所述覆盖层102更高的阻抗，因此将影响所述高k金属栅极结构109的电性能。

因此，需要提出一种方法，在形成CMOS器件的高k金属栅极结构的侧壁的过程中，避免在所述高k金属栅极结构的覆盖层和金属栅极之间形成界面层。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有虚拟栅极结构，所述虚拟栅极结构包括覆盖层和牺牲栅电极层；在所述虚拟栅极结构的顶部和侧面形成一侧壁，所述侧壁不含有氧；在所述虚拟栅极结构的两侧形成紧靠所述侧壁的间隙壁结构；去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成一栅沟槽；实施金属栅的回填，以填充所述栅沟槽。

进一步，所述侧壁的材料为碳氮化硅。

进一步，采用等离子增强化学气相沉积工艺形成所述侧壁。

进一步，所述等离子增强化学气相沉积工艺是在温度为300-400℃的条件下进行的。

进一步，所述等离子增强化学气相沉积工艺所采用的源气体为氨气、氮气和氢气。

进一步，所述侧壁的厚度为10-40埃。

进一步，所述间隙壁结构的材料为氮化硅。

进一步，在形成所述间隙壁结构之后去除所述牺牲栅电极层之前，在所述半导体衬底上形成层间绝缘层，覆盖所述虚拟栅极结构以及所述间隙壁结构，并且研磨所述层间绝缘层以露出所述虚拟栅极结构的顶部。

进一步，采用干法蚀刻或湿法蚀刻去除所述牺牲栅电极层。

进一步，所述覆盖层的材料是氮化钛或氮化钽。

进一步，所述虚拟栅极结构还包括位于所述半导体衬底和覆盖层之间的界面层、高k介电层。

根据本发明，在形成CMOS器件的高k金属栅极结构的侧壁的过程中，可以避免在所述高k金属栅极结构的覆盖层和金属栅极之间形成界面层。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1E为形成CMOS器件的高k金属栅极结构的传统方法的各步骤的示意性剖面图；

图2A-图2E为本发明提出的形成高k金属栅极结构的侧壁的方法的各步骤的示意性剖面图；

图3为本发明提出的形成高k金属栅极结构的侧壁的方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明如何形成高k金属栅极结构的侧壁。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，参照图2A-图2E和图3来描述本发明提出的形成高k金属栅极结构的侧壁的方法的详细步骤。

参照图2A-图2E，其中示出了本发明提出的形成高k金属栅极结构的侧壁的方法的各步骤的示意性剖面图。

首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离槽、埋层等，为了简化，图示中予以省略。

在所述半导体衬底200上形成有虚拟栅极结构201，作为一个示例，所述虚拟栅极结构201包括自下而上依次层叠的界面层、高k介电层、覆盖层（cappinglayer）和牺牲栅电极层。所述界面层的材料可包括氧化物，如二氧化硅（SiO₂）。所述高k介电层的材料可包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，特别优选的是氧化铪、氧化锆和氧化铝。所述覆盖层的材料可包括氮化钛和氮化钽。所述牺牲栅电极层的材料可包括多晶硅。

接着，如图2B所示，在所述虚拟栅极结构的顶部和侧面沉积形成侧壁202。所述侧壁202的材料不含有氧，具体可为碳氮化硅（SiCN）。采用等离子增强化学气相沉积工艺（PECVD）形成所述侧壁202，所采用的工艺条件如下：温度为300-400℃，源气体为氨气、氮气和氢气。形成的所述侧壁202的厚度为10-40埃。

在形成传统的氧化物侧壁的过程中，采用快速热氧化工艺（RTO）对所述虚拟栅极结构进行氧化处理，该工艺是在650-1000℃下实施的；采用等离子增强化学气相沉积工艺（PECVD）沉积形成氧化物侧壁，该工艺是在600-800℃下实施的。与之相比，本发明所采用的形成碳氮化硅侧壁的工艺是在相对较低的温度下实施的，同时所选用的沉积工艺的源气体中不含有氧，从而避免在所述虚拟栅极结构的所述覆盖层和牺牲栅电极层的界面处形成界面层。

接着，如图2C所示，在所述虚拟栅极结构的两侧形成紧靠所述侧壁的间隙壁结构203，之后在所述半导体衬底上沉积层间绝缘层204，覆盖所述虚拟栅极结构以及所述间隙壁结构。所述间隙壁结构203的材料为氮化硅，所述层间绝缘层204的材料为本领域中常用的各种材料，例如氧化物。形成所述间隙壁结构203和层间绝缘层204的方法为本领域技术人员所公知，在此不再加以赘述。

接着，如图2D所示，对所述层间绝缘层204进行化学机械研磨以露出所述虚拟栅极结构的顶部，之后去除所述虚拟栅极结构中的牺牲栅电极层，得到一栅沟槽205。采用传统工艺完成对所述牺牲栅电极层的蚀刻，例如干法蚀刻或湿法蚀刻。其中，干法蚀刻工艺所使用的蚀刻气体可以为氟基、氯基或溴基气体，湿法蚀刻工艺所使用的腐蚀液可以为氢氟酸溶液（HF）或四甲基氢氧化铵溶液（TMAH）。

接着，如图2E所示，实施金属栅的回填，得到高k金属栅极结构206。所述金属栅的回填工艺为本领域技术人员所公知，在此不再加以赘述。

至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，根据本发明，在形成CMOS器件的高k金属栅极结构的侧壁的过程中，可以避免在所述高k金属栅极结构的覆盖层和金属栅极之间形成界面层，从而改善CMOS器件的性能。

参照图3，其中示出了本发明提出的形成高k金属栅极结构的侧壁的方法的流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供半导体衬底，在所述半导体衬底上形成有虚拟栅极结构，所述虚拟栅极结构包括覆盖层和牺牲栅电极层；

在步骤302中，在所述虚拟栅极结构的顶部和侧面形成一侧壁，所述侧壁不含有氧；

在步骤303中，在所述虚拟栅极结构的两侧形成紧靠所述侧壁的间隙壁结构；

在步骤304中，去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成一栅沟槽；

在步骤305中，实施金属栅的回填，以填充所述栅沟槽。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有虚拟栅极结构，所述虚拟栅极结构包括自下而上层叠的覆盖层和牺牲栅电极层；

在所述虚拟栅极结构的顶部和侧面形成一侧壁，所述侧壁不含有氧，且形成所述侧壁时采用的等离子增强化学气相沉积工艺是在温度为300-400℃的条件下进行的，以避免氧在高温的作用下扩散进入所述覆盖层和所述牺牲栅电极层之间的界面形成通过蚀刻难于去除的界面层；

在所述虚拟栅极结构的两侧形成紧靠所述侧壁的间隙壁结构；

去除所述牺牲栅电极层，以在所述间隙壁结构的中间形成一栅沟槽；

实施金属栅的回填，以填充所述栅沟槽。

2.根据权利要求1所述的方法，其特征在于，所述侧壁的材料为碳氮化硅。

3.根据权利要求1所述的方法，其特征在于，所述等离子增强化学气相沉积工艺所采用的源气体为氨气、氮气和氢气。

4.根据权利要求1所述的方法，其特征在于，所述侧壁的厚度为10-40埃。

5.根据权利要求1所述的方法，其特征在于，所述间隙壁结构的材料为氮化硅。

6.根据权利要求1所述的方法，其特征在于，进一步包括：在形成所述间隙壁结构之后去除所述牺牲栅电极层之前，在所述半导体衬底上形成层间绝缘层，覆盖所述虚拟栅极结构以及所述间隙壁结构，并且研磨所述层间绝缘层以露出所述虚拟栅极结构的顶部。

7.根据权利要求1所述的方法，其特征在于，采用干法蚀刻或湿法蚀刻去除所述牺牲栅电极层。

8.根据权利要求1所述的方法，其特征在于，所述覆盖层的材料是氮化钛或氮化钽。

9.根据权利要求1所述的方法，其特征在于，所述虚拟栅极结构还包括位于所述半导体衬底和覆盖层之间的自下而上层叠的界面层与高k介电层。