CN105185702A - 高k金属栅极结构的制造方法 - Google Patents
高k金属栅极结构的制造方法 Download PDFInfo
- Publication number
- CN105185702A CN105185702A CN201510611666.5A CN201510611666A CN105185702A CN 105185702 A CN105185702 A CN 105185702A CN 201510611666 A CN201510611666 A CN 201510611666A CN 105185702 A CN105185702 A CN 105185702A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- layer
- metal gate
- electrode structure
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000011241 protective layer Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000009413 insulation Methods 0.000 claims description 13
- 238000003701 mechanical milling Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体领域，尤其涉及高K金属栅极结构的制造方法。本发明方法包括：提供一衬底，在衬底上依次沉积通孔刻蚀停止层、层间绝缘氧化层后，曝露伪栅极；移除伪栅极，形成凹槽；依次沉积高K介电层、保护层覆盖衬底与层间绝缘氧化层的上表面；沉积牺牲材料于保护层上，并刻蚀牺牲材料；刻蚀高K介电层与保护层于凹槽的内部，移除牺牲材料。
Description
技术领域
本发明涉及半导体领域，尤其涉及高K金属栅极结构的制造方法。
背景技术
在后栅极工艺中，可以分为先高介电常数介质，(High-K，以下简称高K)工艺和后高K工艺，其中的先高K有利于后续的金属栅极的填充，因为高K和保护层并不占据凹槽的空间，为凹槽节省出来填充金属栅极的位置，但是先高K工艺对于热预算有一定的要求；而对于后高K工艺，高K和保护层需要占据凹槽较多的空间，对于金属栅极的填充有较高的难度。
发明内容
针对现有的高K金属栅极结构及其制造方法所存在的问题，本发明设计了一种降低金属栅极填充难度的结构的制造方法。
本发明包括如下技术方案：
高K金属栅极结构的制造方法，所述方法包括：
提供一衬底，在所述衬底上依次沉积通孔刻蚀停止层、层间绝缘氧化层后，曝露伪栅极；
移除所述伪栅极，形成凹槽；
依次沉积高K介电层、保护层覆盖所述衬底与所述层间绝缘氧化层的上表面；
沉积牺牲材料于所述保护层上，并刻蚀所述牺牲材料；
刻蚀所述高K介电层与所述保护层于所述凹槽的内部，移除所述牺牲材料。
优选的，所述通孔刻蚀停止层为氮化硅。
优选的，采用化学机械研磨工艺曝露所述伪栅极。
优选的，所述方法还包括：
刻蚀所述牺牲材料时，将所述牺牲材料、所述高K介电层、所述保护层一并刻蚀停止于所述层间绝缘氧化层的上表面。
优选的，所述方法还包括：
采用所述化学机械研磨工艺刻蚀所述牺牲材料、所述高K介电层、所述保护层。
优选的，采用回拉工艺刻蚀所述高K介电层与所述保护层于所述凹槽的内部。
优选的，所述方法还包括：
刻蚀所述牺牲材料时，将所述牺牲材料刻蚀停止于所述凹槽的内部。
优选的，所述牺牲材料刻蚀停止于所述凹槽的内部的位置与刻蚀所述高K介电层与所述保护层于所述凹槽的内部的位置平齐。
优选的，采用平坦化工艺与所述回拉工艺刻蚀所述牺牲材料刻蚀停止于所述凹槽的内部。
优选的，所述牺牲材料为A-Si或A-C或PR。
优选的，所述高K介电层与所述保护层刻蚀停止于所述凹槽的深度为所述伪栅极的高度的1/4或3/4。
本发明的有益效果是：
本发明通过将凹槽的侧壁上部分的高K介电层与保护层去掉，形成了有较大空间的凹槽，以方便金属栅极的填充，同时也保证了相应的热预算与金属栅极的填充难度。
附图说明
图1a-1f为本发明高K金属栅极结构的制造方法实施例一的结构示意图。
图2a-2f为本发明高K金属栅极结构的制造方法实施例二的结构示意图。
具体实施方式
下面结合附图对本发明进行进一步说明，如下技术方案可以自由的进行组合，并不构成对本发明的限定。
实施例一
图1a-1f为本发明高K金属栅极结构的制造方法实施例一的结构示意图，如图1a所示，提供一硅衬底100，于衬底100上依次沉积通孔刻蚀停止层101，层间绝缘氧化层102，其中层间绝缘氧化层102的侧壁被通孔刻蚀停止层101覆盖住，形成侧墙103，其中通孔刻蚀停止层101为氮化硅，采用化学机械研磨工艺曝露伪栅极之后移除伪栅极，形成界面层，其中侧墙103之间的空间为凹槽104。
如图1b所示，于通孔刻蚀停止层101，层间绝缘氧化层102和衬底100的表面沉积一层高K介电层105，保护层106，其中凹槽104被高K介电层105与保护层106表面覆盖。
如图1c所示，与保护层106的上方沉积一层牺牲层107，牺牲层107在保护层106的上方形成一定的厚度，并且牺牲层107覆盖整个凹槽104的空间，牺牲层107采用的牺牲材料为A-Si、A-C、PR。
如图1d所示，采用化学机械研磨工艺刻蚀牺牲材料，将牺牲材料刻蚀至凹槽104表面，此时只有凹槽104内部被牺牲材料填满，同时凹槽104表面之上，即层间绝缘氧化层102与通孔刻蚀停止层101上方的牺牲材料同时一起被研磨掉，刻蚀保护层106与高K介电层105的时候可以采用湿法刻蚀或干法刻蚀。
如图1e所示，采用回拉工艺对高K介电层105与保护层106进行刻蚀，刻蚀至凹槽104内部，高K介电层105与保护层106刻蚀停止于凹槽104的深度可以为伪栅极的高度的1/4到3/4。
如图1f所示，之后移除剩余的牺牲材料，进行金属栅极的填充。上述的方法可以单独对NMOS和PMOS进行，移除伪栅极可以PMOS与NMOS分开进行，上述方法也可用在沉积功函数金属之后进行。
实施例二
图2a-2f为本发明高K金属栅极结构的制造方法实施例二的结构示意图。
如图2a所示，提供一硅衬底200，于衬底200上依次沉积通孔刻蚀停止层202，层间绝缘氧化层202，其中层间绝缘氧化层202的侧壁被通孔刻蚀停止层202覆盖住，形成侧墙203，其中通孔刻蚀停止层202为氮化硅，采用化学机械研磨工艺曝露伪栅极之后移除伪栅极，形成界面层，其中侧墙203之间的空间为凹槽204。
如图2b所示，于通孔刻蚀停止层202，层间绝缘氧化层202和衬底200的表面沉积一层高K介电层205，保护层206，其中凹槽204被高K介电层205与保护层206表面覆盖。
如图2c所示，与保护层206的上方沉积一层掩膜层207，掩膜层207在保护层206的上方形成一定的厚度，并且掩膜层207覆盖整个凹槽204的空间，掩膜层207采用的牺牲材料为A-Si、A-C、PR。
如图2d所示，采用平坦化工艺与回拉工艺刻蚀掩膜层207，将掩膜层207刻蚀至凹槽204的内部，上述掩膜层207的掩膜材料回拉刻蚀形成的凹槽深度是整个伪栅极高度的1/4到3/4。
如图2e所示，移除剩余的掩膜材料上表面剩余的保护层206与高K介电层205，即此时保护层206与高K介电层205的上表面与剩余在凹槽204内的掩膜材料的上表面是平齐的。
如图2f所示，之后移除剩余的掩膜材料，进行金属栅极的填充。上述的方法可以单独对NMOS和PMOS进行，移除伪栅极可以PMOS与NMOS分开进行，掩膜材料回拉形成的凹槽204的深度在NMOS与PMOS可以是相同的，也可以是不同的。
综上所述，本发明通过将凹槽的侧壁上部分的高K介电层与保护层去掉，形成了有较大空间的凹槽，以方便金属栅极的填充，同时也保证了相应的热预算与金属栅极的填充难度。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (11)
1.高K金属栅极结构的制造方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上依次沉积通孔刻蚀停止层、层间绝缘氧化层后，曝露伪栅极；
移除所述伪栅极，形成凹槽；
依次沉积高K介电层、保护层覆盖所述衬底与所述层间绝缘氧化层的上表面；
沉积一层牺牲材料于所述保护层上，并刻蚀所述牺牲材料；
刻蚀所述高K介电层与所述保护层于所述凹槽的内部，移除所述牺牲材料。
2.根据权利要求1所述的高K金属栅极结构的制造方法，其特征在于，所述通孔刻蚀停止层为氮化硅。
3.根据权利要求1所述的高K金属栅极结构的制造方法，其特征在于，采用化学机械研磨工艺曝露所述伪栅极。
4.根据权利要求1所述的高K金属栅极结构的制造方法，其特征在于，所述方法还包括：
刻蚀所述牺牲材料时，将所述牺牲材料、所述高K介电层、所述保护层一并刻蚀停止于所述层间绝缘氧化层的上表面。
5.根据权利要求4所述的高K金属栅极结构的制造方法，其特征在于，所述方法还包括：
采用所述化学机械研磨工艺刻蚀所述牺牲材料、所述高K介电层、所述保护层。
6.根据权利要求1所述的高K金属栅极结构的制造方法，其特征在于，采用回拉工艺刻蚀所述高K介电层与所述保护层于所述凹槽的内部。
7.根据权利要求1所述的高K金属栅极结构的制造方法，其特征在于，所述方法还包括：
刻蚀所述牺牲材料时，将所述牺牲材料刻蚀停止于所述凹槽的内部。
8.根据权利要求7所述的高K金属栅极结构的制造方法，其特征在于，
所述牺牲材料刻蚀停止于所述凹槽的内部的位置与刻蚀所述高K介电层与所述保护层于所述凹槽的内部的位置平齐。
9.根据权利要求7所述的高K金属栅极结构的制造方法，其特征在于，采用平坦化工艺与所述回拉工艺刻蚀所述牺牲材料刻蚀停止于所述凹槽的内部。
10.根据权利要求1所述的高K金属栅极结构的制造方法，其特征在于，所述牺牲材料为A-Si或A-C或PR。
11.根据权利要求1所述的高K金属栅极结构的制造方法，其特征在于，所述高K介电层与所述保护层刻蚀停止于所述凹槽的深度为所述伪栅极的高度的1/4到3/4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510611666.5A CN105185702A (zh) | 2015-09-22 | 2015-09-22 | 高k金属栅极结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510611666.5A CN105185702A (zh) | 2015-09-22 | 2015-09-22 | 高k金属栅极结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105185702A true CN105185702A (zh) | 2015-12-23 |
Family
ID=54907701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510611666.5A Pending CN105185702A (zh) | 2015-09-22 | 2015-09-22 | 高k金属栅极结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185702A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110729183A (zh) * | 2018-07-16 | 2020-01-24 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法以及半导体器件 |
| CN110828377A (zh) * | 2018-08-08 | 2020-02-21 | 联华电子股份有限公司 | 一种具有不对称功函数金属层的半导体元件 |
| CN111863610A (zh) * | 2020-05-12 | 2020-10-30 | 中国电子科技集团公司第十一研究所 | 一种制备电极孔的方法及计算机可读存储介质 |
| CN113053739A (zh) * | 2019-12-27 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110294274A1 (en) * | 2010-05-27 | 2011-12-01 | United Microelectronics Cof | Method of forming metal gate structure and method of forming metal gate transistor |
| CN103839981A (zh) * | 2012-11-21 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN103871856A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
-
2015
- 2015-09-22 CN CN201510611666.5A patent/CN105185702A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110294274A1 (en) * | 2010-05-27 | 2011-12-01 | United Microelectronics Cof | Method of forming metal gate structure and method of forming metal gate transistor |
| CN103839981A (zh) * | 2012-11-21 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN103871856A (zh) * | 2012-12-18 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110729183A (zh) * | 2018-07-16 | 2020-01-24 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法以及半导体器件 |
| CN110828377A (zh) * | 2018-08-08 | 2020-02-21 | 联华电子股份有限公司 | 一种具有不对称功函数金属层的半导体元件 |
| CN110828377B (zh) * | 2018-08-08 | 2022-06-21 | 联华电子股份有限公司 | 一种具有不对称功函数金属层的半导体元件 |
| CN113053739A (zh) * | 2019-12-27 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111863610A (zh) * | 2020-05-12 | 2020-10-30 | 中国电子科技集团公司第十一研究所 | 一种制备电极孔的方法及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103594336B (zh) | 一种双重图形化方法 | |
| CN104779147B (zh) | 一种金属栅极结构及其制备方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN103871968A (zh) | Mos晶体管的制作方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| CN104752228B (zh) | 半导体器件结构及其制造方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN100499064C (zh) | 半导体隔离结构及其形成方法 | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN104217986A (zh) | 浅沟槽隔离结构的制作方法和nand闪存的制作方法 | |
| CN107799531B (zh) | 一种3d nand存储器等级层堆栈制造方法 | |
| CN104701173B (zh) | FinFET器件及其形成方法 | |
| CN102956456B (zh) | 一种半导体器件的制造方法 | |
| CN103839868A (zh) | 浅沟槽隔离结构的制作方法 | |
| CN104425350A (zh) | 一种半导体器件及其制造方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN104952801B (zh) | 半导体器件及其形成方法 | |
| CN102646583B (zh) | 一种制备无定形碳牺牲栅极结构的浅结和侧墙的方法 | |
| CN108054091A (zh) | 一种提升mos器件栅控能力的方法 | |
| CN203850309U (zh) | 一种沟槽式肖特基芯片 | |
| CN104733396B (zh) | 一种制造快闪存储器的方法 | |
| CN103779401A (zh) | 栅极结构及其制造方法 | |
| CN102437117B (zh) | 一种新的硅化物和金属前介质集成工艺及该形成的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151223 |
|
| RJ01 | Rejection of invention patent application after publication |