CN103871856A - 金属栅极的形成方法 - Google Patents

金属栅极的形成方法 Download PDF

Info

Publication number
CN103871856A
CN103871856A CN201210553000.5A CN201210553000A CN103871856A CN 103871856 A CN103871856 A CN 103871856A CN 201210553000 A CN201210553000 A CN 201210553000A CN 103871856 A CN103871856 A CN 103871856A
Authority
CN
China
Prior art keywords
layer
side wall
gate
metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210553000.5A
Other languages
English (en)
Other versions
CN103871856B (zh
Inventor
韩秋华
孟晓莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210553000.5A priority Critical patent/CN103871856B/zh
Publication of CN103871856A publication Critical patent/CN103871856A/zh
Application granted granted Critical
Publication of CN103871856B publication Critical patent/CN103871856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种金属栅极的形成方法，包括：在衬底上形成伪栅极层，在所述伪栅极层的两侧形成侧墙；移除所述伪栅极层，以在所述侧墙间形成栅极沟槽；沉积功函数金属，以在所述栅极沟槽的底部及侧壁形成功函数金属层，所述栅极沟槽底部及侧壁的所述功函数金属层围成凹槽；形成保护层填充所述凹槽，然后进行平坦化；蚀刻位于所述栅极沟槽侧壁的所述功函数金属层以形成凹陷；去除所述保护层，使所述凹槽和所述凹陷连接形成缺口；沉积金属材料填充所述缺口。本发明提供的金属栅极的形成方法相应的工艺步骤扩大了金属栅极材料进行填充时的开口，从而使得所形成的金属栅极内部不会出现空隙。

Description

金属栅极的形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种金属栅极的形成方法。
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管（metal oxide semiconductor field effect transistor，简称MOS晶体管）。自从MOS管被发明以来，其几何尺寸一直在不断缩小。在此情况下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。随着复合金属氧化物半导体结构(CMOS，ComplementaryMetal-Oxide-Semiconductor)制造工艺缩减到32nm以下级别，引入了采用新的设计和材料的技术。
其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于多晶硅/SiO2或SiON栅氧化层介质厚度减小带来的较高的栅泄露电流。为此，现有技术已提出的解决方案是，采用金属栅和高介电常数（K）栅介质替代传统的重掺杂多晶硅栅和SiO2（或SiON）栅介质。金属栅和高K介质的形成方法分为很多种，主要分为先栅极（gate first）和后栅极（gate late），其中后栅极又分为先高K（high K first）和后高K（high K last）。由于半导体器件的不断缩小，其gap fill（间隙填充）的工艺窗口也越来越小，发展到28nm以下，gap fill的工艺十分困难，导致栅极金属很难填充。
请参考图1，图1为以现有gap fill工艺形成的金属栅极示意图。图1中，在衬底1中间包括有浅沟槽隔离区11，在该浅沟槽隔离区11的左右两侧分别形成有一个MOS管，其中左边的一个为NMOS管，右边的一个为PMOS管。由于左右两边的MOS管的结构基本相同，我们先以左边的NMOS管为例，加以说明（右边的PMOS管与左边的NMOS管在功函数金属层5的组成上存在不同，虽然同为两层结构，但是PMOS管的功函数金属层5由53和54两层组成，不同于NMOS管功函数金属层5由51和52两层组成）。
在图1的NMOS管中，存在着高K栅介质层2，在该高K栅介质层2两侧为侧墙，图1中侧墙为蚀刻停止层3，而在蚀刻停止层3上有着中间介质层4（ILD,Inter Layer Dielectrics）。高K栅介质层2和蚀刻停止层3形成的沟槽的内壁形成有呈现U型的功函数金属层5，该功函数金属层5包括有两层，分别为51和52（在另外一个沟槽的内壁中功函数金属层5由53和54构成），通过两层结构，功函数金属层5能够使得高K栅介质层2和最后形成在功函数金属层5内部的金属栅极600相适应（相容）。但是，由于关键尺寸已经在28nm以下，因而图1中功函数多层层5内壁所限定出的凹槽（gap）已经很小，以至于在填充金属栅极600时，在金属栅极600内部会出现空隙601（void）。
为此，亟需一种新的金属栅极的形成方法以克服gap fill工艺困难和在金属栅极内部会出现空隙的问题。
发明内容
本发明要解决的技术问题是gap fill工艺困难和在金属栅极内部会出现空隙的问题。
为解决上述问题，本发明提供了一种金属栅极的形成方法，包括：
在衬底上形成伪栅极层，在所述伪栅极层的两侧形成侧墙；
移除所述伪栅极层，以在所述侧墙间形成栅极沟槽；
沉积功函数金属，以在所述栅极沟槽的底部及侧壁形成功函数金属层，所述栅极沟槽底部及侧壁的所述功函数金属层围成凹槽；
形成保护层填充所述凹槽，然后进行平坦化；
蚀刻位于所述栅极沟槽侧壁的所述功函数金属层以形成凹陷；
去除所述保护层，使所述凹槽和所述凹陷连接形成缺口；
沉积金属材料填充所述缺口。
可选的，蚀刻位于所述栅极沟槽侧壁的所述功函数金属层以形成凹陷的过程中，所述侧墙也被部分去除，形成所述凹陷的一部分。
可选的，所述侧墙包括由刻蚀阻挡层构成的第一侧墙。
可选的，所述侧墙还包括第二侧墙，所述第二侧墙位于所述伪栅极层与所述第一侧墙之间。
可选的，另包括形成高K栅介质层的步骤，所述伪栅极层形成在所述高K栅介质层上。
可选的，沉积功函数金属前，先在所述栅极沟槽的底部形成高K栅介质层。
可选的，所述保护层包括有机材料层。
可选的，采用灰化法去除所述有机材料层。
可选的，蚀刻位于所述栅极沟槽侧壁的所述功函数金属层时，蚀刻掉的所述功函数金属层的高度超过所述功函数金属层总体高度的二分之一。
可选的，所述金属材料为铝、铜或者它们的合金。
本发明还提供了另外一种金属栅极的形成方法，包括：
在衬底上形成伪栅极层，在所述伪栅极层的两侧形成侧墙；
移除所述伪栅极层，以在所述侧墙间形成栅极沟槽；
形成保护层填充满所述栅极沟槽，然后进行平坦化；
蚀刻所述侧墙以形成凹陷；
去除所述保护层，使所述栅极沟槽和所述凹陷连接形成缺口；
沉积功函数金属，以在所述缺口底部形成功函数金属层；
沉积金属材料于所述功函数金属层上，所述金属材料同时填充所述缺口。
可选的，另包括形成高K栅介质层的步骤，所述伪栅极层形成在所述高K栅介质层上。
可选的，沉积功函数金属前，先在所述栅极沟槽的底部形成高K栅介质层。
可选的，所述侧墙包括由刻蚀阻挡层构成的第一侧墙。
可选的，所述侧墙还包括第二侧墙，所述第二侧墙位于所述伪栅极层与所述第一侧墙之间。
可选的，所述保护层包括有机材料层。
可选的，采用灰化法去除所述有机材料层。
可选的，所述金属材料为铝、铜或者它们的合金。
可选的，蚀刻所述侧墙时，蚀刻掉的所述侧墙的高度超过所述侧墙总体高度的二分之一。
与现有技术相比，本发明具有以下优点：
本发明提供的金属栅极的形成方法相应的工艺步骤扩大了金属栅极材料进行填充时的开口，使得金属栅极材料充分填充到相应位置中，从而使得所形成的金属栅极内部不会出现空隙，降低了金属栅极的电阻，解决了金属栅极的制作工艺的难题。
附图说明
图1为以现有gap fill工艺形成的金属栅极示意图；
图2至图13为本发明实施例一金属栅极的形成方法各步骤结构示意图；
图14至图16为本发明实施例二金属栅极的形成方法各步骤结构示意图；
图17至图23为本发明实施例三金属栅极的形成方法各步骤结构示意图。
具体实施方式
实施例一
本实施例利用第一种金属栅极的形成方法形成NMOS管和PMOS管，下面将结合附图对本实施例作具体描述。
请参考图2，首先，在衬底1上形成伪栅极层7，在伪栅极层7的两侧形成侧墙3。
本实施例中的衬底1典型的可以为硅衬底，例如晶圆。该硅衬底既可以是达到半导体工业纯度的硅制成，也可以掺杂有少量锗和/或碳等元素的硅衬底。该衬底1还可以掺杂有硼、磷或者砷等杂质掺杂物元素。在其他实施方式中，可以利用备选材料形成衬底1，备选材料可以与硅组合或不与硅组合，备选材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然这里描述了可以形成衬底1的材料的一些范例，但可以充当其上可制造半导体器件的基础的任何材料都落在本发明的精神和范围之内。
在该衬底1中还形成有浅沟槽隔离区11。本实施例后续欲在浅沟槽隔离区11的左右两侧分别形成有NMOS管和PMOS管，因而以该浅沟槽隔离区11隔开。
结合本实施例图2所示的方式中，伪栅极层7形成在高K栅介质层2上，即高K栅介质层2形成在衬底1和伪栅极层7之间。这种方式中，该高K栅介质层2是形成在伪栅极层7形成之前。但是，在本方法的其它实施例中，该高K栅介质层2也可以是形成在伪栅极层7被去除之后，即先在衬底1上直接形成伪栅极层7，然后在伪栅极层7的两侧形成侧墙3，再移除伪栅极层7，以在侧墙3间形成栅极沟槽610（参考图1），之后再在沟槽底部的衬底1上形成高K栅介质层2。
本实施例中，可以使用包括但不限于如下材料形成高K栅极电介质层2：氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、钛酸钡锶、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌和锆钛酸铅等。虽然在此描述了可用于形成高K栅极电介质层的一些范例，但可以利用可以减小栅极泄漏的其他材料形成该高K栅介质层2。本实施例中可以利用常规工艺在衬底1上形成高K栅介质层2，这些工艺包括但不限于CVD、低压CVD、PECVD、物理气相沉积(PVD)、ALD、旋涂电介质工艺(SOD)或外延生长工艺。
图2中，侧墙3位于伪栅极层7两侧，其中侧墙3可以包括由刻蚀阻挡层构成的第一侧墙。该刻蚀阻挡层可以参考图1中的刻蚀阻挡层（在图1中同样标注为3，其中的刻蚀阻挡层最外两侧成L型，中间构成U型的沟槽）。
虽然没有图示，但是在本方法的其它实施例中，除了上述刻蚀阻挡层之外，侧墙3还可以包括第二侧墙，第二侧墙可位于伪栅极层7与第一侧墙（即上述刻蚀阻挡层）之间，该第二侧墙可以是例如利用回蚀工艺形成的绝缘氧化层侧墙或者是氮化硅侧墙。
衬底1还包括位于高K栅介质层2两侧的源区和漏区（未图示），可以通过对衬底1相应注入掺杂剂，再使用高温退火工艺活化掺杂剂来完成源区和漏区的制作。并且源区和漏区表面可以形成有金属硅化物层，因为金属硅化物层减小了金属接触孔与源区、金属接触孔与漏区之间的电阻，所以可以改善高K／金属栅极晶体管。其中，金属硅化物层包括镍硅化物层，可以通过自对准硅化物工艺形成该镍硅化物层，例如用溅射沉积工艺形成镍层于源区和漏区上面，再通过退火工艺使镍金属与源区和漏区反应形成镍硅化物层，再利用公知的工艺选择性地去除任何未反应的镍金属。
在衬底1上还可以包括有中间介质层4。可以利用各种用于形成中间介质层的常规电介质材料中的任一种来形成中间介质层4。例如该中间介质层4可以是由用正硅酸乙酯为原料形成的硅氧化物层。这种电介质材料还可以是诸如二氧化硅(SiO2)和掺碳氧化物(CDO)等的氧化物、氮化硅、诸如过氟环丁烷(PFCB)等的有机聚合物或氟硅酸盐玻璃(FSG)。可以利用诸如化学气相沉积(CVD)、原子层沉积(ALD)或等离子体增强化学气相沉积(PECVD)等的气相沉积工艺来沉积中间介质层4。或者，可以利用外延工艺来形成第一电介质层。可以对中间介质层4进行抛光或平面化，直到暴露出伪栅极层7的顶表面为止。可以使用化学机械平坦化(CMP)工艺来对中间介质层4进行平面化并暴露出伪栅极层7。在一些实施方式中，CMP工艺可以对进行过抛光，以确保暴露出伪栅极层7。
请参考图3，移除如图2所示的伪栅极层7，以在侧墙3间形成栅极沟槽610。
本实施例为在浅沟槽隔离区11左右两侧分别形成NMOS管和PMOS管，因而首先用第一掩膜保护层81掩盖住浅沟槽隔离区11以左的结构。该第一掩膜保护层81可以为光阻层，也可以是其它材料层，它的作用是使得在对浅沟槽隔离区11右侧的PMOS管结构进行制作时，左边的结构不受影响。在第一掩膜保护层81的保护下，移除伪栅极层7，形成如图3所示的栅极沟槽610。
伪栅极层7通常可以是由多晶硅形成，因而在在本发明的一些实施方式中，可以使用针对多晶硅的湿法蚀刻工艺或干法蚀刻工艺来去除伪栅极层7。
本方法实施例可以使用湿法蚀刻工艺将伪栅极层7暴露于由氢氧化物源构成的水溶液。可以在足够长的时间和足够高的温度下施加湿法蚀刻以充分去除所有伪栅极层7。例如，在一个实施方式中，该氢氧化物源可以在去离子水中含有大约1%体积比到大约40%体积比之间的氢氧化铵或四烷基氢氧化铵(例如氢氧化四甲基铵(TMAI-D)。可以将溶液温度维持在大约15℃和大约90℃之间的温度（例如40℃），而暴露时间可以在0到60分钟的范围内（例如1分钟）。如本领域技术人员将认识到的，蚀刻溶液的具体组分可以与这里提供的不同。
在本方法的备选实施方式中，可以使用干法蚀刻工艺来选择性地去除伪栅极层7。干法蚀刻工艺可以包括将伪栅极层7暴露于由以下材料得到的等离子体，所述材料包括但不限于六氟化硫(SF6)、溴化氢(HBr)、碘化氢(HI)、氯、氩和／或氦。可以在平行板反应器或电子回旋共振蚀刻器中进行这种选择性干法蚀刻工艺。
请参考图4，沉积功函数金属，以在栅极沟槽610的底部及侧壁形成功函数金属层5，栅极沟槽610底部及侧壁的功函数金属层5围成凹槽620。
PMOS管的功函数金属层5与NMOS管的不同，本实施例可以采用例如氟掺杂的双层金属层形成功函数金属层5，以使得该功函数金属层5是与PMOS管相容的。
如果对应于上述提到在形成伪栅极层7之前未先形成高K栅介质层2的情况，则在沉积功函数金属前，先在栅极沟槽610的底部形成高K栅介质层2，然后再沉积形成功函数金属层5，形成与图4类似的结构。
请结合参考图5，形成保护层9填充凹槽620，然后进行平坦化。
如果是按现有的工艺方法，在形成上述功函数金属层5之后，是直接由功函数金属层5围成凹槽620里面沉积金属栅极600（请参考图1）。但是由于金属材料不易填充在狭小的缝隙中，因而直接填充会在金属栅极600内部形成空隙601（请参考图1）。
因而，本实施例首先选择用其它填充材料（非金属栅极材料）形成保护层9填充凹槽620。该保护层9起到的是过渡的作用，只要它能够填充到一定的程度，达到保护凹槽620底部的功函数金属层5的目的，它能否完全密实填充到凹槽620中并不影响本实施例方案的实施。虽然如此，但是本实施例中进一步优选的，保护层9采用有机材料层来制作。有机材料的流动性较佳，可以较好地填充入凹槽620中，形成完整的保护层9填充在凹槽620中，达到对凹槽620底部的功函数金属层5的有效保护。本实施例中，所用有机材料可以具体为有机底层抗光反射膜，还可以是例如布鲁尔科技的ARC29或者DUV42等。
在形成由有机材料层构成的保护层9之后，可以通过回蚀刻（etch back）或者化学平坦化（CMP）的方法对半导体结构进行平坦化，以暴露出两侧的功函数金属层5与中间介质层4。
请参考图6，蚀刻位于栅极沟槽610侧壁的功函数金属层5以形成凹陷630。
要形成凹陷630，可以采取针对功函数金属层5的选择性蚀刻，这样，露在表面的功函数金属层5会被逐步蚀刻下去，从而在保护层9两侧形成凹陷630，如图6所示。本步骤可以进一步体现出选择有机材料层作为保护层9的优势：有机材料与金属材料的性质差异较大，在蚀刻栅极沟槽610侧壁的功函数金属层5时，有机材料形成的保护层9受到的影响较小。
在蚀刻位于栅极沟槽610侧壁的功函数金属层5以形成凹陷630的过程中，侧墙3也被部分去除，形成凹陷630的一部分。上面已经提到，侧墙3可以包括有蚀刻停止层和绝缘氧化层，无论侧墙3包括具体何种结构，在蚀刻位于栅极沟槽610侧壁的功函数金属层5时，侧墙3也被部分蚀刻去除，这样，能够使得凹陷630开口面积加大，凹陷630深度也增大，从而有利于后续金属栅极600材料的填充。
在蚀刻位于栅极沟槽610侧壁的功函数金属层5时，蚀刻掉的功函数金属层5的高度超过功函数金属层5总体高度的二分之一。加深对功函数金属层5的蚀刻有助于凹陷630开口面积加大，凹陷630深度也增大，只要保证位于栅极沟槽610底部的功函数金属层5不受影响，可适当加深对功函数金属层5的蚀刻，以使得凹陷630开口面积加大，深度也增大，利于后续金属栅极600材料的填充。本实施例具体的，可以采用干法蚀刻对所述功函数金属层5进行蚀刻，采用的蚀刻气体可以包括但不限是Cl2或者HBr，其流量可以控控制在20~200sccm之间,干法蚀刻设备的源功率为50w~1000w，蚀刻时间为5s~50s，最终得到如图6所示的结构。
请参考图7，去除保护层9，使凹槽620和凹陷630连接形成缺口640。
本实施例优选采用有机材料层作为保护层9，因而可以采用灰化法去除有机材料层。有机材料层通常易灰化，采用灰化方法可以将有机材料层很好的充分去除，并且不影响其它结构，这同样体现采用有机材料层作为保护层9的优点。
在去除了保护层9之后，凹陷630会自然地与凹槽620连成一体，形成的缺口640。缺口640的开口面积比原先的凹槽620（请参考图4）的开口面积增大许多，这样就可以降低金属材料的填充难度，有利于后续栅极金属材料的密实填充，同时避免金属栅极内部出现空隙的情况。
请参考图8，沉积金属材料填充缺口640。
本实施例可以通过多种方法（例如物理气相沉积法、化学气相沉积法或者原子层沉积法等）将金属材料填充于缺口640中，形成如图8所示的PMOS管。
本实施例中，所沉积的金属材料可以是以下金属之一或其组合：铜、钌、钯、铂、钴、镍、氧化钌、钨、铝、钛、钽、氮化钛、氮化钽、铪、锆，在其他实施方式中，可以使用这里未列出的金属。该栅极金属材料形成的金属栅极600通过位于栅极沟槽610底部的功函数金属层5（此时指经过蚀刻后仍保留下来的部分功函数金属层5），能够与高K栅介质层2相适应（相容）。
至此，本实施例完成了浅沟槽隔离区11右侧的金属栅极600的制作，形成性能良好的PMOS管。本实施例通过扩大金属栅极材料进行填充时的开口，使得金属栅极材料充分填充到相应位置中，从而使得所形成的金属栅极内部不会出现空隙，降低了金属栅极的电阻，解决了金属栅极的制作工艺的难题。
但是，本实施例要达到同时制作NMOS管和PMOS管的目的，还需要对上述结构继续进行相应的工艺步骤。
接下来的工艺步骤可以参考以上所述各个步骤，请结合参考图9至图13。
首先去除第一掩膜保护层81，使得浅沟槽隔离区11左侧的伪栅极层7露出来，如图9所示。
然后移除NMOS区域的伪栅极层7，以在侧墙3间形成栅极沟槽610（请参考图1），此步骤未图示，但此时浅沟槽隔离区11左侧的结构可以参照图3中浅沟槽隔离区11右侧的结构。
然后沉积功函数金属，以在栅极沟槽610（图1所示）的底部及侧壁形成功函数金属层5，栅极沟槽610底部及侧壁的功函数金属层5围成凹槽620，如图10所示。在本步骤中，如果去除完伪栅极层7之后，栅极沟槽610底部若还没有形成高K栅介质层2，则可以在形成功函数金属层5之前先在栅极沟槽610底部形成高K栅介质层2。
由于本步骤是形成用于NMOS管的功函数金属层5，因而，此功函数金属层5的具体成分与浅沟槽隔离区11右侧的函数金属层5的具体成分不同，作为一种具体的实施例，图10中所标注的功函数金属层5包括有51和52两层结构，该功函数金属层5可以是碳掺杂的功函数金属层5。
然后，形成保护层9填充凹槽620，进行平坦化，得到图11所示结构。同样的，该保护层9优选为有机材料层。
然后，蚀刻位于栅极沟槽610侧壁的功函数金属层5以形成凹陷630，如图12所示。为防止在该蚀刻步骤中，对位于浅沟槽隔离区11右侧的PMOS管造成不利的影响，本实施例通过制作第二掩膜保护层82于PMOS管上方，从而消除该蚀刻步骤对PMOS管的影响。第二掩膜保护层82同样可以由光阻材料制成，后续可以通过相应的化学溶液进行清除。
然后，去除保护层9，使凹槽620和凹陷630连接形成缺口640，本步骤未图示，但此时浅沟槽隔离区11左侧的结构可以参照图7浅沟槽隔离区11右侧的结构。
最后，沉积金属材料填充缺口640，该金属材料沉积形成金属栅极600，最终形成如图13所示的结构。
至此，本实施例实现了利于本方法技术方案在衬底上制成NMOS管和PMOS管的目的，制得的半导体结构中，金属栅极600内部不易出现空隙。
实施例二
本实施例利用与实施例一相似的方法制作NMOS管和PMOS管。本实施例的各步骤多有与实施例一相同之处，本说明书主要对本实施例的特殊步骤加以说明，其它部分内容可参考实施例一。本实施例的内容可以参考实施例一中的相应各图，并同时参考图14至图16。
本实施例首先提供如实施例一中图2所示的结构，然后按实施例一中从图3至图5的各步骤进行处理。在得到图5所示的结构之后，接下去并非如图6所示对功函数金属层进行蚀刻，而是采取对图5中的结构去除第一掩膜保护层81，形成第三掩膜保护层覆盖于浅沟槽隔离区11右侧的各结构上方（未图示）。之后再对浅沟槽隔离区11左侧的结构进行一次如实施例一中图3至图5的各步骤流程（未图示），最后去除第三掩膜保护层，得到如图14所示的结构。
如图14所示，该结构中，浅沟槽隔离区11左右两侧都分别包括有功函数金属层5（在浅沟槽隔离区11左侧的功函数金属层5由51和52两层组成，而在浅沟槽隔离区11右侧的功函数金属层5由53和54两层组成）。而且，都用保护层9填充在由功函数金属层5围成的凹槽中。
请参考图15，在接下去的步骤中，同时对浅沟槽隔离区11左右两侧的结构进行蚀刻，蚀刻功函数金属层5，以形成凹陷630。同样的，蚀刻功函数金属层5时，侧墙3也可以被部分蚀刻，以增大凹陷630开口面积和深度。
请参考图16，在上述步骤之后，同时去除浅沟槽隔离区11左右两侧结构中的保护层9，使得凹陷630与原来被保护层9占据的凹槽620连接成一体，形成缺口640。
最后，以栅极金属材料填充缺口640，以形成金属栅极600于缺口640内，形成的最终结构可以参考图13。通过以上各步骤，本实施例同样得到了相应的NMOS管和PMOS管。本实施例是最后几个步骤中，同时对NMOS管和PMOS管的功函数金属层5（和侧墙3）进行蚀刻与填充，最终一同形成相应的金属栅极600，工艺效率得到提高。
实施例三
本实施例利用与实施例一相似的方法制作MOS晶体管，其中与前面形成方法相同的部分，可以参考本说明书以上相应部分的内容。下面将重点对不同之处作具体说明。请结合参考实施例一中金属栅极的形成方法的相应各图，以及图17至图23。
本方法中，包括S1至S7各步骤，下面将对各步骤作详细说明。
S1，在衬底1上形成伪栅极层7，在所述伪栅极层7的两侧形成侧墙3。
本实施例中的衬底1典型的可以为硅衬底1，例如晶圆。该硅衬底1既可以是达到半导体工业纯度的硅制成，也可以掺杂有少量锗和/或碳等元素的硅衬底1。该衬底1还可以掺杂有硼、磷或者砷等杂质掺杂物元素。
本实施例如图17所示，伪栅极层7形成在高K栅介质层2上，即高K栅介质层2形成在衬底1和伪栅极层7之间。这种方式中，该高K栅介质层2是形成在伪栅极层7形成之前。但是，在本方法的其它实施例中，该高K栅介质层2也可以是形成在伪栅极层7被去除之后，即先在衬底1上直接形成伪栅极层7，然后在伪栅极层7的两侧形成侧墙3，再移除伪栅极层7，以在侧墙3间形成栅极沟槽610，之后再在沟槽底部的衬底1上形成高K栅介质层2。
图17中，侧墙3位于伪栅极层7两侧，其中侧墙3可以包括由刻蚀阻挡层构成的第一侧墙。该刻蚀阻挡层可以参考图1中的刻蚀阻挡层。虽然没有图示，但是在本发明的其它实施例中，除了上述刻蚀阻挡层之外，侧墙3还可以包括第二侧墙（未图示），第二侧墙可位于伪栅极层7与第一侧墙（即上述刻蚀阻挡层）之间，该第二侧墙可以是例如在退火工艺过程中形成的绝缘氧化层侧墙。
本实施例中，衬底1还包括位于高K栅介质层2两侧的源区和漏区（未图示），并且源区和漏区内可以形成有金属硅化物层。其中，金属硅化物层包括镍硅化物层，可以通过自对准硅化物工艺形成该镍硅化物层。在衬底1上上还包括中间介质层。该中间介质层可以包括由用正硅酸乙酯为原料形成的硅氧化物层。
S2，请参考图18，移除所述伪栅极层7，以在所述侧墙3间形成栅极沟槽610。
可采用选择性蚀刻方法将伪栅极层7去除。
S3，请结合参考图19，形成保护层9填充满所述栅极沟槽610，然后进行平坦化。
如果是按现有的工艺方法，在形成栅极沟槽610之后，是进行功函数金属材料的沉积，以形成功函数金属层，然后在功函数金属层围成凹槽里面沉积金属栅极。但是由于金属材料不易填充在狭小的缝隙中，因而这种方式容易在金属栅极内部形成空隙（请参考图1）。
因而，本实施例首先选择用其它填充材料（非金属材料）形成保护层9填充栅极沟槽610。该保护层9起到的是过渡的作用，只要它能够填充到一定的程度，达到保护栅极沟槽610底部的高K栅介质层2的目的，它能否完全密实填充到栅极沟槽610中并不影响本实施例方案的实施。虽然如此，但是本实施例中进一步优选的，保护层9采用有机材料层来制作。有机材料的流动性较佳，可以较好地填充入栅极沟槽610中，形成完整的保护层9填充在栅极沟槽610中，达到对栅极沟槽610底部的高K栅介质层2的有效保护。
在形成由有机材料层构成的保护层9之后，可以通过回蚀刻（etch back）或者化学平坦化（CMP）的方法对半导体结构进行平坦化。
S4，请参考图20，蚀刻所述侧墙3以形成凹陷650。
欲形成凹陷650，可以采取针对侧墙3的选择性蚀刻，这样，露在表面的侧墙3会被逐步蚀刻下去，从而在保护层9两侧形成凹陷650，如图20所示。本步骤可以进一步体现出选择有机材料层作为保护层9的优势：有机材料与侧墙3材料的性质差异较大，在蚀刻侧墙3时，有机材料形成的保护层9受到的影响较小。
上面已经提到，侧墙3可以包括有蚀刻停止层和绝缘氧化层，无论侧墙3包括具体何种结构，侧墙3被部分蚀刻去除，使得凹陷650开口面积较大，凹陷650深度也较大，从而有利于后续金属栅极600材料的填充。
在蚀刻位于栅极沟槽610侧壁的侧墙3时，优选的，蚀刻掉的侧墙3的高度超过侧墙3总体高度的二分之一。加深对侧墙3的蚀刻有助于凹陷650开口面积加大，凹陷650深度也增大，只要保证位于栅极沟槽610底部的侧墙3不受影响，可适当加深对侧墙3的蚀刻，以使得凹陷650开口面积加大，深度也增大，利于后续金属栅极600材料的填充。
S5，请参考图21，去除所述保护层9，使所述栅极沟槽610和所述凹陷650连接形成缺口660。
本实施例优选采用有机材料层作为保护层9，因而可以采用灰化法去除有机材料层。有机材料层通常易灰化，采用灰化方法可以将有机材料层很好的充分去除，并且不影响其它结构，这同样体现采用有机材料层作为保护层9的优点。
在去除了保护层9之后，凹陷650会自然地与栅极沟槽610连成一体，形成的缺口660。缺口660的开口面积比原先的栅极沟槽610（请参考图）的开口面积增大许多，这样就可以降低金属材料的填充难度，有利于后续栅极金属材料的密实填充，同时避免金属栅极600内部出现空隙的情况。
S6，请参考图22，沉积功函数金属，以在所述缺口660底部形成功函数金属层5。
PMOS管的功函数金属层与NMOS管的功函数金属层不同，如果是制作PMOS管的功函数金属层，本实施例可以采用例如氟掺杂的双层金属层形成该功函数金属层，以使得该功函数金属层是与PMOS管相容的；如果是制作NMOS管的功函数金属层，本实施例可以采用例如碳掺杂的双层金属层形成该功函数金属层，以使得该功函数金属层是与NMOS管相容的。
如果对应于上述提到在形成伪栅极层7之前未先形成高K栅介质层2的情况，则在沉积功函数金属前，先在栅极沟槽610的底部形成高K栅介质层2，然后再沉积形成功函数金属层5，形成如图所示的结构。
S7，请参考图23，沉积金属材料于所述功函数金属层5上，所述金属材料并填充所述缺口660。
本实施例可以通过多种方法（例如物理气相沉积法、化学气相沉积法或者原子层沉积法等）将金属材料填充于缺口660中，形成如图所示的MOS管。
本实施例中，所沉积的金属材料可以为铝、铜或者它们的合金。该栅极金属材料形成的金属栅极600通过位于栅极沟槽610底部的功函数金属层5（此时指经过蚀刻后仍保留下来的部分功函数金属层5），能够与高K栅介质层2相容，形成性能良好的MOS管。
以上所述仅为本发明的具体实施例，目的是为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。

Claims (19)

1.一种金属栅极的形成方法，其特征在于，包括：
在衬底上形成伪栅极层，在所述伪栅极层的两侧形成侧墙；
移除所述伪栅极层，以在所述侧墙间形成栅极沟槽；
沉积功函数金属，以在所述栅极沟槽的底部及侧壁形成功函数金属层，所述栅极沟槽底部及侧壁的所述功函数金属层围成凹槽；
形成保护层填充所述凹槽，然后进行平坦化；
蚀刻位于所述栅极沟槽侧壁的所述功函数金属层以形成凹陷；
去除所述保护层，使所述凹槽和所述凹陷连接形成缺口；
沉积金属材料填充所述缺口。
2.如权利要求1所述的形成方法，其特征在于，蚀刻位于所述栅极沟槽侧壁的所述功函数金属层以形成凹陷的过程中，所述侧墙也被部分去除，形成所述凹陷的一部分。
3.权利要求1所述的形成方法，其特征在于，所述侧墙包括由刻蚀阻挡层构成的第一侧墙。
4.权利要求3述的形成方法，其特征在于，所述侧墙还包括第二侧墙，所述第二侧墙位于所述伪栅极层与所述第一侧墙之间。
5.如权利要求1所述的形成方法，其特征在于，另包括形成高K栅介质层的步骤，所述伪栅极层形成在所述高K栅介质层上。
6.如权利要求1所述的形成方法，其特征在于，沉积功函数金属前，先在所述栅极沟槽的底部形成高K栅介质层。
7.如权利要求1所述的形成方法，其特征在于，所述保护层包括有机材料层。
8.如权利要求7所述的形成方法，其特征在于，采用灰化法去除所述有机材料层。
9.如权利要求1所述的形成方法，其特征在于，蚀刻位于所述栅极沟槽侧壁的所述功函数金属层时，蚀刻掉的所述功函数金属层的高度超过所述功函数金属层总体高度的二分之一。
10.如权利要求1所述的形成方法，其特征在于，所述金属材料为铝、铜或者它们的合金。
11.一种金属栅极的形成方法，其特征在于，包括：
在衬底上形成伪栅极层，在所述伪栅极层的两侧形成侧墙；
移除所述伪栅极层，以在所述侧墙间形成栅极沟槽；
形成保护层填充满所述栅极沟槽，然后进行平坦化；
蚀刻所述侧墙以形成凹陷；
去除所述保护层，使所述栅极沟槽和所述凹陷连接形成缺口；
沉积功函数金属，以在所述缺口底部形成功函数金属层；
沉积金属材料于所述功函数金属层上，所述金属材料同时填充所述缺口。
12.如权利要求11所述的形成方法，其特征在于，另包括形成高K栅介质层的步骤，所述伪栅极层形成在所述高K栅介质层上。
13.如权利要求11所述的形成方法，其特征在于，沉积功函数金属前，先在所述栅极沟槽的底部形成高K栅介质层。
14.如权利要求11所述的形成方法，其特征在于，所述侧墙包括由刻蚀阻挡层构成的第一侧墙。
15.如权利要求14所述的形成方法，其特征在于，所述侧墙还包括第二侧墙，所述第二侧墙位于所述伪栅极层与所述第一侧墙之间。
16.如权利要求11所述的形成方法，其特征在于，所述保护层包括有机材料层。
17.如权利要求16所述的形成方法，其特征在于，采用灰化法去除所述有机材料层。
18.如权利要求11所述的形成方法，其特征在于，所述金属材料为铝、铜或者它们的合金。
19.如权利要求11所述的形成方法，其特征在于，蚀刻所述侧墙时，蚀刻掉的所述侧墙的高度超过所述侧墙总体高度的二分之一。
CN201210553000.5A 2012-12-18 2012-12-18 金属栅极的形成方法 Active CN103871856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210553000.5A CN103871856B (zh) 2012-12-18 2012-12-18 金属栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210553000.5A CN103871856B (zh) 2012-12-18 2012-12-18 金属栅极的形成方法

Publications (2)

Publication Number Publication Date
CN103871856A true CN103871856A (zh) 2014-06-18
CN103871856B CN103871856B (zh) 2016-08-31

Family

ID=50910271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210553000.5A Active CN103871856B (zh) 2012-12-18 2012-12-18 金属栅极的形成方法

Country Status (1)

Country Link
CN (1) CN103871856B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185702A (zh) * 2015-09-22 2015-12-23 上海华力微电子有限公司 高k金属栅极结构的制造方法
CN105336594A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN109309052A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10361200B1 (en) 2018-03-07 2019-07-23 International Business Machines Corporation Vertical fin field effect transistor with integral U-shaped electrical gate connection
CN110729183A (zh) * 2018-07-16 2020-01-24 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法以及半导体器件
CN112259504A (zh) * 2020-10-19 2021-01-22 上海华力集成电路制造有限公司 金属栅的制造方法
CN113782426A (zh) * 2020-06-09 2021-12-10 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法
WO2022109988A1 (zh) * 2020-11-27 2022-06-02 中芯南方集成电路制造有限公司 半导体结构及半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930913A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法
US20110294274A1 (en) * 2010-05-27 2011-12-01 United Microelectronics Cof Method of forming metal gate structure and method of forming metal gate transistor
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930913A (zh) * 2009-06-26 2010-12-29 中芯国际集成电路制造(上海)有限公司 金属栅电极形成方法
US20110294274A1 (en) * 2010-05-27 2011-12-01 United Microelectronics Cof Method of forming metal gate structure and method of forming metal gate transistor
CN102386217A (zh) * 2010-09-01 2012-03-21 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336594A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105185702A (zh) * 2015-09-22 2015-12-23 上海华力微电子有限公司 高k金属栅极结构的制造方法
CN109309052A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10658511B2 (en) 2017-07-26 2020-05-19 Semiconductor Manufacturing (Shanghai) International Corporation Semiconductor device and manufacturing method therefor
CN109309052B (zh) * 2017-07-26 2020-10-16 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10361200B1 (en) 2018-03-07 2019-07-23 International Business Machines Corporation Vertical fin field effect transistor with integral U-shaped electrical gate connection
CN110729183A (zh) * 2018-07-16 2020-01-24 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法以及半导体器件
CN113782426A (zh) * 2020-06-09 2021-12-10 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法
CN112259504A (zh) * 2020-10-19 2021-01-22 上海华力集成电路制造有限公司 金属栅的制造方法
WO2022109988A1 (zh) * 2020-11-27 2022-06-02 中芯南方集成电路制造有限公司 半导体结构及半导体结构的形成方法

Also Published As

Publication number Publication date
CN103871856B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN103871856B (zh) 金属栅极的形成方法
CN103456768B (zh) 深沟槽中具有气隙的半导体隔离结构
US9041118B2 (en) Replacement metal gate structure for CMOS device
TWI437708B (zh) 用於場效應電晶體之閘極電極以及場效應電晶體
TW202025310A (zh) 半導體裝置的形成方法
CN105633135B (zh) 晶体管及其形成方法
KR20140104890A (ko) 집적 회로들 및 금속 게이트 전극들을 갖는 집적 회로들을 제조하기 위한 방법들
CN103137624A (zh) 高栅极密度器件和方法
CN106847685A (zh) 高k金属栅晶体管的形成方法
CN103050407B (zh) 嵌入式晶体管
TW202002301A (zh) 半導體結構形成方法
CN103390644A (zh) 半导体器件及其制造方法
US20150214330A1 (en) Replacement low-k spacer
CN106373924A (zh) 半导体结构的形成方法
CN106549061A (zh) 半导体器件及其制造方法
CN102479694B (zh) 一种金属栅极及mos晶体管的形成方法
CN104681488A (zh) 晶体管及其形成方法
CN105990113A (zh) 晶体管及其形成方法
US9484204B2 (en) Transistor and method for forming the same
CN104733389B (zh) 晶体管的形成方法
CN102856178B (zh) 金属栅极和mos晶体管的形成方法
CN105826364B (zh) 晶体管及其形成方法
TW201436003A (zh) 半導體裝置的形成方法
CN102881574A (zh) 半导体元件的制作方法
CN102683190A (zh) 一种金属栅极及mos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant