CN103390644A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103390644A CN103390644A CN2012101398623A CN201210139862A CN103390644A CN 103390644 A CN103390644 A CN 103390644A CN 2012101398623 A CN2012101398623 A CN 2012101398623A CN 201210139862 A CN201210139862 A CN 201210139862A CN 103390644 A CN103390644 A CN 103390644A
- Authority
- CN
- China
- Prior art keywords
- grid
- side wall
- source
- curb wall
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000003575 carbonaceous material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000012212 insulator Substances 0.000 claims description 14
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 239000011435 rock Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 oxygen alkane Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910003266 NiCo Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical compound [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 125000001246 bromo group Chemical group Br* 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 208000002173 dizziness Diseases 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
本发明公开了一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧的栅极侧墙结构、栅极堆叠结构和栅极侧墙结构两侧的衬底中的源漏区，其特征在于：栅极侧墙结构中包括至少一个由空气填充的栅极侧墙空隙。依照本发明的半导体器件及其制造方法，采用碳基材料形成牺牲侧墙，刻蚀去除牺牲侧墙之后形成了空气隙，有效降低了侧墙的整体介电常数，因而降低了栅极侧墙寄生电容，提高了器件性能。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，特别是涉及一种能有效降低栅极侧墙寄生电容的半导体器件及其制造方法。
背景技术
通常认为MOS FET中至少存在两种寄生电容——pn结电容和覆盖电容，前者是源漏区与衬底之间形成的寄生pn结电容，后者是栅极与源漏之间因为局部覆盖而形成的寄生电容，这两种电容均是沿垂直衬底表面分布，并严重影响了器件的电学性能。随着器件尺寸持续缩减以及精细加工能力提高，覆盖电容逐渐因为对于覆盖区域面积的控制而有效缩减。衬底的pn结电容则采用例如SOI等衬底隔离技术而有效控制。
但是，栅极与源漏区特别是源漏区上金属硅化物接触之间还存在着平行于衬底表面分布的寄生电容——栅极侧墙电容。随着器件尺寸缩减带来的侧墙厚度减薄，该侧墙电容逐渐增大，直至超越前两种寄生电容而成为制约器件性能的重要参数。侧墙电容取决于工艺条件实现的侧墙几何形状以及形成侧墙的材料。传统上，栅极侧墙由介电常数较大的氮化硅制成，提供了良好的绝缘隔离，但是由此带来了较大的侧墙电容。
为此，亟需改进上述栅极侧墙从而降低栅极侧墙寄生电容，有效提高器件性能。
发明内容
由上所述，本发明的目的在于提供一种能降低栅极侧墙寄生电容、有效提高器件性能的半导体器件及其制造方法。
为此，本发明提供了一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧的栅极侧墙结构、栅极堆叠结构和栅极侧墙结构两侧的衬底中的源漏区，其特征在于：栅极侧墙结构中包括至少一个由空气填充的栅极侧墙空隙。
其中，栅极侧墙结构包括由氮化硅、氮氧化硅制成的第一和第三栅极侧墙，以及夹设在第一和第三栅极侧墙之间的至少一个由空气填充的栅极侧墙空隙。
其中，源漏区包括轻掺杂的源漏延伸区以及重掺杂源漏区。
其中，源漏区上具有金属硅化物。
其中，栅极堆叠结构包括栅极绝缘层、功函数调节金属层以及电阻调节金属层。
本发明还提供了一种半导体器件制造方法，包括步骤：在衬底上形成伪栅极堆叠结构；在伪栅极堆叠结构两侧的衬底上形成栅极侧墙结构，在伪栅极堆叠结构两侧的衬底中形成源漏区，其中栅极侧墙结构包括第一栅极侧墙、第二栅极侧墙、第三栅极侧墙；刻蚀去除伪栅极堆叠结构，留下栅极沟槽；在栅极沟槽中形成栅极堆叠结构；刻蚀去除栅极侧墙结构中的第二栅极侧墙，在栅极侧墙结构中形成至少一个由空气填充的栅极侧墙空隙。
其中，第二栅极侧墙包括碳基材料。
其中，碳基材料包括非晶碳薄膜、氢化非晶碳薄膜。
其中，形成栅极侧墙结构和源漏区的步骤进一步包括：在伪栅极堆叠结构两侧的衬底上形成第一栅极侧墙；以第一栅极侧墙为掩膜，执行第一源漏离子注入，在伪栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；在第一栅极侧墙上形成第二栅极侧墙；在第二栅极侧墙上形成第三栅极侧墙；以第三栅极侧墙为掩膜，执行第二源漏离子注入，形成重掺杂源漏区。
其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：在源漏区上形成金属硅化物。
其中，采用氧等离子体刻蚀去除第二栅极侧墙。
其中，形成栅极堆叠结构的步骤进一步包括：在栅极沟槽中的栅极绝缘层上沉积功函数调节金属层；在功函数调节金属层上沉积电阻调节金属层。
依照本发明的半导体器件及其制造方法，采用碳基材料形成牺牲侧墙，刻蚀去除牺牲侧墙之后形成了空气隙，有效降低了侧墙的整体介电常数，因而降低了栅极侧墙寄生电容，提高了器件性能。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图15为依照本发明的半导体器件制造方法的各个步骤的剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了可有效降低侧墙寄生电容的半导体器件及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图1至图15为依照本发明的半导体器件制造方法的各个步骤的剖面示意图。
参照图1、图2，在衬底1上形成伪栅极堆叠结构2。提供衬底1，例如为硅基材料，包括体硅(Si)、绝缘体上硅(SOI)、SiGe、SiC、应变硅、硅纳米管等等。优选地，选用体硅或SOI作为衬底1，以便与CMOS工艺兼容。如图1所示，在衬底1上采用LPCVD、PECVD、HDPCVD、ALD、MBE、溅射等常规方法依次沉积栅极绝缘层2A、伪栅极层2B、伪栅极盖层2C。栅极绝缘层2A可以是常规的氧化硅，也即作为垫氧化层，在后栅工艺中用于保护衬底沟道区不被过刻蚀，去除伪栅极以及栅极绝缘层2A形成栅极沟槽之后再重新填充高k材料形成最终的栅极绝缘层。栅极绝缘层2A也可以是高k材料，形成之后不再去除，而是直接保留作为最终的栅极绝缘层2A。高k材料包括但不限于氮化物(例如SiN、AIN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。伪栅极层2B为硅基材料，包括多晶硅、非晶硅、徽晶硅。伪栅极盖层2C为硬度较高的材料，用于保护、控制伪栅极层2B的形状，其材质例如为氮化硅、氮氧化硅、DLC等等，但是如果后续光刻/刻蚀控制精准的话，伪栅极盖层2C也可以省略，因此伪栅极堆叠结构2实质上可以仅包括栅极绝缘层(垫氧化层)2A、伪栅极层2B。如图2所示，光刻/刻蚀栅极绝缘层2A、伪栅极层2B和伪栅极盖层2C，形成了伪栅极堆叠结构2。
参照图3至图5，在伪栅极堆叠结构2两侧衬底上形成多层的栅极侧墙3，执行源漏掺杂离子注入，在栅极侧墙3两侧的衬底1中形成源漏区4，其中多层的栅极侧墙3中至少包括碳基材料的牺牲侧墙3B。
如图3所示，先采用LPCVD、PECVD、HDPCVD、ALD、MBE、溅射等常规方法沉积然后再刻蚀，在伪栅极堆叠结构2两侧衬底1上形成第一栅极侧墙3A，其材质例如为氮化硅、氮氧化硅等等硅基材料；以伪栅极堆叠结构2以及第一伪栅极侧墙3A为掩膜，执行第一次源漏离子注入，在第一伪栅极侧墙3A两侧衬底1中形成轻掺杂的源漏延伸区4A以及晕状源漏掺杂区(未示出)。掺杂离子的种类、剂量、能量依照MOSFET类型以及结深而定，在此不再赘述。
如图4所示，先采用阴极射线沉积、射频溅射、离子束沉积、MVPECVD、RFPECVD、HDPCVD等方法沉积然后再刻蚀，在第一栅极侧墙3A上形成第二栅极侧墙3B，其材质为碳基材料，包括非晶碳薄膜(a-C)、氢化非晶碳薄膜(a-C:H)。优选地，采用HDPCVD获得共形性效果较好的非晶碳或氢化非晶碳薄膜。第二栅极侧墙3B用于在稍后刻蚀过程中牺牲去除以形成栅极侧墙空隙，从而以相对介电常数为1的空气来有效降低栅极侧墙的寄生电容，因此第二栅极侧墙3B也可以称作牺牲侧墙。
如图5所示，先采用LPCVD、PECVD、HDPCVD、ALD、MBE、溅射等常规方法沉积然后再刻蚀，在第二栅极侧墙3B上形成第三栅极侧墙3C，其材质为氮化硅、氮氧化硅等硅基材料。以第三栅极侧墙3C为掩膜，执行第二次源漏离子注入，在第三栅极侧墙3C两侧的衬底1中形成重掺杂的源漏区4B。第二次掺杂离子的种类与第一次相同，剂量、能量更大从而形成重掺杂区。
优选地，参照图6，在源漏区4上采用溅射、MOCVD等常规形成金属硅化物5。在整个器件上沉积金属层(未示出)，其材质例如是镍基金属，包括Ni、NiPt、NiCo、NiPtCo，厚度例如1～10nm，随后在例如450～550℃下退火，使得金属层与源漏区4中的Si反应形成金属硅化物5，用于降低器件的源漏电阻。金属硅化物5例如NiSi、NiPtSi、NiCoSi、NiPtCoSi等等，其厚度例如1～30nm。
之后，参照图7至图13，去除伪栅极堆叠结构2，形成栅极沟槽，填充形成栅极堆叠结构7。
参照图7，在整个器件上采用LPCVD、PECVD、HDPCVD、旋涂等常规方法沉积层间介质层(ILD)6。ILD6材质例如为氧化硅或低k材料，低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。
参照图8、图9，平坦化ILD6以及伪栅极盖层2C，直至暴露伪栅极层2B。如图8所示，执行第一CMP，平坦化处理低k材料的ILD6，直至暴露氮化物材质的伪栅极盖层2C。随后如图9所示，更换CMP研磨液、研磨垫以及终止条件，执行第二CMP，平坦化处理伪栅极盖层2C，直至暴露硅基材料的伪栅极层2B。
参照图10，刻蚀去除伪栅极层2B，形成栅极沟槽2D。如图10所示，采用例如氟基、氧基、溴基等等离子体刻蚀的干法刻蚀，或者采用KOH、TMAH的湿法刻蚀液腐蚀，去除硅材料的伪栅极层2B，直至暴露垫氧化层/栅极绝缘层2A最终形成了栅极沟槽2D。
参照图11，在栅极沟槽2D中的栅极绝缘层2A以及ILD6上沉积功函数调节金属层7A。层7A的材质例如为TiN、TaN。
参照图12，在功函数调节金属层7A上沉积电阻调节金属层7B。层7B的材质例如为Ti、Ta、W、Al、Cu、Mo等等。
参照图13，平坦化层7B、7A直至暴露ILD6，填充了栅极沟槽2D的层7A、7B共同构成了MOSFET的最终的栅极堆叠结构7。
之后，参照图14，刻蚀去除第二栅极侧墙3B，形成了栅极侧墙空隙3D。采用干法刻蚀，例如氧等离子体刻蚀，去除碳基材料的第二栅极侧墙3B，直至暴露衬底1。由于第二栅极侧墙3B为上述碳基材料，在氧等离子体刻蚀过程中，非晶碳会与氧反应形成二氧化碳气体，氢化非晶碳会与氧气反应形成二氧化碳和水蒸气，从而刻蚀去除，而硅基材质的衬底1初步反应形成氧化硅之后就覆盖在衬底1表面从而阻挡了进一步反应刻蚀，因此可以说衬底1基本不参与反应或者基本不被刻蚀。在刻蚀第二栅极侧墙3B过程中原生的少许氧化物对3B的介电常数影响很小，可以不去除或采用HF基刻蚀液湿法去除。优选地，HF基刻蚀液例如稀释HF(DHF)、缓释刻蚀液(BOE，HF与NH4F的混合溶液)，此外还可以添加硫酸、双氧水等强氧化剂以提高腐蚀速度。去除了第二栅极侧墙3B之后，形成空气填充的栅极侧墙空隙3D，其具有较低的(为1)的相对介电常数，因而可以有效降低栅极侧墙寄生电容。值得注意的是，虽然本发明实施例中仅列举了形成一个空隙3D，但是本领域技术人员应当知晓，可以形成例如3A/3B/3A/3B/3C等等的更多层的层叠结构，刻蚀之后形成更多层的空隙3D。
之后，参照图15，完成后续工序。在整个器件上沉积例如SiN、SiON材质的接触刻蚀停止层(CESL)8，与相同材质的第一和第三栅极侧墙3A/3C相接合，从而封闭了栅极侧墙空隙3D。沉积第二ILD9，刻蚀第二ILD9、CESL8以及ILD6形成源漏接触孔，在源漏接触孔中填充金属和/或金属氮化物形成源漏接触塞10，沉积第三ILD11并刻蚀形成引线孔，在引线孔中填充金属形成引线12，构成器件的字线或位线，完成最终的器件结构。如图15所示，最终的器件结构包括：衬底1，衬底1上的栅极堆叠结构2A/7A/7B，栅极堆叠结构两侧的栅极侧墙结构3A/3D/3C，栅极侧墙结构两侧衬底1中的源漏区4A/4B，其中，栅极侧墙结构至少包括一个空气填充的栅极侧墙空隙3D。
值得注意的是，虽然本发明采用了硅基材料的伪栅极2B，但是也可以采用与第二栅极层或牺牲栅极层3B相同的碳基材料，采用氧等离子体干法刻蚀来去除伪栅极2B，从而无需垫氧化层2A而可以有效保护衬底沟道区，进一步简化工艺、提高器件可靠性。
依照本发明的半导体器件及其制造方法，采用碳基材料形成牺牲侧墙，刻蚀去除牺牲侧墙之后形成了空气隙，有效降低了侧墙的整体介电常数，因而降低了栅极侧墙寄生电容，提高了器件性能。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (12)
1.一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧的栅极侧墙结构、栅极堆叠结构和栅极侧墙结构两侧的衬底中的源漏区，其特征在于：栅极侧墙结构中包括至少一个由空气填充的栅极侧墙空隙。
2.如权利要求1的半导体器件，其中，栅极侧墙结构包括由氮化硅、氮氧化硅制成的第一和第三栅极侧墙，以及夹设在第一和第三栅极侧墙之间的至少一个由空气填充的栅极侧墙空隙。
3.如权利要求1的半导体器件，其中，源漏区包括轻掺杂的源漏延伸区以及重掺杂源漏区。
4.如权利要求1的半导体器件，其中，源漏区上具有金属硅化物。
5.如权利要求1的半导体器件，其中，栅极堆叠结构包括栅极绝缘层、功函数调节金属层以及电阻调节金属层。
6.一种半导体器件制造方法，包括步骤：
在衬底上形成伪栅极堆叠结构；
在伪栅极堆叠结构两侧的衬底上形成栅极侧墙结构，在伪栅极堆叠结构两侧的衬底中形成源漏区，其中栅极侧墙结构包括第一栅极侧墙、第二栅极侧墙、第三栅极侧墙；
刻蚀去除伪栅极堆叠结构，留下栅极沟槽；
在栅极沟槽中形成栅极堆叠结构；
刻蚀去除栅极侧墙结构中的第二栅极侧墙，在栅极侧墙结构中形成至少一个由空气填充的栅极侧墙空隙。
7.如权利要求6的半导体器件制造方法，其中，第二栅极侧墙包括碳基材料。
8.如权利要求7的半导体器件制造方法，其中，碳基材料包括非晶
碳薄膜、氢化非晶碳薄膜。
9.如权利要求6的半导体器件制造方法，其中，形成栅极侧墙结构和源漏区的步骤进一步包括：
在伪栅极堆叠结构两侧的衬底上形成第一栅极侧墙；
以第一栅极侧墙为掩膜，执行第一源漏离子注入，在伪栅极堆叠结构两侧的衬底中形成轻掺杂的源漏延伸区；
在第一栅极侧墙上形成第二栅极侧墙；
在第二栅极侧墙上形成第三栅极侧墙；
以第三栅极侧墙为掩膜，执行第二源漏离子注入，形成重掺杂源漏区。
10.如权利要求6的半导体器件制造方法，其中，在形成源漏区之后、刻蚀去除伪栅极堆叠结构之前，进一步包括步骤：在源漏区上形成金属硅化物。
11.如权利要求6的半导体器件制造方法，其中，采用氧等离子体刻蚀去除第二栅极侧墙。
12.如权利要求6的半导体器件制造方法，其中，形成栅极堆叠结构的步骤进一步包括：在栅极沟槽中的栅极绝缘层上沉积功函数调节金属层；在功函数调节金属层上沉积电阻调节金属层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210139862.3A CN103390644B (zh) | 2012-05-08 | 2012-05-08 | 半导体器件及其制造方法 |
| PCT/CN2012/000913 WO2013166632A1 (zh) | 2012-05-08 | 2012-07-03 | 半导体器件及其制造方法 |
| US13/698,284 US20130299920A1 (en) | 2012-05-08 | 2012-07-03 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210139862.3A CN103390644B (zh) | 2012-05-08 | 2012-05-08 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390644A true CN103390644A (zh) | 2013-11-13 |
| CN103390644B CN103390644B (zh) | 2017-07-11 |
Family
ID=49534864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210139862.3A Active CN103390644B (zh) | 2012-05-08 | 2012-05-08 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103390644B (zh) |
| WO (1) | WO2013166632A1 (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733318A (zh) * | 2013-12-20 | 2015-06-24 | 中国科学院微电子研究所 | 一种mos晶体管结构及其制造方法 |
| CN104733319A (zh) * | 2013-12-20 | 2015-06-24 | 中国科学院微电子研究所 | 一种mos晶体管结构及其制造方法 |
| CN105097528A (zh) * | 2014-05-04 | 2015-11-25 | 中国科学院微电子研究所 | 一种finfet制造方法 |
| CN105206667A (zh) * | 2014-06-13 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 接触插塞、mos、鳍式场效应晶体管，及其形成方法 |
| CN105590842A (zh) * | 2014-11-17 | 2016-05-18 | 上海华力微电子有限公司 | 降低源极和漏极电阻的结构和方法 |
| CN106876274A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN107017290A (zh) * | 2015-10-20 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 栅极结构、半导体器件以及形成半导体器件的方法 |
| CN108231664A (zh) * | 2016-12-14 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN109904120A (zh) * | 2017-12-11 | 2019-06-18 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN109962014A (zh) * | 2017-12-26 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112951760A (zh) * | 2019-11-26 | 2021-06-11 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN113053739A (zh) * | 2019-12-27 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113192828A (zh) * | 2021-04-29 | 2021-07-30 | 长鑫存储技术有限公司 | 半导体结构的制备方法和半导体结构 |
| CN113394105A (zh) * | 2021-05-31 | 2021-09-14 | 上海华力集成电路制造有限公司 | 一种用于减少寄生电容的FinFET的空气侧墙制作方法 |
| US11201228B2 (en) | 2016-12-14 | 2021-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with air-spacer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117255552A (zh) * | 2022-06-07 | 2023-12-19 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180988B1 (en) * | 1997-12-04 | 2001-01-30 | Texas Instruments-Acer Incorporated | Self-aligned silicided MOSFETS with a graded S/D junction and gate-side air-gap structure |
| US20020163036A1 (en) * | 2001-05-01 | 2002-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor Device |
| JP2004119549A (ja) * | 2002-09-25 | 2004-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007067048A (ja) * | 2005-08-30 | 2007-03-15 | Elpida Memory Inc | 半導体装置の製造方法 |
| US20090075470A1 (en) * | 2007-09-14 | 2009-03-19 | International Business Machines Corporation | Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers |
| CN101599419A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 沟槽的形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190981B1 (en) * | 1999-02-03 | 2001-02-20 | United Microelectronics Corp. | Method for fabricating metal oxide semiconductor |
| KR20010011638A (ko) * | 1999-07-29 | 2001-02-15 | 김영환 | 반도체장치의 구조 및 그 제조방법 |
| US8349678B2 (en) * | 2010-02-08 | 2013-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laterally diffused metal oxide semiconductor transistor with partially unsilicided source/drain |
| CN102420186A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 一种无侧墙cmos器件的制备方法 |
-
2012
- 2012-05-08 CN CN201210139862.3A patent/CN103390644B/zh active Active
- 2012-07-03 WO PCT/CN2012/000913 patent/WO2013166632A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180988B1 (en) * | 1997-12-04 | 2001-01-30 | Texas Instruments-Acer Incorporated | Self-aligned silicided MOSFETS with a graded S/D junction and gate-side air-gap structure |
| US20020163036A1 (en) * | 2001-05-01 | 2002-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor Device |
| JP2004119549A (ja) * | 2002-09-25 | 2004-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2007067048A (ja) * | 2005-08-30 | 2007-03-15 | Elpida Memory Inc | 半導体装置の製造方法 |
| US20090075470A1 (en) * | 2007-09-14 | 2009-03-19 | International Business Machines Corporation | Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers |
| CN101599419A (zh) * | 2008-06-03 | 2009-12-09 | 中芯国际集成电路制造(北京)有限公司 | 沟槽的形成方法 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733319A (zh) * | 2013-12-20 | 2015-06-24 | 中国科学院微电子研究所 | 一种mos晶体管结构及其制造方法 |
| CN104733318A (zh) * | 2013-12-20 | 2015-06-24 | 中国科学院微电子研究所 | 一种mos晶体管结构及其制造方法 |
| CN104733318B (zh) * | 2013-12-20 | 2018-03-16 | 中国科学院微电子研究所 | 一种mos晶体管的制造方法 |
| CN105097528A (zh) * | 2014-05-04 | 2015-11-25 | 中国科学院微电子研究所 | 一种finfet制造方法 |
| CN105206667B (zh) * | 2014-06-13 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 接触插塞、mos、鳍式场效应晶体管，及其形成方法 |
| CN105206667A (zh) * | 2014-06-13 | 2015-12-30 | 中芯国际集成电路制造(上海)有限公司 | 接触插塞、mos、鳍式场效应晶体管，及其形成方法 |
| CN105590842A (zh) * | 2014-11-17 | 2016-05-18 | 上海华力微电子有限公司 | 降低源极和漏极电阻的结构和方法 |
| CN105590842B (zh) * | 2014-11-17 | 2019-11-01 | 上海华力微电子有限公司 | 降低源极和漏极电阻的结构和方法 |
| CN107017290A (zh) * | 2015-10-20 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 栅极结构、半导体器件以及形成半导体器件的方法 |
| CN106876274A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US11201228B2 (en) | 2016-12-14 | 2021-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with air-spacer |
| CN108231664B (zh) * | 2016-12-14 | 2020-08-25 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| US11830922B2 (en) | 2016-12-14 | 2023-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with air-spacer |
| CN108231664A (zh) * | 2016-12-14 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN109904120A (zh) * | 2017-12-11 | 2019-06-18 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| US10991794B2 (en) | 2017-12-11 | 2021-04-27 | Semiconductor Manufacturing (Beijing) International Corporation | Semiconductor device and method for manufacturing same |
| US11728378B2 (en) | 2017-12-11 | 2023-08-15 | Semiconductor Manufacturing International (Beijing) Corporation | Semiconductor device and method for manufacturing same |
| CN109904120B (zh) * | 2017-12-11 | 2021-12-14 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN109962014A (zh) * | 2017-12-26 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109962014B (zh) * | 2017-12-26 | 2022-10-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112951760B (zh) * | 2019-11-26 | 2022-06-24 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN112951760A (zh) * | 2019-11-26 | 2021-06-11 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| CN113053739A (zh) * | 2019-12-27 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113192828A (zh) * | 2021-04-29 | 2021-07-30 | 长鑫存储技术有限公司 | 半导体结构的制备方法和半导体结构 |
| CN113394105A (zh) * | 2021-05-31 | 2021-09-14 | 上海华力集成电路制造有限公司 | 一种用于减少寄生电容的FinFET的空气侧墙制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103390644B (zh) | 2017-07-11 |
| WO2013166632A1 (zh) | 2013-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103390644A (zh) | 半导体器件及其制造方法 | |
| US10504770B2 (en) | FinFET structure with different fin heights and method for forming the same | |
| US10128336B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| US20130299920A1 (en) | Semiconductor device and method for manufacturing the same | |
| TWI705503B (zh) | 半導體結構和半導體製造方法 | |
| US9614050B2 (en) | Method for manufacturing semiconductor devices | |
| CN103035712B (zh) | 半导体器件及其制造方法 | |
| CN103531475A (zh) | 半导体器件及其制造方法 | |
| CN104538305A (zh) | 半导体组件及其制造方法 | |
| US9530861B2 (en) | Method for manufacturing semiconductor device | |
| US9576802B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN103839820A (zh) | 半导体器件制造方法 | |
| CN103839819A (zh) | 半导体器件及其制造方法 | |
| CN104167357A (zh) | 半导体器件及其制造方法 | |
| CN103839818A (zh) | 半导体器件制造方法 | |
| CN105097517B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103367226B (zh) | 半导体器件制造方法 | |
| CN105470296A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105470134A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN104103506A (zh) | 半导体器件制造方法 | |
| CN105575786A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN111384160A (zh) | 场效应晶体管的制作方法、场效应晶体管及栅极结构 | |
| JP2012230993A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| CN103854978A (zh) | 半导体器件制造方法 | |
| CN103377895A (zh) | Mosfet制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |