CN104167357A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN104167357A CN104167357A CN201310184773.5A CN201310184773A CN104167357A CN 104167357 A CN104167357 A CN 104167357A CN 201310184773 A CN201310184773 A CN 201310184773A CN 104167357 A CN104167357 A CN 104167357A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- semi
- device manufacturing
- conductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000003475 lamination Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 124
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 239000000377 silicon dioxide Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003610 charcoal Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- -1 oxygen alkane Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical compound [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体器件制造方法，包括：在衬底中形成栅极沟槽；在栅极沟槽侧壁形成多种材料构成的栅极侧墙堆叠；在栅极沟槽底部以及栅极侧墙堆叠侧壁形成栅极堆叠。依照本发明的半导体器件及其制造方法，通过多次形成硬掩模以及相应的刻蚀，制造了多种不同材料的侧墙叠层，有效提高了沟槽栅极器件的绝缘性能。
Description
技术领域
本发明涉及半导体集成电路制造领域，更具体地，涉及一种绝缘体上硅(SOI)晶体管及其制造方法。
背景技术
在当前的亚20nm技术中，三维多栅器件(FinFET或Tri-gate)是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。
例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOIMOSFET相比，能够抑制短沟道效应(SCE)以及漏致感应势垒降低(DIBL)效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度(EOT)的要求。而三栅器件与双栅器件相比，栅极包围了沟道区顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。这些器件由于尺寸小、结构复杂，相邻的沟道之间容易互相干扰，因此沟道的隔离技术变得越来越重要。
现有的FinFET结构以及制造方法包括：1)SOI衬底的FinFET，利用光刻胶等掩模刻蚀SOI衬底，自动停止在埋氧层上，剩余的顶部硅层形成鳍片，而由于埋氧层能良好地绝缘隔离相邻的鳍片，因此无需额外的工艺步骤或者结构来隔离沟道；2)结隔离的体衬底FinFET，利用掩模刻蚀体硅衬底形成沟槽与鳍片，在鳍片之间的沟槽内沉积填充氧化物来侧向绝缘隔离相邻的鳍片，随后倾斜离子注入高剂量掺杂剂，在鳍片底部形成与上部不同导电类型的注人掺杂区，利用PN结来隔离鳍片与衬底；3)基于材料来隔离的体衬底FinFET，利用掩模刻蚀体衬底形成沟槽与鳍片，在鳍片之间的沟槽内沉积氧化物以侧向隔离，在鳍片侧面形成氮化物等侧墙以提供保护，执行热氧化，使得未被侧墙保护的鳍片底部部分或者全部被氧化以致于彼此相连形成横向的氧化层，利用得到的氧化层来隔离鳍片与衬底。
在上述这些结构以及方法中，SOI衬底的FinFET虽然结构和工艺简单，但是衬底材料成本高，不如体Si衬底易于用于大规模生产；体硅衬底上利用PN结隔离的FinFET利用注入结隔离，隔离效果受到注入剂量、深度的制约而效果较差，并且注入工艺难以控制，容易向沟道区引入额外的掺杂而影响器件导电性能；体硅衬底上利用横向选择氧化隔离的FinFET则工艺复杂成本高昂，热氧化温度高，沟道区容易引入额外应力和应变从而影响导电。此外，这些技术通常都是在形成硅鳍片的过程中制作，当FinFET采用后栅工艺制造时，假栅形成之前形成硅鳍片过程中制作的隔离结构，经历后续工艺时绝缘性能可能受损。另外，当前的这些硅鳍片沟道隔离结构通常都是在沿垂直沟道方向(以下称为X-X'方向或者第二方向，也即栅极线条延伸的方向)上形成的，对于沿沟道方向(以下称为Y-Y’方向或者第一方向，也即鳍片线条延伸的方向)上鳍片之间以及与衬底的隔离则不够完善。
此外，传统的超薄SOI(ETSOI)器件中，衬底区域完全被氧化硅等绝缘隔离物覆盖并且其上形成各种器件结构，难以简便地通过接触孔直接实现电连接，难以有效地调节衬底电压。
发明内容
有鉴于此，本发明的目的在于提供一种创新性的半导体器件及其制造方法，克服上述技术难题，有效提高器件性能以及降低制造成本。
实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：在衬底中形成栅极沟槽；在栅极沟槽侧壁形成多种材料构成的栅极侧墙堆叠；在栅极沟槽底部以及栅极侧墙堆叠侧壁形成栅极堆叠。
其中，形成栅极沟槽之前进一步包括：在衬底上形成衬垫层；刻蚀衬垫层和衬底，形成浅沟槽；在浅沟槽中填充绝缘材料形成浅沟槽隔离，浅沟槽隔离包围了有源区。
其中，衬垫层包括氧化物和氮化物的叠层。
其中，形成浅沟槽隔离之后进一步包括对衬底掺杂以调节阈值电压。
其中，采用选自HDPCVD、UHVCVD、MOCVD、MBE、ALD的高宽深此沉积工艺填充绝缘材料。
其中，衬底为体Si、体Ge、SOI、GeOI、SiGe、SiC、III-V族化合物半导体、II-VI族化合物半导体及其组合。
其中，形成栅极沟槽的步骤进一步包括：在衬底上形成硬掩模层堆叠；刻蚀硬掩模层堆叠形成硬掩模图形，具有暴露衬底的开口；通过开口继续刻蚀衬底，形成栅极沟槽。
其中，衬底为SOI时，栅极沟槽底部距离SOI的埋氧层的顶部的距离为2～20nm。
其中，硬掩模层堆叠包括氮化物、氧化物、非晶体及其组合。
其中，硬掩模层堆叠采用LPCVD、PECVD制造，厚度为
其中，栅极侧墙堆叠包括空气隙、氮化物、氧化物、非晶体及其组合。
其中，形成栅极侧墙堆叠的步骤进一步包括：在栅极沟槽底部以及侧壁形成第一栅极侧墙材料层；在第一栅极侧墙材料层侧壁形成第二栅极侧墙；选择性去除第一栅极侧墙材料层，形成空气隙构成的第一栅极侧墙；在第二栅极侧墙侧壁形成第三栅极侧墙。
其中，氧化形成第一栅极侧墙材料层，并且湿法腐蚀去除第一栅极侧墙材料层。
其中，形成第二栅极侧墙之后进一步包括：在栅极沟槽中形成填充层；对衬底掺杂，在栅极沟槽侧部形成源漏区；去除填充层。
其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调节层、以及电阻调节层。
其中，形成栅极堆叠之后进一步包括：在衬底上形成接触刻蚀停止层和层间介质层；刻蚀层间介质层和接触刻蚀停止层形成源漏接触孔；在源漏接触孔中形成金属硅化物；在源漏接触孔中金属硅化物上形成源漏接触塞。
本发明还提供了一种半导体器件，包括：衬底，具有源漏区和沟道区；栅极堆叠，位于衬底中并且被源漏区和沟道区包围；多个材料构成的栅极侧墙堆叠，位于栅极堆叠与源漏区之间。
其中，栅极侧墙堆叠包括空气隙、氮化物、氧化物、非晶体及其组合。
进一步包括，位于源漏区中和／或上的金属硅化物，以及位于金属硅化物上的源漏接触塞。
依照本发明的半导体器件及其制造方法，通过多次形成硬掩模以及相应的刻蚀，制造了多种不同材料的侧墙叠层，有效提高了沟槽栅极器件的绝缘性能。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图29为依照本发明的半导体器件制造方法各步骤的剖视图；以及
图30为依照本发明的半导体器件制造方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构和/或制造步骤。这些修饰除非特别说明并非暗示所修饰器件结构和／或制造步骤的空间、次序或层级关系。值得注意的是，所有附图仅示出了各构件的相对位置关系而并未严格按照比例绘制。
首先，参照图30以及图1～图6，在衬底中形成浅沟槽隔离以及有源区。
如图1所示，提供衬底1。衬底1可以是体Si、SOI、体Ge、GeOI、SiGe、SiC、GeSb，也可以是III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。优选地，衬底1采用图1所示的SOI结构，至少包括单晶硅的较厚的底层1A、较薄的氧化硅的中层1B、以及最薄的单晶硅的顶层1C。在一个实施例中，中层或者埋氧层1B厚度为顶层1C厚度为此外，衬底1也可以是其他的叠层结构，例如GeOI、Si-SiO-SIGe等，只要至少包括作为支撑用的底层1A、埋设的绝缘隔离层1B以及用于构成器件有源区的顶层1C。
如图2所示，在衬底1上形成衬垫层2。优选地，通过LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、热氧化、化学氧化、蒸发、溅射等常规工艺，在衬底1上形成一种或多种绝缘材料构成的衬垫层2，用于稍后刻蚀衬底形成浅沟槽时保护衬底并且提高刻蚀选择性，以便形成预期剖面形态。优选地，衬垫层2如图2所示至少包括两个子层，也即衬垫下层2A和衬垫上层2B。层2A的材质例如是氧化物(相对于体Si、SOI衬底1，层2A可以是氧化硅)，层2B的材质例如是氮化物(同理，层2B可以是氮化硅)，反之亦然。层2A厚度较薄，例如仅层2B厚度较厚，例如
如图3所示，刻蚀衬底1形成浅沟槽1D。优选地，涂覆光刻胶(未示出)并光刻形成光刻胶图形，以光刻胶图形为掩模采用干法刻蚀来刻蚀层2形成衬垫层图形，然后以衬垫层2为掩模，刻蚀衬底1，优选刻穿顶层1C并过刻蚀中层1B而停止在埋氧层／中层1B中，形成浅沟槽1D。过刻蚀层1B的深度例如1～10nm。刻蚀方法优选各向异性的刻蚀工艺，例如等离子体干法刻蚀、反应离子刻蚀、各向异性的湿法腐蚀(针对Si基衬底1，可以选用TMAH等腐蚀液)，使得浅沟槽1D优选具有较为垂直、平整的侧壁。然而，基于工艺的差别，浅沟槽1D可能如图3所示具有略微倾斜的侧壁(例如刻蚀反应停止在(111)面上)。虽然图3所示浅沟槽1D为左右两个，但是实际上在平视图中浅沟槽1D可以相连形成环形沟槽，使得中间部分的衬底1顶层1C完全与外围的顶层电隔离、绝缘，由此确保了衬底有源区(图3中浅沟槽1D所夹的中心部分)的绝缘隔离性能。
如图4所示，在浅沟槽1D中形成浅沟槽隔离(STI)3。优选地，在浅沟槽1D中沉积衬垫层(未示出)，例如通过热氧化、化学氧化、PECVD、HDPCVD、UHVCVD、MBE、ALD等方法形成极薄(例如1～5nm)的氧化硅层，以保护衬底有源区1C。随后，通过能提供高宽深此(HARP)的填充工艺，在浅沟槽1D中沉积填充绝缘材料，形成STI3。沉积工艺例如HDPCVD、UHVCVD、MBE、ALD等，STI3材质例如氧化硅、TEOS、或者其他常用绝缘材料。优选地，采用CMP、回刻蚀等工艺平坦化STI 3直至暴露衬垫层2(2B)的顶部。
如图5所示，选择性去除部分衬垫层2。例如针对不同材质特性，选用热磷酸去除氮化物的衬垫上层2B，或者选用HF基腐蚀液去除氧化物的衬垫上层2B，露出衬垫下层2A。在本发明一个实施例中，STI3为氧化物，因此为了避免刻蚀下层2A，采用氮化物来形成上层2B并采用热磷酸去除。
此后，优选地，如图6所示，执行衬底掺杂，调节器件阈值电压。由于氧化物材质的衬垫下层2A较薄，因此无需额外大幅增加离子注入的能量和／或剂量。离子注入之后执行退火以激活杂质，使得STI 3包围的衬底1顶层1C部分具有较轻的掺杂浓度，例如n-或者p-，构成有源区(有源阱区)。
参照图30以及图7～图11，在有源区中形成栅极沟槽。
如图7所示，在有源区上形成硬掩模层4。优选地，使用光刻胶掩模图形选择性腐蚀去除有源区上的剩余的衬垫下层2A，露出衬底1的顶层1C。随后，采用LPCVD、PECVD、HDPCVD、MBE、ALD等方法，在有源区1C上形成硬掩模层4。优选地，硬掩模层4至少包括硬掩模下层4A以及硬掩模上层4B，并且可以是多个层4A／4B的层叠。层4A材质例如LPCVD形成的氮化物(氮化硅)，厚度例如并优选层4B例如是LPCVD、PECVD形成的氧化物(氧化硅)。
优选地，如图8所示，在硬掩模层4上形成第二硬掩模层4C。采用PECVD、HDPCVD、UHVCVD、MBE、ALD、热分解、蒸发、溅射等工艺，在硬掩模上层4B上形成了第二硬掩模层4C，以提高稍后刻蚀的选择性并控制刻蚀深度。层4C材质例如是非晶硅、多晶硅、非晶碳、非晶锗等，其厚度按照刻蚀速率以及SOI衬底1的厚度来确定，例如
如图9所示，在第二硬掩模层4C上形成光刻胶图形5。涂覆光刻胶并光刻形成了光刻胶图形5，在有源区选定位置(通常位于有源区的中部以提高器件的对称性)处留有暴露第二硬掩模层4C的开口。
如图10所示，以光刻胶图形5为掩模，依次刻蚀第二硬掩模层4C、(第一)硬掩模上层4B、以及硬掩模下层4A，直至暴露衬底1的顶层1C(有源区)，构成了硬掩模层图形开口4D。优选采用各向异性的干法刻蚀，例如碳氟基刻蚀气体的等离子体干法刻蚀，通过调整刻蚀气体的碳氟此来控制不同层的刻蚀速度，使得开口4D能准确停止在硬掩模层4A与衬底顶层1C的界面处并且具有良好的垂直剖面形貌。此后，可选地通过湿法工艺去除第二硬掩模层4C。
如图11所示，通过上述硬掩模层图形开口4D，继续刻蚀衬底顶层1C，形成了栅极沟槽1E。刻蚀优选各向异性的干法刻蚀，例如碳氟基刻蚀气体的等离子体干法刻蚀，通过调整刻蚀气体的碳氟此来控制刻蚀速度，使得栅极沟槽1E具有良好的垂直剖面形貌。刻蚀停止点位于衬底顶层1C中，便于稍后器件构成为沟槽栅晶体管，其深度依照器件栅极电学性能需要而定。其中，值得注意的是，对于SOI、GeOI等包含中层、埋氧层1B的衬底而言，刻蚀形成1E日寸要在顶层1C底部留有足够的厚度以使得器件源漏区能相连，也即留下沟道区。该厚度(栅极沟槽1E底部距离埋氧层1B顶部的距离)例如2～20nm。
参照图30以及图12～图21，在栅极沟槽1E的侧壁形成栅极侧墙的堆叠结构。
如图12所示，采用热氧化(例如在500～1000摄氏度炉中加热10s～5min)、化学氧化(例如在含有20ppm臭氧的去离子水中浸泡10min)、氧离子注入(采用倾斜以及垂直离子注入)并退火等方法，在栅极沟槽1E的底部以及侧壁氧化形成超薄的氧化物(氧化硅)层，作为第一侧墙材料层6。层6厚度例如仅1～5nm。
如图13所示，在栅极沟槽1E中沉积形成第二侧墙材料层7。采用LPCVD、PECVD、HDPCVD等方法，沉积氮化硅材质的层7，覆盖栅极沟槽1E底部以及侧壁的氧化物层6，并且覆盖了第一和／或第二硬掩模层4A／4B／4C(如果各层均未去除的话)，也即如图13所示至少覆盖了第一硬掩模上层4B。氮化物层7厚度例如5～30nm。
如图14所示，刻蚀第二侧墙材料层7，形成第二侧墙7S。选用干法刻蚀，去除了栅极沟槽1E底部以及硬掩模层4顶部的层7，在栅极沟槽1E侧壁留下了氮化物材料的第二侧墙7S。
如图15所示，在栅极沟槽1E中形成填充层8。通过前述能获得高深宽此(HARP)的沉积工艺，例如HDPCVD、UHVCVD、MBE、ALD等方法，沉积氧化物例如氧化硅材料，形成了填充层8，覆盖了栅极沟槽1E底部、侧壁(第二侧墙7S的侧壁)以及第一硬掩模上层4B的顶部。
如图16所示，采用CMP、回刻的工艺平坦化填充层8，直至暴露氮化物材料的第一硬掩模下层4A。
优选地，如图17所示，执行源漏掺杂。执行离子注入工艺，穿透第一硬掩模下层4A直至衬底有源区1C，使得栅极沟槽1E／填充层8两侧的衬底分别构成了源区1S和漏区1D。
如图18所示，去除填充层8，露出被第一侧墙材料层6和第二侧墙7覆盖了侧壁的栅极沟槽1E。例如采用HF基腐蚀液湿法去除。
如图19所示，选择性去除第一侧墙材料层6，在层6所在的区域留下由空气填充的缝隙1F，也即构成了空气填充的第一侧墙1F。例如采用稀释HF酸(dHF，HF的水溶液)、稀释缓释刻蚀液(dBOE，NH4F与HF的混合水溶液)来湿法腐蚀去除氧化硅材质的第一侧墙材料层6。如图19所示，第一侧墙/空气隙1F与栅极沟槽1E直接连通。
如图20所示，在栅极沟槽中形成第三侧墙材料层9。通过LPCVD、PECVD、HDPCVD、UHVCVD、MBE、ALD等方法沉积氧化硅材质，形成了覆盖栅极沟槽1E底部、第二侧墙7S侧壁以及第一硬掩模下层4A顶部的第三侧墙材料层9。
如图21所示，刻蚀第三侧墙材料层9，形成第三侧墙9S。选用干法刻蚀，去除栅极沟槽1E底部(有源区、沟道区的顶部)、第一硬掩模下层4A顶部的层9，仅在第二侧墙7S的内侧保留层9，构成了氧化物材料的第三侧墙9S。由此，形成了多个不同材料形成的侧墙堆叠结构，有效提高了栅极的电学绝缘隔离效果。
此外，虽然本发明实施例列举了空气／氮化物／氧化物填充的三层侧墙堆叠结构，但是本领域技术人员也可以在此基础上合理改变得到其他类似结构。例如，侧墙可以是两层结构，空气与氮化物、空气与氧化物、或者氮化物与氧化物的层叠。还可以是多于三层的结构，例如除了上述三种材料之外，还包括类金刚石无定形碳(DLC)等高应力材料或者非晶碳、非晶锗、非晶硅等非晶体，以提高沟道区载流子迁移率。总之，本发明基于多种材料的层叠，并优选包括空气隙。
参照图30以及图22～图29，完成器件制造。例如包括沉积栅极堆叠、形成源漏接触等。
如图22所示，在栅极沟槽1E中以及硬掩模层4A上，形成栅极堆叠。例如通过LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺，依次形成栅极绝缘层10A、功函数调节层10B以及电阻调节层10C。栅极绝缘层10A为高k材料，包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料(其中，各材料依照多元金属组分配此以及化学价不同，氧原子含量x可合理调整，例如可为1～6且不限于整数)，或是包括选自ZrO2、La2O3、LaAl03、TiO2、Y2O3的稀土基高K介质材料，或是包括Al2O3，以其上述材料的复合层。功函数调节层10B材质为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz，其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。电阻调节层10C材质可为多晶硅、多晶锗硅、或金属，其中金属可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物，此外还可掺杂有C、F、N、O、B、P、As等元素以进一步调节功函数。
如图23所示，采用CMP、回刻等工艺平坦化栅极堆叠10，直至暴露衬底顶层1C。此时，器件的栅极为嵌入衬底中的沟槽填充形态，位于衬底中源漏区之间、沟道区上方，也即被衬底源漏区和沟道区包围。
如图24所示，在衬底上形成接触刻蚀停止层(CESL)11A和层间介质层(ILD)11B。层11A例如是氮化硅，通过CVD方法沉积。层ILD11B形成方法包括CVD、旋涂、喷涂、丝网印刷等，其材质例如氧化硅、氮氧化硅、低k材料，其中低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。在本发明一个实施例中，ILD 11B是TEOS(以TEOS为原料CVD制备的氧化硅基绝缘材料)。
如图25所示，在ILD 11B上形成掩模(光刻胶或者硬掩模)图形12，用于限定源漏接触的开口位置。
如图26所示，以图形12为掩模，依次刻蚀ILD 11B和CESL11A，直至暴露衬底顶层中的源区1S和漏区1D，形成接触孔11C。
如图27所示，在接触孔11C中形成金属层13。例如通过MOCVD、蒸发、溅射等工艺，沉积金属层13，其材质包括Ni、Pt、Co、Ti及其组合。
如图28所示，执行退火，使得金属层13与源漏区中的Si反应形成金属硅化物14以降低源漏接触电阻。随后蒸发、溅射另一金属层15以填充接触孔11C剩余部分以及覆盖图形12，用作源漏接触塞。层15材质包括Cu、Al、Au、Ag、Ti、W、Ta及其组合以及金属、合金、金属氮化物。
如图29所示，CMP、回刻等工艺平坦化金属层15，直至暴露掩模图形12，形成了最终器件的源漏接触塞。
以上各步骤以及优选的实施工艺参数，使得最终形成的器件如图29所示，至少包括：衬底，具有源漏区和沟道区;栅极堆叠，位于衬底中并且被源漏区和沟道区包围，具体也即位于源漏区之间、沟道区上方；多个不同材料构成的栅极侧墙堆叠，位于栅极堆叠与源漏区之间，其中栅极侧墙堆叠至少优选地包括空气隙；金属硅化物，位于源漏区中和／或上。器件的其余构造以及具体参数已在前述工艺方法步骤中详述，在此不再赘述。
依照本发明的半导体器件及其制造方法，通过多次形成硬掩模以及相应的刻蚀，制造了多种不同材料的侧墙叠层，有效提高了沟槽栅极器件的绝缘性能。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落人本发明范围内的所有实施例。
Claims (19)
1.一种半导体器件制造方法，包括：
在衬底中形成栅极沟槽；
在栅极沟槽侧壁形成多种材料构成的栅极侧墙堆叠；
在栅极沟槽底部以及栅极侧墙堆叠侧壁形成栅极堆叠。
2.如权利要求1的半导体器件制造方法，其中，形成栅极沟槽之前进一步包括：
在衬底上形成衬垫层；
刻蚀衬垫层和衬底，形成浅沟槽；
在浅沟槽中填充绝缘材料形成浅沟槽隔离，浅沟槽隔离包围了有源区。
3.如权利要求2的半导体器件制造方法，其中，衬垫层包括氧化物和氮化物的叠层。
4.如权利要求2的半导体器件制造方法，其中，形成浅沟槽隔离之后进一步包括对衬底掺杂以调节阈值电压。
5.如权利要求2的半导体器件制造方法，其中，采用选自HDPCVD、UHVCVD、MOCVD、MBE、ALD的高宽深比沉积工艺填充绝缘材料。
6.如权利要求1的半导体器件制造方法，其中，衬底为体Si、体Ge、SOI、GeOI、SiGe、SiC、III-V族化合物半导体、II-VI族化合物半导体及其组合。
7.如权利要求1的半导体器件制造方法，其中，形成栅极沟槽的步骤进一步包括：
在衬底上形成硬掩模层堆叠；
刻蚀硬掩模层堆叠形成硬掩模图形，具有暴露衬底的开口；
通过开口继续刻蚀衬底，形成栅极沟槽。
8.如权利要求7的半导体器件制造方法，其中，衬底为SOI时，栅极沟槽底部距离SOI的埋氧层的顶部的距离为2～20nm。
9.如权利要求7的半导体器件制造方法，其中，硬掩模层堆叠包括氮化物、氧化物、非晶体及其组合。
10.如权利要求9的半导体器件制造方法，其中，硬掩模层堆叠采用LPCVD、PECVD制造，厚度为
11.如权利要求1的半导体器件制造方法，其中，栅极侧墙堆叠包括空气隙、氮化物、氧化物、非晶体及其组合。
12.如权利要求11的半导体器件制造方法，其中，形成栅极侧墙堆叠的步骤进一步包括：
在栅极沟槽底部以及侧壁形成第一栅极侧墙材料层；
在第一栅极侧墙材料层侧壁形成第二栅极侧墙；
选择性去除第一栅极侧墙材料层，形成空气隙构成的第一栅极侧墙；
在第二栅极侧墙侧壁形成第三栅极侧墙。
13.如权利要求12的半导体器件制造方法，其中，氧化形成第一栅极侧墙材料层，并且湿法腐蚀去除第一栅极侧墙材料层。
14.如权利要求12的半导体器件制造方法，其中，形成第二栅极侧墙之后进一步包括：
在栅极沟槽中形成填充层；
对衬底掺杂，在栅极沟槽侧部形成源漏区；
去除填充层。
15.如权利要求1的半导体器件制造方法，其中，栅极堆叠包括高k材料的栅极绝缘层、功函数调节层、以及电阻调节层。
16.如权利要求1的半导体器件制造方法，其中，形成栅极堆叠之后进一步包括：
在衬底上形成接触刻蚀停止层和层间介质层；
刻蚀层间介质层和接触刻蚀停止层形成源漏接触孔；
在源漏接触孔中形成金属硅化物；
在源漏接触孔中金属硅化物上形成源漏接触塞。
17.一种半导体器件，包括：
衬底，具有源漏区和沟道区；
栅极堆叠，位于衬底中并且被源漏区和沟道区包围；
多个材料构成的栅极侧墙堆叠，位于栅极堆叠与源漏区之间。
18.如权利要求17的半导体器件，其中，栅极侧墙堆叠包括空气隙、氮化物、氧化物、非晶体及其组合。
19.如权利要求17的半导体器件，进一步包括，位于源漏区中和/或上的金属硅化物，以及位于金属硅化物上的源漏接触塞。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310184773.5A CN104167357B (zh) | 2013-05-17 | 2013-05-17 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310184773.5A CN104167357B (zh) | 2013-05-17 | 2013-05-17 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104167357A true CN104167357A (zh) | 2014-11-26 |
| CN104167357B CN104167357B (zh) | 2018-03-30 |
Family
ID=51911129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310184773.5A Active CN104167357B (zh) | 2013-05-17 | 2013-05-17 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104167357B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591364A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109037070A (zh) * | 2017-06-09 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法及半导体器件 |
| CN109314137A (zh) * | 2016-07-02 | 2019-02-05 | 英特尔公司 | 带有释放的源极和漏极的半导体装置 |
| CN110690112A (zh) * | 2018-07-05 | 2020-01-14 | 长鑫存储技术有限公司 | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030189228A1 (en) * | 2002-04-05 | 2003-10-09 | International Business Machines Corporation | Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS |
| JP2005019584A (ja) * | 2003-06-25 | 2005-01-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US20070004126A1 (en) * | 2005-06-30 | 2007-01-04 | Jang Min W | Semiconductor device having a recess gate for improved reliability |
| CN101471291A (zh) * | 2007-12-24 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
-
2013
- 2013-05-17 CN CN201310184773.5A patent/CN104167357B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030189228A1 (en) * | 2002-04-05 | 2003-10-09 | International Business Machines Corporation | Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS |
| JP2005019584A (ja) * | 2003-06-25 | 2005-01-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US20070004126A1 (en) * | 2005-06-30 | 2007-01-04 | Jang Min W | Semiconductor device having a recess gate for improved reliability |
| CN101471291A (zh) * | 2007-12-24 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109314137A (zh) * | 2016-07-02 | 2019-02-05 | 英特尔公司 | 带有释放的源极和漏极的半导体装置 |
| CN109314137B (zh) * | 2016-07-02 | 2023-06-02 | 太浩研究有限公司 | 带有释放的源极和漏极的半导体装置 |
| CN107591364A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109037070A (zh) * | 2017-06-09 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法及半导体器件 |
| CN110690112A (zh) * | 2018-07-05 | 2020-01-14 | 长鑫存储技术有限公司 | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
| CN110690112B (zh) * | 2018-07-05 | 2024-06-21 | 长鑫存储技术有限公司 | 利用反向间距加倍工艺形成表面平坦化结构及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104167357B (zh) | 2018-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104112665B (zh) | 半导体器件及其制造方法 | |
| CN103545188B (zh) | 半导体器件制造方法 | |
| CN107342324A (zh) | 半导体器件 | |
| CN103390644A (zh) | 半导体器件及其制造方法 | |
| CN103545208B (zh) | 半导体器件制造方法 | |
| CN103035712A (zh) | 半导体器件及其制造方法 | |
| CN105470133A (zh) | 半导体器件制造方法 | |
| CN103531455B (zh) | 半导体器件及其制造方法 | |
| CN104112667B (zh) | 半导体器件及其制造方法 | |
| CN103578991A (zh) | 半导体器件制造方法 | |
| CN105244379A (zh) | 半导体器件及其制造方法 | |
| CN104167357B (zh) | 半导体器件及其制造方法 | |
| CN104167393B (zh) | 半导体器件制造方法 | |
| CN104167359B (zh) | 半导体器件制造方法 | |
| CN103839819A (zh) | 半导体器件及其制造方法 | |
| CN104124164A (zh) | 半导体器件及其制造方法 | |
| CN104124198B (zh) | 半导体器件及其制造方法 | |
| CN104112666A (zh) | 半导体器件及其制造方法 | |
| CN104779284A (zh) | 一种FinFET器件及其制造方法 | |
| CN103839818A (zh) | 半导体器件制造方法 | |
| CN104103506B (zh) | 半导体器件制造方法 | |
| CN103579315A (zh) | 半导体器件及其制造方法 | |
| CN104112668A (zh) | 半导体器件及其制造方法 | |
| CN104167358B (zh) | 半导体器件制造方法 | |
| CN104143534A (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |