CN104124164A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104124164A
CN104124164A CN201310151460.XA CN201310151460A CN104124164A CN 104124164 A CN104124164 A CN 104124164A CN 201310151460 A CN201310151460 A CN 201310151460A CN 104124164 A CN104124164 A CN 104124164A
Authority
CN
China
Prior art keywords
metal layer
contact metal
grid
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310151460.XA
Other languages
English (en)
Other versions
CN104124164B (zh
Inventor
殷华湘
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310151460.XA priority Critical patent/CN104124164B/zh
Publication of CN104124164A publication Critical patent/CN104124164A/zh
Application granted granted Critical
Publication of CN104124164B publication Critical patent/CN104124164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，包括衬底、衬底上的栅极、栅极两侧的源漏区，在源漏区上形成有第一接触金属层，第一接触金属层的顶面低于栅极的顶面；在第一接触金属层上形成有第二接触金属层，第二接触金属层的顶面高于栅极的顶面。依照本发明的半导体器件及其制造方法，在假栅极两侧形成较低的第一接触金属层，去除假栅极之后再在第一接触金属层上形成低电阻的第二接触金属层，有效降低了源漏接触电阻，并同时提高了器件可靠性。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，特别是涉及一种能简易实现低电阻率的自对准接触结构的三维多栅FinFET及其制造方法。
背景技术
在当前的亚20nm技术中，三维多栅器件（FinFET或Tri--gate）是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。
例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOI MOSFET相比，能够抑制短沟道效应（SCE）以及漏致感应势垒降低（DIBL）效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度（EOT）的要求。而三栅器件与双栅器件相比，栅极包围了沟道区顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。
现有的FinFET结构以及制造方法通常包括：在体Si或者SOI衬底中刻蚀形成多个平行的沿第一方向延伸的鳍片和沟槽；对鳍片执行离子注入或者沉积掺杂层并退火，在鳍片中部形成穿通阻挡层（PTSL）以抑制寄生沟道效应；在沟槽中填充绝缘材料，回刻以露出部分鳍片，形成浅沟槽隔离（STI）；在鳍片顶部以及侧壁沉积通常为氧化硅的较薄（例如仅1～5nm）假栅极绝缘层，在假栅极绝缘层上沉积通常为多晶硅、非晶硅的假栅极层；刻蚀假栅极层和假栅极绝缘层，形成沿第二方向延伸的假栅极堆叠，其中第二方向优选地垂直于第一方向；以假栅极堆叠为掩模，对鳍片进行浅掺杂形成轻掺杂漏结构（LDD）以抑制漏致感应势垒降低效应；在假栅极堆叠的沿第一方向的两侧沉积并刻蚀形成栅极侧墙；在栅极侧墙的沿第一方向的两侧的鳍片上外延生长相同或者相近材料形成源漏区，优选采用SiGe、SiC等高于Si应力的材料以提高载流子迁移率；优选地，在源漏区上形成接触刻蚀停止层（CESL）；在晶片上沉积层间介质层（ILD）；刻蚀去除假栅极堆叠，在ILD中留下栅极沟槽；在栅极沟槽中沉积高k材料（HK）的栅极绝缘层以及金属/金属合金/金属氮化物（MG）的栅极导电层，并优选包括氮化物材质的栅极盖层以保护金属栅极。进一步地，利用掩模刻蚀ILD形成源漏接触孔，暴露源漏区；可选地，为了降低源漏接触电阻，在源漏接触孔中形成金属硅化物。填充金属/金属氮化物形成接触塞，通常优选填充率较高的金属W、Ti。由于CESL、栅极侧墙的存在，填充的金属W、Ti会自动对准源漏区，最终形成接触塞。
然而，值得注意的是，上述W接触塞的形成是在HK/MG的最终栅极堆叠之后。通常，沉积、溅射形成金属W、Ti层之后会采用CMP或者回刻工艺平坦化W、Ti层直至暴露栅极堆叠，这种对于金属W、Ti的CMP或者刻蚀同时也会作用于金属栅极，使得栅极导电层顶部出现凹陷，由此影响了栅极的电学特性。
因此为了避免影响栅极堆叠，对于接触塞的平坦化以及刻蚀控制高度受到限制，也即接触塞W、Ti的顶面至少要高于栅极堆叠中金属材质的栅极导电层的顶面，并优选地高于其上方的栅极盖层。如此，接触塞大部分由电阻率较高的金属W、Ti来制作，使得接触塞电阻较大，影响了器件性能提高。
另一方面，由于接触孔尺寸窄小，常用的其他低电阻填充金属Cu、Al的填充率较低，容易在接触孔中形成孔隙，使得接触可靠性降低。而延展性较佳、电阻率较低的Ag、Au等则由于价格昂贵，难以用于大规模器件制造。
发明内容
由上所述，本发明的目的在于克服上述技术困难，提出一种新的FinFET结构及其制造方法，能通过简化工艺低成本的实现低电阻率的自对准接触结构。
为此，本发明提供了一种半导体器件制造方法，包括：在衬底上形成栅极、栅极两侧的源漏区；在源漏区上形成第一接触金属层，第一接触金属层的顶面低于栅极的顶面；在第一接触金属层上形成第二接触金属层，第二接触金属层的顶面高于栅极的顶面。
其中，形成栅极、源漏区的步骤进一步包括：在衬底上沿第一方向延伸的多个鳍片和沟槽；在沟槽中形成浅沟槽隔离；在鳍片上形成沿第二方向延伸的假栅极堆叠；在假栅极堆叠的沿第一方向的侧面形成栅极侧墙和源漏区。
其中，在形成浅沟槽隔离之前进一步包括：在鳍片中和/或底部形成穿通阻挡层。
其中，形成第一接触金属层的步骤进一步包括：在器件上形成层间介质层；刻蚀层间介质层，形成暴露源漏区的接触孔；在接触孔中形成第一接触金属层；回刻第一接触金属层，使得第一接触金属层的顶面低于栅极的顶面。
其中，形成第二接触金属层的步骤进一步包括：在器件上形成层间介质层；刻蚀层间介质层，形成暴露第一接触金属层的接触孔；在接触孔中形成第二接触金属层。
其中，在形成第二接触金属层之前进一步包括：在器件上形成层间介质层；去除假栅极堆叠，在层间介质层中留下栅极沟槽；在栅极沟槽中形成最终的栅极堆叠。
其中，第一接触金属层的电阻率高于第二接触金属层的电阻率。
其中，第一接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自W、Ti、Pt、Ta、Mo及其组合。
其中，第二接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自Cu、Al、Ag、Au及其组合。
本发明还提供了一种半导体器件，包括衬底、衬底上的栅极、栅极两侧的源漏区，其特征在于：源漏区上具有第一接触金属层，第一接触金属层的顶面低于栅极的顶面；第一接触金属层上具有第二接触金属层，第二接触金属层的顶面高于栅极的顶面。
其中，衬底上具有沿第一方向延伸的多个鳍片以及鳍片之间的浅沟槽隔离，栅极沿第二方向延伸并且跨越了每个鳍片，源漏区位于栅极沿第一方向的两侧的鳍片上。
其中，第一接触金属层的电阻率高于第二接触金属层的电阻率。
其中，第一接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自W、Ti、Pt、Ta、Mo及其组合。
其中，第二接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自Cu、Al、Ag、Au及其组合。
其中，鳍片中和/或底部具有穿通阻挡层。
依照本发明的半导体器件及其制造方法，在假栅极两侧形成较低的第一接触金属层，去除假栅极之后再在第一接触金属层上形成低电阻的第二接触金属层，有效降低了源漏接触电阻，并同时提高了器件可靠性。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图14为依照本发明的FinFET制造方法各步骤的剖面示意图；
图15为依照本发明的FinFET的示意性透视图；以及
图16为依照本发明的FinFET制造方法的示意性流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能有效降低了源漏接触电阻并同时提高器件可靠性的三维多栅FinFET及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
值得注意的是，以下各个附图中上部部分为器件沿图15中第一方向（鳍片延伸方向，源漏延伸方向，也即Y-Y’轴线）的剖视图，中间部分为器件沿第二方向（栅极堆叠延伸方向，垂直于第一方向，也即X-X’轴线）的栅极堆叠中线的剖视图，下部部分为器件沿平行于第二方向且位于栅极堆叠之外（第一方向上具有一定距离）位置处（也即X1-X1’轴线）获得的剖视图。
如图1所示，在衬底1上形成沿第一方向延伸的多个鳍片结构1F以及鳍片结构之间的沟槽1G，其中第一方向为未来器件沟道区延伸方向（图15中的Y-Y’轴线）。提供衬底1，衬底1依照器件用途需要而合理选择，可包括单晶体硅（Si）、单晶体锗（Ge）、应变硅（StrainedSi）、锗硅（SiGe），或是化合物半导体材料，例如氮化镓（GaN）、砷化镓（GaAs）、磷化铟(InP)、锑化铟（InSb），以及碳基半导体例如石墨烯、SiC、碳纳管等等。出于与CMOS工艺兼容的考虑，衬底1优选地为体Si。优选地，在衬底1上通过LPCVD、PECVD等工艺沉积形成硬掩模2，材质例如为氧化硅、氮化硅、氮氧化硅及其组合。以硬掩模2为掩模，光刻/刻蚀衬底1，在衬底1中形成多个沿第一方向平行分布的沟槽1G以及沟槽1G之间剩余的衬底1材料所构成的鳍片1F。刻蚀优选各向异性的刻蚀，例如等离子体干法刻蚀、反应离子刻蚀（RIE）或者四甲基氢氧化铵（TMAH）湿法腐蚀，使得沟槽1G的深宽比优选地大于5:1。
如图2所示，在鳍片1F之间的沟槽1G中通过PECVD、HDPCVD、RTO（快速热氧化）、旋涂、FlowCVD等工艺沉积填充材质例如为氧化硅、氮氧化硅、氢氧化硅、有机物等的隔离层3。优选地，在图2之后、图3之前进一步执行CMP、回刻等平坦化工艺，对隔离层3平坦化直至暴露硬掩模层2。
如图3所示，在鳍片1F中和/或底部形成STI穿通阻挡层（STIPTSL）4。在图2所示结构平坦化露出硬掩模层2之后，执行离子注入，可以包括N、C、F、P、Cl、As、B、In、Sb、Ga、Si、Ge等及其组合。随后执行退火，例如在500～1200摄氏度下热处理1ms～10min，使得注入的元素与鳍片1F反应，形成高掺杂的（掺杂上述材料的Si）或者绝缘材料的（例如掺杂有上述元素的氧化硅）的穿通阻挡层4。在本发明一个实施例中，控制注入能量和剂量，仅在鳍片1F中形成了沟道穿通阻挡层4B，如图3所示，以抑制沟道区通过STI侧面的泄漏。然而，在本发明另一优选实施例中，控制注入能量和剂量，使得穿通阻挡层4还分布在鳍片1F底部与衬底1界面处作为STI穿通阻挡层4A，以有效隔绝鳍片1F中沟道区、源漏区与相邻鳍片有源区之间的泄漏电流。层4B材质可以与层4A材质相同，也可以包含上述元素中的不同组分（但至少包含氧）。层4B可以与层4A同时一次性注入形成（不同元素注入深度不同），也可以先后两次不同深度、剂量的注入，例如可以先深距离注入形成层4A，后浅距离注入形成层4B，反之亦然。此外，除了上述高掺杂的穿通阻挡层之外，也可以注入大量的氧（O）以形成氧化硅基的绝缘层以作为穿通阻挡层（该氧化硅层内也可以进一步掺杂上述杂质）。值得注意的是，沟道穿通阻挡层4B距离鳍片1F顶部（或底部）的高度可以任意设定，在本发明一个实施例中优选为鳍片1F自身高度的1/3～1/2。STI穿通阻挡层4A和沟道穿通阻挡层4B厚度例如是5～30nm。层4A的宽度（沿第一和/或第二方向）依照整个器件有源区宽度而设定，层4B的宽度则与鳍片1F相同，也即层4A的宽度明显大于层4B的宽度。
如图4所示，选择性刻蚀隔离层3，再次形成沟槽1G，暴露出鳍片1F一部分。可以采用光刻胶图形或者其他硬掩模图形，选择各向异性的刻蚀方法，例如等离子体干法刻蚀、RIE，刻蚀隔离层3，使得剩余的隔离层3构成了浅沟槽隔离（STI）3。优选地，沟槽1G的深度，也即STI3顶部距离鳍片1F顶部的距离，大于等于沟道穿通阻挡层4B顶部距离鳍片1F顶部的距离，以便完全抑制沟道区之间的穿通。随后，湿法腐蚀去除了硬掩模2。
如图5所示，在鳍片1F顶部形成沿第二方向延伸的假栅极堆叠结构5。在整个器件上通过LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、热氧化、化学氧化、蒸发、溅射等工艺形成假栅极绝缘层5A和假栅极材料层5B，并优选进一步包括硬掩模层5C。层5A例如是氧化硅，层5B例如是多晶硅、非晶硅、非晶碳、氮化硅等，层5C例如是氮化硅。以具有垂直于第一方向的第二方向的矩形开口的掩模板，依次光刻/刻蚀（同样地，刻蚀是各向异性的，优选等离子体干法刻蚀、RIE）硬掩模层5C、假栅极材料层5B以及假栅极绝缘层5A，在鳍片1F顶部形成沿第二方向延伸的假栅极堆叠5。如图5上部以及中部所示，假栅极堆叠5（5C/5B/5A）仅分布在沿X-X’轴线的一定宽度范围内，在一定距离之外的X1-X1’轴线处没有分布。
如图6所示，在多个假栅极堆叠5的侧壁形成侧墙6。优选地，形成侧墙之前先以假栅极堆叠5为掩模，对鳍片1F顶部进行轻掺杂，包括多角度浅注入或者分子掺杂、扩散掺杂等，在鳍片1F顶部形成了轻掺杂源漏区（LDD结构）1LS和1LD。随后，在整个器件上通过LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺形成侧墙材料层6，其材质例如氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶碳、低k材料、类金刚石无定形碳（DLC）等及其组合。在本发明一个实施例中，优选氮化硅。随后，采用各向同性或者侧面刻蚀较小的各向异性（侧壁与底部刻蚀速率比例如大于等于1:3）的刻蚀工艺，例如调整碳氟基气体碳氟比的RIE使得对于侧壁以及底部的过刻蚀（over-etch，OE）较小，在假栅极堆叠5的沿第一方向的侧壁留下侧墙6。随后可选地，在鳍片1F上被假栅极堆叠5覆盖部分之外的区域上外延生长提升源漏1HS和1HD。例如通过PECVD、MOCVD、MBE、ALD、热分解、蒸发、溅射等工艺，在鳍片1F顶部轻掺杂区1LS和1LD上方外延生长提升漏区1HD和提升源区1HS。其中，提升源漏区1HS/1HD材质可以与衬底1、鳍片1F相同，例如均为Si，也可以材质不同，例如具有更高应力的SiGe、Si:C、Si:H、SiSn、GeSn、SiGe:C等及其组合。优选地，在外延生长提升源漏的同时进行原位掺杂或者外延之后进行离子注入而重掺杂，使得提升源漏1HD/1HS具有高于轻掺杂源漏1LD/1LS的杂质浓度。随后，退火以激活掺杂的杂质。
如图7所示，在整个器件上形成接触刻蚀停止层（CESL）7A以及层间介质层（ILD）7B。优选地，先在器件上通过PECVD、HDPCVD、溅射等工艺形成氮化硅的接触刻蚀停止层7A（可以省略）。随后，通过旋涂、喷涂、丝网印刷、CVD、PVD等工艺形成氧化硅、低k材料的ILD7B，其中低k材料包括但不限于有机低k材料（例如含芳基或者多元环的有机聚合物）、无机低k材料（例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG）、多孔低k材料（例如二硅三氧烷（SSQ）基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物）。随后，采用CMP、回刻等工艺平坦化ILD7B以及硬掩模层5C直至暴露假栅极堆叠5的假栅极材料层5B。
如图8所示，在ILD7B上形成光刻胶图形8，用于限定源漏接触孔的位置。光刻胶图形8具有开口8A，暴露了ILD7B顶部，下方即未来需要形成源漏接触孔的区域，也即源漏区1HS、1HD正上方。由图8上部可知，光刻胶图形8覆盖了假栅极堆叠5的区域。
如图9所示，以光刻胶图形8为掩模，依次刻蚀ILD7B、接触刻蚀停止层7A，直至暴露源漏区1HS/1HD，形成接触孔7C。刻蚀方法优选各向异性的干法刻蚀，例如等离子干法刻蚀或者RIE。由于栅极侧墙6、栅极盖层5C以及接触刻蚀停止层7A为材质较硬的氮化硅材料，刻蚀最终停止在源漏区上，假栅极堆叠5受到侧墙6和盖层5C的保护而未受影响。此时，如图9上部所示，假栅极堆叠5顶部还具有部分CESL的层7A；如图9下部所示，源漏区顶部的CESL的层7A则被去除。优选地，通过湿法或者干法工艺去除光刻胶图形8。
如图10所示，在接触孔7C中填充第一接触金属层9A。例如通过MOCVD、MBE、ALD、蒸发、溅射等工艺，形成了第一接触金属层9A。层9A优选延展性较好、填充率较高并且相对低成本的材料，例如包括W、Ti、Pt、Ta、Mo等金属、这些金属的合金、以及这些金属的相应氮化物。层9A的电阻率相对稍后的层9B较大。随后，采用CMP、回刻等工艺平坦化第一接触金属层9A，直至暴露假栅极堆叠5顶部的CESL层7A。此外，优选地，在填充层9A之前优选在源漏区上形成金属硅化物（未示出）以降低接触电阻。例如，在接触孔中蒸发、溅射、MOCVD、MBE、ALD形成金属层（未示出），其材质例如Ni、Pt、Co、Ti、W等金属以及金属合金。在250～1000摄氏度下退火1ms～10min，使得金属或金属合金与源漏区中所含的Si元素反应形成金属硅化物，以降低接触电阻。
如图11所示，回刻（etch-back）第一接触金属层9A使其顶部低于假栅极堆叠5的顶部（例如低于假栅极盖层5C的顶部，并且优选进一步低于假栅极材料层5B的顶部），重新在ILD7B中露出了接触孔的一部分。回刻工艺可以采用等离子干法刻蚀、RIE，也可以针对金属材质选用湿法腐蚀，例如硝酸、硫酸、盐酸等浓酸。随后，在接触孔中再次形成层间介质层（ILD）7D并平坦化直至暴露假栅极盖层5C。层7D的形成工艺和材料可以与ILD7B相同，也可以不同。优选地，进一步去除了假栅极堆叠5顶部的假栅极盖层5C。
如图12所示，去除假栅极堆叠5，形成最终栅极堆叠10。去除假栅极堆叠5，可以采用湿法腐蚀，例如热磷酸针对氮化硅，TMAH针对多晶硅、非晶硅，强酸（硫酸、硝酸）以及强氧化剂（臭氧、双氧水）组合针对非晶碳、DLC，HF基腐蚀液（稀释HF或者BOE，BOE为缓释刻蚀剂，NH4F与HF混合溶液）针对氧化硅，由此去除假栅极材料层5B以及假栅极绝缘层5A，直至暴露鳍片1F顶部。此外，也可以采用各向异性的干法刻蚀（仅沿第二方向的X-X’轴线），调节碳氟基气体的配比，使得底部刻蚀速率大于侧壁刻蚀速率（刻蚀比例如大于5:1并优选10～15:1），由此刻蚀形成垂直侧壁形貌的栅极沟槽（未示出）。随后，采用PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺，在栅极沟槽中形成了栅极堆叠10。栅极堆叠10至少包括高k材料的栅极绝缘层10A以及金属基材料的栅极导电层10B。高k材料包括但不限于包括选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料（其中，各材料依照多元金属组分配比以及化学价不同，氧原子含量x可合理调整，例如可为1～6且不限于整数），或是包括选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料，或是包括Al2O3，以其上述材料的复合层。栅极导电层10B则可为多晶硅、多晶锗硅、或金属，其中金属可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物，栅极导电层10B中还可掺杂有C、F、N、O、B、P、As等元素以调节功函数。栅极导电层10B与栅极绝缘层10A之间还优选通过PVD、CVD、ALD等常规方法形成氮化物的阻挡层（未示出），阻挡层材质为MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz，其中M为Ta、Ti、Hf、Zr、Mo、W或其它元素。值得注意的是，由于在图11中回刻第一接触金属层9A使其顶面低于假栅极堆叠5的层5B顶面，因此在图12中层9A同样低于最终栅极堆叠10的层10B顶面。
如图13所示，在整个器件上形成最终的顶层ILD7E。与ILD7B、ILD7D类似，通过旋涂、喷涂、丝网印刷、CVD、PVD等工艺形成氧化硅、低k材料的ILD7E，其中低k材料包括但不限于有机低k材料（例如含芳基或者多元环的有机聚合物）、无机低k材料（例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG）、多孔低k材料（例如二硅三氧烷（SSQ）基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物）。优选地，各个ILD层7B、7D、7E材质相同。
如图14所示，刻蚀ILD7E、7D直至暴露第一接触金属层9A，在ILD层中再次形成源漏接触孔。随后，通过MOCVD、MBE、ALD、蒸发、溅射等工艺形成第二接触金属层9B。层9B的材质与层9A不同，优选较低电阻率的金属。层9A直接与硅或者金属硅化物接触，因此优先考虑填充率高、接合强度高的材料；层9B与金属的层9A接触，因此可以优先考虑电阻率低、成本低的材料。在本发明一个实施例中，第二接触金属层9B的材料包括Cu、Al、Ag、Au等金属、这些金属的合金、以及这些金属的氮化物。随后，平坦化层9B直至暴露ILD7E。通过控制ILD7E的高度/厚度，可以控制最终层9B的厚度。优选地，使得层9B的顶面高于栅极堆叠10中栅极导电层10B的顶面，以便提供良好的低电阻源漏接触。
最终形成的器件结构透视图如图15所示，剖视图如图14所示，器件包括：衬底上沿第一方向延伸的多个鳍片，沿第二方向延伸（与第一方向相交并且优选地垂直）并且跨越了每个鳍片的栅极，位于栅极沿第一方向的两侧的鳍片上的源漏区，其中，源漏区上具有第一接触金属层，第一接触金属层的顶面低于栅极的顶面（可以避免平坦化第一接触金属层时损害金属栅极）；第一接触金属层上还具有第二接触金属层，第二接触金属层的顶面高于栅极的顶面（可以有效增大接触金属的体积从而降低电阻）；第一接触金属层与第二接触金属层材质不同。优选地，第二接触金属层的电阻率低于第一接触金属层（可以通过底层的高电阻率的W层提高填充率和粘附力，通过上层的低电阻率的Cu层降低接触电阻）。此外，鳍片中和/或鳍片与衬底界面处具有穿通阻挡层。其余各个部件结构以及参数、材料均在方法中详述，在此不再赘述。
此外，虽然本发明实施例中列举了FinFET作为示例，然而本发明的技术方案也可以用于各种平面MOSFET，只要其源漏接触包括上下两层电阻率不同的金属即可。
依照本发明的半导体器件及其制造方法，在假栅极两侧形成较低的第一接触金属层，去除假栅极之后再在第一接触金属层上形成低电阻的第二接触金属层，有效降低了源漏接触电阻，并同时提高了器件可靠性。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (15)

1.一种半导体器件制造方法，包括：
在衬底上形成栅极、栅极两侧的源漏区；
在源漏区上形成第一接触金属层，第一接触金属层的顶面低于栅极的顶面；
在第一接触金属层上形成第二接触金属层，第二接触金属层的顶面高于栅极的顶面。
2.如权利要求1的半导体器件制造方法，其中，形成栅极、源漏区的步骤进一步包括：
在衬底上沿第一方向延伸的多个鳍片和沟槽；
在沟槽中形成浅沟槽隔离；
在鳍片上形成沿第二方向延伸的假栅极堆叠；
在假栅极堆叠的沿第一方向的侧面形成栅极侧墙和源漏区。
3.如权利要求2的半导体器件制造方法，其中，在形成浅沟槽隔离之前进一步包括：在鳍片中和/或底部形成穿通阻挡层。
4.如权利要求1的半导体器件制造方法，其中，形成第一接触金属层的步骤进一步包括：
在器件上形成层间介质层；
刻蚀层间介质层，形成暴露源漏区的接触孔；
在接触孔中形成第一接触金属层；
回刻第一接触金属层，使得第一接触金属层的顶面低于栅极的顶面。
5.如权利要求1的半导体器件制造方法，其中，形成第二接触金属层的步骤进一步包括：
在器件上形成层间介质层；
刻蚀层间介质层，形成暴露第一接触金属层的接触孔；
在接触孔中形成第二接触金属层。
6.如权利要求2的半导体器件制造方法，其中，在形成第二接触金属层之前进一步包括：在器件上形成层间介质层；去除假栅极堆叠，在层间介质层中留下栅极沟槽；在栅极沟槽中形成最终的栅极堆叠。
7.如权利要求1的半导体器件制造方法，其中，第一接触金属层的电阻率高于第二接触金属层的电阻率。
8.如权利要求7的半导体器件制造方法，其中，第一接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自W、Ti、Pt、Ta、Mo及其组合。
9.如权利要求7的半导体器件制造方法，其中，第二接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自Cu、Al、Ag、Au及其组合。
10.一种半导体器件，包括衬底、衬底上的栅极、栅极两侧的源漏区，其特征在于：源漏区上具有第一接触金属层，第一接触金属层的顶面低于栅极的顶面；第一接触金属层上具有第二接触金属层，第二接触金属层的顶面高于栅极的顶面。
11.如权利要求10的半导体器件，其中，衬底上具有沿第一方向延伸的多个鳍片以及鳍片之间的浅沟槽隔离，栅极沿第二方向延伸并且跨越了每个鳍片，源漏区位于栅极沿第一方向的两侧的鳍片上。
12.如权利要求10的半导体器件，其中，第一接触金属层的电阻率高于第二接触金属层的电阻率。
13.如权利要求12的半导体器件，其中，第一接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自W、Ti、Pt、Ta、Mo及其组合。
14.如权利要求12的半导体器件，其中，第二接触金属层的材料包括金属、金属的合金、金属的氮化物，其中所述金属选自Cu、Al、Ag、Au及其组合。
15.如权利要求11的半导体器件，其中，鳍片中和/或底部具有穿通阻挡层。
CN201310151460.XA 2013-04-27 2013-04-27 半导体器件及其制造方法 Active CN104124164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310151460.XA CN104124164B (zh) 2013-04-27 2013-04-27 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310151460.XA CN104124164B (zh) 2013-04-27 2013-04-27 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104124164A true CN104124164A (zh) 2014-10-29
CN104124164B CN104124164B (zh) 2019-03-15

Family

ID=51769533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310151460.XA Active CN104124164B (zh) 2013-04-27 2013-04-27 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104124164B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336787A (zh) * 2014-08-15 2016-02-17 中国科学院微电子研究所 半导体器件及其制造方法
CN106229258A (zh) * 2016-08-22 2016-12-14 曹蕊 一种FinFET制造方法及对应的FinFET结构
CN106257688A (zh) * 2015-06-18 2016-12-28 三星电子株式会社 半导体器件及其制造方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN107863289A (zh) * 2016-09-21 2018-03-30 株式会社日立国际电气 半导体装置的制造方法、基板处理装置和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2731721Y (zh) * 2003-08-29 2005-10-05 台湾积体电路制造股份有限公司 集成电路元件
US20060244051A1 (en) * 2005-04-27 2006-11-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing method and semiconductor device
US20090159988A1 (en) * 2007-12-20 2009-06-25 Gyu Seog Cho Semiconductor device and method for manufacturing the same
CN101752258A (zh) * 2008-12-05 2010-06-23 台湾积体电路制造股份有限公司 形成半导体结构的方法
US20110068411A1 (en) * 2009-09-22 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Block Contact Plugs for MOS Devices
US20110147812A1 (en) * 2009-12-23 2011-06-23 Steigerwald Joseph M Polish to remove topography in sacrificial gate layer prior to gate patterning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2731721Y (zh) * 2003-08-29 2005-10-05 台湾积体电路制造股份有限公司 集成电路元件
US20060244051A1 (en) * 2005-04-27 2006-11-02 Kabushiki Kaisha Toshiba Semiconductor manufacturing method and semiconductor device
US20090159988A1 (en) * 2007-12-20 2009-06-25 Gyu Seog Cho Semiconductor device and method for manufacturing the same
CN101752258A (zh) * 2008-12-05 2010-06-23 台湾积体电路制造股份有限公司 形成半导体结构的方法
US20110068411A1 (en) * 2009-09-22 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Block Contact Plugs for MOS Devices
US20110147812A1 (en) * 2009-12-23 2011-06-23 Steigerwald Joseph M Polish to remove topography in sacrificial gate layer prior to gate patterning

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336787A (zh) * 2014-08-15 2016-02-17 中国科学院微电子研究所 半导体器件及其制造方法
CN106257688A (zh) * 2015-06-18 2016-12-28 三星电子株式会社 半导体器件及其制造方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN106229258A (zh) * 2016-08-22 2016-12-14 曹蕊 一种FinFET制造方法及对应的FinFET结构
CN107863289A (zh) * 2016-09-21 2018-03-30 株式会社日立国际电气 半导体装置的制造方法、基板处理装置和存储介质

Also Published As

Publication number Publication date
CN104124164B (zh) 2019-03-15

Similar Documents

Publication Publication Date Title
CN105470135B (zh) 半导体器件制造方法
CN105489652B (zh) 半导体器件及其制造方法
CN104112665B (zh) 半导体器件及其制造方法
CN105428361B (zh) Cmos器件及其制造方法
CN105489651B (zh) 半导体器件及其制造方法
CN103579295B (zh) 半导体器件及其制造方法
CN105470133B (zh) 半导体器件制造方法
CN104112667B (zh) 半导体器件及其制造方法
CN104124164B (zh) 半导体器件及其制造方法
CN105470256A (zh) Cmos器件及其制造方法
CN105244379A (zh) 半导体器件及其制造方法
CN104124198B (zh) 半导体器件及其制造方法
CN104167393B (zh) 半导体器件制造方法
CN103811543B (zh) 半导体器件及其制造方法
CN104167359A (zh) 半导体器件制造方法
CN104112666A (zh) 半导体器件及其制造方法
CN106549054A (zh) Fet及其制作方法
CN103579315B (zh) 半导体器件及其制造方法
CN105470136B (zh) 半导体器件制造方法
CN104112668B (zh) 半导体器件及其制造方法
CN104218081A (zh) 半导体器件及其制造方法
CN104143534B (zh) 半导体器件制造方法
CN104167357A (zh) 半导体器件及其制造方法
CN105336787B (zh) 半导体器件及其制造方法
CN104103506A (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant