CN107680932A - 互连结构及其制造方法 - Google Patents

互连结构及其制造方法 Download PDF

Info

Publication number
CN107680932A
CN107680932A CN201610620762.0A CN201610620762A CN107680932A CN 107680932 A CN107680932 A CN 107680932A CN 201610620762 A CN201610620762 A CN 201610620762A CN 107680932 A CN107680932 A CN 107680932A
Authority
CN
China
Prior art keywords
layer
dielectric layer
interconnecting wires
metal interconnecting
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610620762.0A
Other languages
English (en)
Other versions
CN107680932B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610620762.0A priority Critical patent/CN107680932B/zh
Priority to US15/602,699 priority patent/US11328994B2/en
Priority to EP17183708.1A priority patent/EP3279931A1/en
Publication of CN107680932A publication Critical patent/CN107680932A/zh
Priority to US17/711,760 priority patent/US11876050B2/en
Application granted granted Critical
Publication of CN107680932B publication Critical patent/CN107680932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种互连结构及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的第一电介质层；和在所述衬底上贯穿所述第一电介质层的金属互连线；去除金属互连线两侧的第一电介质层以形成凹陷；在金属互连线暴露的表面上形成石墨烯层；沉积第二电介质层以填充所述凹陷并覆盖所述石墨烯层。本发明能够阻挡金属互连线中的金属向电介质层扩散。

Description

互连结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种互连结构及其制造方法。
背景技术
随着半导体器件尺寸的减小，互连结构的尺寸也逐渐减小，互连结构尺寸的减小有可能会引起信号的传输受到限制。利用铜和低k(介电常数)电介质材料制造的互连结构可以降低对信号传输的限制。但是，铜向电介质材料的扩散将影响电介质材料的有效k值，并且这种影响随着扩散程度的增加而变得越来越大，甚至有可能造成电介质材料导电，从而影响器件的可靠性。
另外，在平坦化工艺后，暴露的铜很容易被空气氧化，这使得工艺的等待时间(Q-time)比较短，不利于制造工艺的实施。
发明内容
本公开的一个的目的在于提出一种新颖的互连结构的制造方法，能够阻挡金属互连线中的金属向电介质层扩散。
本公开的另一个的目的在于提出一种新颖的互连结构。
根据本公开的一个实施例，提供了一种互连结构的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底；在所述衬底上的第一电介质层；和在所述衬底上贯穿所述第一电介质层的金属互连线；去除金属互连线两侧的第一电介质层以形成凹陷；在金属互连线暴露的表面上形成石墨烯层；沉积第二电介质层以填充所述凹陷并覆盖所述石墨烯层。
在一个实施例中，所述衬底结构还包括：在所述衬底和所述第一电介质层之间的第一阻挡层；所述金属互连线贯穿所述第一电介质层和所述第一阻挡层。
在一个实施例中，所述在金属互连线暴露的表面上形成石墨烯层的步骤包括：在金属互连线暴露的表面上形成石墨烯层，并在暴露的第一阻挡层上形成非晶碳层。
在一个实施例中，所述衬底结构还包括：在所述金属互连线的底面和侧面上的第二阻挡层。
在一个实施例中，所述去除金属互连线两侧的第一电介质层以形成凹陷的步骤包括：去除金属互连线两侧的第一电介质层，以暴露金属互连线的侧面上的第二阻挡层的一部分；去除暴露的第二阻挡层以形成所述凹陷。
在一个实施例中，所述提供衬底结构的步骤包括：提供衬底；在所述衬底上形成第一阻挡层；在所述第一阻挡层上形成第一电介质层；在所述第一电介质层上形成图案化的硬掩模；以所述图案化的硬掩模为掩模依次刻蚀所述第一电介质层和所述第一阻挡层，以形成到所述衬底的通孔；在所述通孔的侧壁上形成第二阻挡层；沉积金属以在所述通孔中填充金属；执行平坦化工艺并去除所述图案化的硬掩模，以暴露剩余的第一电介质层，从而形成所述衬底结构。
在一个实施例中，所述通孔是大马士革结构的通孔；所述以所述图案化的第一硬掩模为掩模依次刻蚀所述第一电介质层和所述第一阻挡层，以形成到所述衬底的通孔包括：以所述图案化的第一硬掩模为掩模刻蚀所述第一电介质层，以形成第一开口和第二开口；在所述第一开口上形成图案化的第二硬掩模；以所述图案化的第一硬掩模和第二硬掩模为掩模继续刻蚀所述第一电介质层，以形成第三开口；去除所述图案化的第二硬掩模；以所述图案化的第一硬掩模对剩余的第一电介质层和所述第一阻挡层进行刻蚀，从而形成到衬底的第一通孔和第二通孔，所述第一通孔包括第一开口和第三开口，所述第二通孔由所述第二开口形成而来。
在一个实施例中，所述石墨烯层包括氟化石墨烯层。
在一个实施例中，通过化学气相沉积CVD的方式形成石墨烯层，工艺条件包括：反应气体包括甲烷、氢气和载流气体；反应温度为600℃至1500℃；反应时间为5-300min；其中，载流气体的流量为50-10000sccm，甲烷的流量和载流气体的流量之比为0.05％-50％，氢气的流量和载流气体的流量之比为0.05％-50％。
在一个实施例中，所述方法还包括：对所述第二电介质层进行平坦化。
在一个实施例中，所述方法还包括：在所述第二电介质层上形成用于另一互连结构的第三电介质层。
在一个实施例中，所述方法还包括：在所述第二电介质层上形成第三阻挡层，所述第三电介质层形成在所述第三阻挡层上。
在一个实施例中，所述金属互连线的材料包括铜；所述第一电介质层和所述第二电介质层的材料包括硅的氧化物或低k电介质材料。
在一个实施例中，所述第一阻挡层的材料包括SiCN；所述第二阻挡层的材料包括Ta、TaN或由Ta和TaN组成的叠层。
在一个实施例中，所述石墨烯层包括1至30层的石墨烯单原子层。
根据本公开的另一个实施例，提供了一种互连结构，包括：衬底；在所述衬底上的金属互连线；在所述金属互连线的上表面和侧面上的石墨烯层；和在所述衬底上并且至少覆盖所述金属互连线的侧面上的石墨烯层的电介质层。
在一个实施例中，所述电介质层不覆盖所述金属互连线的上表面上的石墨烯层。
在一个实施例中，所述电介质层覆盖所述金属互连线的上表面和侧面上的石墨烯层。
在一个实施例中，所述互连结构还包括：在所述衬底和所述电介质层之间的第一阻挡层；所述石墨烯层形成在所述金属互连线的上表面和位于所述第一阻挡层之上的侧面上。
在一个实施例中，所述互连结构还包括：在所述第一阻挡层与所述电介质层之间的非晶碳层。
在一个实施例中，所述互连结构还包括：在所述金属互连线与所述衬底之间、以及所述金属互连线与所述第一阻挡层之间的第二阻挡层。
在一个实施例中，所述互连结构还包括：在所述金属互连线的上表面上的石墨烯层与所述电介质层上的用于另一互连结构另一电介质层。
在一个实施例中，所述互连结构还包括：在所述金属互连线的上表面上的石墨烯层与所述电介质层上的用于另一互连结构的第三阻挡层；在所述第三阻挡层上的用于另一互连结构另一电介质层。
在一个实施例中，所述互连结构还包括：在所述电介质层上的用于另一互连结构的另一电介质层。
在一个实施例中，所述互连结构还包括：在所述电介质层与所述另一电介质层之间的第三阻挡层。
在一个实施例中，所述石墨烯层包括氟化石墨烯层。
在一个实施例中，所述金属互连线为大马士革结构的金属互连线。
在一个实施例中，所述金属互连线的材料包括铜；所述电介质层的材料包括硅的氧化物或低k电介质材料。
在一个实施例中，所述第一阻挡层的材料包括SiCN；所述第二阻挡层的材料包括Ta、TaN或由Ta和TaN组成的叠层。
在一个实施例中，所述石墨烯层包括1至30层的石墨烯单原子层。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本公开一个实施例的互连结构的制造方法的简化流程图；
图2A示出了根据本公开一个实施例的互连结构的制造方法的一个阶段；
图2B示出了根据本公开一个实施例的互连结构的制造方法的一个阶段；
图2C示出了根据本公开一个实施例的互连结构的制造方法的一个阶段；
图2D示出了根据本公开一个实施例的互连结构的制造方法的一个阶段；
图2E示出了根据本公开一个实施例的互连结构的制造方法的一个阶段；
图2F示出了根据本公开一个实施例的互连结构的制造方法的一个阶段；
图3A示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段；
图3B示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段；
图3C示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段；
图3D示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段；
图3E示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段；
图3F示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段；
图3G示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段；
图3H示出了根据本公开另一个实施例的互连结构的制造方法的一个阶段。
图4A示出了根据本公开一个实施例的形成衬底结构的一个阶段；
图4B示出了根据本公开一个实施例的形成衬底结构的一个阶段；
图4C示出了根据本公开一个实施例的形成衬底结构的一个阶段；
图4D示出了根据本公开一个实施例的形成衬底结构的一个阶段；
图4E示出了根据本公开一个实施例的形成衬底结构的一个阶段；
图4F示出了根据本公开一个实施例的形成衬底结构的一个阶段；
图4G示出了根据本公开一个实施例的形成衬底结构的一个阶段。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本公开一个实施例的互连结构的制造方法的简化流程图。如图1所示，该方法包括如下步骤：
在步骤102，提供衬底结构，该衬底结构包括：衬底；在衬底上的第一电介质层；以及在衬底上贯穿第一电介质层的金属互连线。
在步骤104，去除金属互连线两侧的第一电介质层以形成凹陷。
在步骤106，在金属互连线暴露的表面上形成石墨烯层。
在步骤108，沉积第二电介质层以填充凹陷并覆盖石墨烯层。
本公开的发明人发现：石墨烯原子层能够很好地隔离金属与外界活性介质的接触，即使在加热的情况下，石墨烯原子层内也没有明显的氧化现象发生，石墨烯具有良好的抗氧化性能。
本公开提供的互连结构的制造方法中，首先去除金属互连线两侧的电介质层，在金属互连线暴露的表面上形成石墨烯层后再重新形成电介质层，这使得金属互连线与电介质层之间被石墨烯层隔开，从而可以阻挡金属互连线中的金属向电介质层中扩散；另外，石墨烯层良好的抗氧化性能使得石墨烯层即便暴露在空气中也不会被氧化，进而可以防止金属互连线被空气氧化，提高了器件的可靠性。
图2A-图2F示出了根据本公开一个实施例的互连结构的制造方法的不同阶段。下面结合图2A-图2F对根据本公开一个实施例的互连结构的制造方法进行详细说明。
首先，如图2A所示，提供衬底结构，该衬底结构包括：衬底201；在衬底201上的第一电介质层202；以及在衬底201上贯穿第一电介质层202的金属互连线203。
应理解，衬底201可以包括半导体衬底、以及在半导体衬底上形成的半导体器件、浅沟槽隔离区(图中未示出)等等。在一个实施例中，金属互连线203可以是大马士革结构的金属互连线，也即，金属互连线203可以包括上部较宽的部分和下部较窄的部分(如2A中的左部分示意性地示出的金属互连线203那样)。在一个实施例中，金属互连线的材料可以包括但不限于铜，第一电介质层的材料可以包括硅的氧化物、低k电介质材料或超低k电介质材料。
然后，如图2B所示，去除金属互连线203两侧的第一电介质层204以形成凹陷204，从而使得金属互连线203的表面暴露。
可以根据第一电介质层204的材料选择湿法刻蚀或干法刻蚀来去除第一电介质层204。例如，在第一电介质层204的材料为聚环氧乙烷(PEOX)的情况下，可以采用稀释的氢氟酸来去除PEOX。又例如，在第一电介质层204的材料为低k或超低k的碳氢氧化硅(SiOCH)的情况下，可以通过含氢的等离子体来刻蚀去除SiOCH。
接下来，如图2C所示，在金属互连线203暴露的表面上形成石墨烯层205。在一个实施例中，在金属互连线203暴露的表面上形成石墨烯层205时，还可以在暴露的衬底201上形成非晶碳层206，非晶碳层206可以作为后续形成的电介质层与衬底之间的绝缘层。
在一个实现方式中，可以通过CVD的方式形成石墨烯层205，工艺条件可以包括：反应气体包括甲烷、氢气和载流气体，载流气体例如可以是氮气或氩气；反应温度为600℃至1500℃；反应时间为5-300min；其中，载流气体的流量为50-10000sccm，甲烷的流量和载流气体的流量之比为0.05％-50％，氢气的流量和载流气体的流量之比为0.05％-50％。在一个实施例中，所形成的石墨烯层205可以包括1至30层的石墨烯单原子层，例如5层、10层、25层等。另外，石墨烯层206可以包括氟化石墨烯层，氟化石墨烯层耐高温、化学性质更稳定，可以更好地隔离金属互连线与电介质层。
接下来，如图2D所示，沉积第二电介质层207以填充凹陷204并覆盖石墨烯层205。第二电介质层207的材料可以和第一电介质层201的材料相同或不同，例如可以均为低k或超低k电介质材料，或者，其中一个为硅的氧化物，另一个为低k电介质材料。
之后，如图2E和2F所示，可以对第二电介质层207进行平坦化，例如化学机械抛光(CMP)。在一个实现方式中，如图2E所示，平坦化后的第二电介质207的上表面可以与金属互连线203的上表面上的石墨烯层205的表面基本齐平。在另一个实现方式中，如图2F所示，平坦化后的第二电介质207可以仍然覆盖石墨烯层205。
根据图2A-图2F的制造方法可以得到相应的互连结构。
下面结合图2E描述根据本公开一个实施例的互连结构。
如图2E所示，互连结构可以包括衬底201；在衬底201上的金属互连线203；在金属互连线203的上表面和侧面上的石墨烯层205；以及在衬底201上覆盖金属互连线203的侧面上的石墨烯层205的电介质层(对应第二电介质207)，这里，第二电介质207不覆盖金属互连线203的上表面上的石墨烯层205。在一个实施例中，第二电介质207的上表面可以与金属互连线203的上表面上的石墨烯层205的表面基本齐平。
下面结合图2F描述根据本公开另一个实施例的互连结构。
如图2F所示，互连结构可以包括衬底201；在衬底201上的金属互连线203；在金属互连线203的上表面和侧面上的石墨烯层205；以及在衬底201上覆盖金属互连线203的上表面和侧面上的石墨烯层205的电介质层(对应第二电介质207)。
图3A-图3H示出了根据本公开另一个实施例的互连结构的制造方法的不同阶段。下面结合图3A-图3H对根据本公开另一个实施例的互连结构的制造方法进行详细说明。需要说明的是，由于上面已经参照图2A-图2F详细描述了互连结构的制作过程，本实施例仅重点介绍与上述实施例的不同之处，相关之处可以参照上面实施例的描述。
首先，如图3A所示，提供衬底结构，该衬底结构包括：衬底201；在衬底201上的第一阻挡层301、在第一阻挡层301上的第一电介质层201；以及在衬底201上贯穿第一电介质层202和第一阻挡层301的金属互连线203。与图2A所示的衬底结构相比，该衬底结构还包括在衬底201和第一电介质层202之间的第一阻挡层301，第一阻挡层301的材料例如可以包括但不限于SiCN。另外，金属互连线203的周围还可以具有第二阻挡层302，也即，金属互连线203位于第二阻挡层302之上。在一个实施例中，第二阻挡层302的材料可以包括Ta、TaN或由Ta和TaN组成的叠层。然而，本公开并不限于此。
然后，如图3B所示，去除金属互连线203两侧的第一电介质层202以形成凹陷204，从而使得金属互连线203的表面暴露。在一个实施例中，可以首先去除金属互连线203两侧的第一电介质层202，以暴露金属互连线203的侧面上的第二阻挡层302的一部分；然后去除暴露的第二阻挡层302以形成凹陷204。
接下来，如图3C所示，在金属互连线203暴露的表面上形成石墨烯层205。在一个实施例中，在金属互连线203暴露的表面上形成石墨烯层205时，还可以在暴露的第一阻挡层301上形成非晶碳层206，非晶碳层206可以作为后续形成的电介质层与衬底之间的绝缘层。形成石墨烯层205的步骤可以参照上面介绍的方法，在此不再赘述。
接下来，如图3D所示，沉积第二电介质层207以填充凹陷204并覆盖石墨烯层205。
之后，如图3E和3F所示，可以对第二电介质层207进行平坦化，例如化学机械抛光(CMP)。在一个实现方式中，如图3E所示，平坦化后的第二电介质207的上表面可以与金属互连线203的上表面上的石墨烯层205的表面基本齐平。在另一个实现方式中，如图2F所示，平坦化后的第二电介质307可以仍然覆盖石墨烯层205。
根据图3A-图3F的制造方法可以得到相应的互连结构。
下面结合图3E描述根据本公开又一个实施例的互连结构。
如图3E所示，互连结构可以包括衬底201；在衬底201上的金属互连线203；在金属互连线203的上表面和侧面上的石墨烯层205；在衬底201上覆盖金属互连线203的侧面上的石墨烯层205的电介质层(对应第二电介质207)、以及在电介质层与衬底201之间的阻挡层(对应第一阻挡层301)。其中，石墨烯层205形成在金属互连线205的上表面和位于第一阻挡层301之上的侧面上，并且，电介质层(对应第二电介质207)不覆盖金属互连线203的上表面上的石墨烯层205。另外，互连结构还可以包括在第一阻挡层301与电介质层(对应第二电介质层207)之间的非晶碳层206。
图3F所示的互连结构与图3E所示的互连结构相比，电介质层(对应第二电介质207)不仅覆盖金属互连线203的侧面上的石墨烯层205，还覆盖金属互连线203的上表面上的石墨烯层205。
另外，图3E和图3F所示的互连结构还可以包括在金属互连线203与衬底201之间、以及金属互连线203与第一阻挡层301之间的第二阻挡层302。
之后，在图3E和图3F所示的互连结构上还可以形成用于另一互连结构的第三阻挡层208，然后，在第三阻挡层208上形成用于另一互连结构的第三电介质层209，如图3G和3H所示。在一个实施例中，也可以直接在图3E和图3F所示的互连结构上形成第三电介质层209。
与图3E相比，图3G所示的互连结构还可以包括在金属互连线203的上表面上的石墨烯层205与电介质层(对应第二电介质层207)上的第三阻挡层208、以及在第三阻挡层208上的另一电介质层(对应第三电介质层209)。
与图3F相比，图3H所示的互连结构还可以包括在电介质层(对应第二电介质层207)上的另一电介质层(对应第三电介质层209)。优选地，该互连结构还可以包括在电介质层与另一电介质层之间的第三阻挡层208。
图4A-图4F示出了形成图3A所示衬底结构的不同阶段。下面结合图4A-图4F介绍形成图3A所示衬底结构的一个实现方式。
首先，如图4A所示，提供衬底201，在衬底201上形成第一阻挡层301，在第一阻挡层301上形成第一电介质层201。
然后，如图4B所示，在第一电介质层201上形成图案化的第一硬掩模401，第一硬掩模401例如可以包括下列中的一种或多种：氮化钛(TiN)、四乙氧基硅烷(TEOS)、SiOCH。
接下来，以图案化的第一硬掩模401为掩模依次刻蚀第一电介质层201和第一阻挡层301，以形成到衬底201的通孔。
在一个实施例中，所形成的通孔是大马士革结构的通孔。图4C-图4E示出了形成大马士革结构的通孔的示意图。下面结合图4C-图4E介绍通孔的形成过程。
如图4C所示，以图案化的第一硬掩模401为掩模刻蚀第一电介质层201，以形成第一开口412和第二开口422。
如图4D所示，在第一开口412上形成图案化的第二硬掩模403，并以图案化的第一硬掩模401和第二硬掩模403为掩模继续刻蚀第一电介质层201，以形成第三开口432。同时，第二开口422的底面也继续向下延伸。
如图4E所示，去除图案化的第二硬掩模403，以图案化的第一硬掩模401对剩余的第一电介质层301和第一阻挡层301进行刻蚀，从而形成到衬底201的第一通孔402和第二通孔422，该第一通孔402包括上部较宽的第一开口412和下部较窄的第三开口422。同时，第二开口422的底面也延伸到衬底201，形成了第二通孔422。需要指出的是，在以图案化的第一硬掩模401对剩余的第一电介质层301和第一阻挡层301进行刻蚀后，图4E中两个第三开口422之间的电介质层201的上表面被示出为形成了两个斜面，但这仅仅是示意性的，并不作为对本公开的限制。
在形成通孔后，接下来，如图4F所示，在通孔(包括第一通孔402和第二通孔422)的侧壁上形成第二阻挡层302。这里，也在第一硬掩模401上形成了第二阻挡层302。
然后，如图4G所示，沉积金属203以在通孔(包括第一通孔402和第二通孔422)中填充金属203。例如，可以通过电化学沉积(ECP)的方式沉积Cu作为金属203。优选地，在ECP沉积Cu之前，还可以在通孔的表面先形成Cu的种子层。
之后，执行平坦化工艺并去除图案化的第一硬掩模401，以暴露剩余的第一电介质层201，从而形成图3A所示的衬底结构。例如，可以通过平坦化工艺去除第一电介质层201以上的金属、第二阻挡层302和第一硬掩模401；又例如，可以通过平坦化工艺对金属203进行平坦化以暴露第一硬掩模401上的第二阻挡层302，之后再通过额外的工艺去除第一硬掩模401及其上的第二阻挡层302，从而暴露第一电介质层201。
如上介绍了形成图3A所示衬底结构的一个具体实现方式，然而，本公开不限于此，该衬底结构也可以通过现有的其他方式来形成。在形成图3A所示的衬底结构后，可以按照图3A-图3H所示的工艺流程继续后续的步骤。
至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (30)

1.一种互连结构的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括：
衬底；
在所述衬底上的第一电介质层；和
在所述衬底上贯穿所述第一电介质层的金属互连线；
去除金属互连线两侧的第一电介质层以形成凹陷；
在金属互连线暴露的表面上形成石墨烯层；
沉积第二电介质层以填充所述凹陷并覆盖所述石墨烯层。
2.根据权利要求1所述的方法，其特征在于，所述衬底结构还包括：
在所述衬底和所述第一电介质层之间的第一阻挡层；
所述金属互连线贯穿所述第一电介质层和所述第一阻挡层。
3.根据权利要求2所述的方法，其特征在于，所述在金属互连线暴露的表面上形成石墨烯层的步骤包括：
在金属互连线暴露的表面上形成石墨烯层，并在暴露的第一阻挡层上形成非晶碳层。
4.根据权利要求2所述的方法，其特征在于，所述衬底结构还包括：
在所述金属互连线的底面和侧面上的第二阻挡层。
5.根据权利要求4所述的方法，其特征在于，所述去除金属互连线两侧的第一电介质层以形成凹陷的步骤包括：
去除金属互连线两侧的第一电介质层，以暴露金属互连线的侧面上的第二阻挡层的一部分；
去除暴露的第二阻挡层以形成所述凹陷。
6.根据权利要求4所述的方法，其特征在于，所述提供衬底结构的步骤包括：
提供衬底；
在所述衬底上形成第一阻挡层；
在所述第一阻挡层上形成第一电介质层；
在所述第一电介质层上形成图案化的第一硬掩模；
以所述图案化的第一硬掩模为掩模依次刻蚀所述第一电介质层和所述第一阻挡层，以形成到所述衬底的通孔；
在所述通孔的侧壁上形成第二阻挡层；
沉积金属以在所述通孔中填充金属；
执行平坦化工艺并去除所述图案化的第一硬掩模，以暴露剩余的第一电介质层，从而形成所述衬底结构。
7.根据权利要求6所述的方法，其特征在于，所述通孔是大马士革结构的通孔；
所述以所述图案化的第一硬掩模为掩模依次刻蚀所述第一电介质层和所述第一阻挡层，以形成到所述衬底的通孔包括：
以所述图案化的第一硬掩模为掩模刻蚀所述第一电介质层，以形成第一开口和第二开口；
在所述第一开口上形成图案化的第二硬掩模；
以所述图案化的第一硬掩模和第二硬掩模为掩模继续刻蚀所述第一电介质层，以形成第三开口；
去除所述图案化的第二硬掩模；
以所述图案化的第一硬掩模对剩余的第一电介质层和所述第一阻挡层进行刻蚀，从而形成到衬底的第一通孔和第二通孔，所述第一通孔包括第一开口和第三开口，所述第二通孔由所述第二开口形成而来。
8.根据权利要求1所述的方法，其特征在于，
所述石墨烯层包括氟化石墨烯层。
9.根据权利要求1所述的方法，其特征在于，通过化学气相沉积CVD的方式形成石墨烯层，工艺条件包括：
反应气体包括甲烷、氢气和载流气体；
反应温度为600℃至1500℃；
反应时间为5-300min；
其中，载流气体的流量为50-10000sccm，甲烷的流量和载流气体的流量之比为0.05％-50％，氢气的流量和载流气体的流量之比为0.05％-50％。
10.根据权利要求1所述的方法，其特征在于，还包括：
对所述第二电介质层进行平坦化。
11.根据权利要求1所述的方法，其特征在于，还包括：
在所述第二电介质层上形成用于另一互连结构的第三电介质层。
12.根据权利要求11所述的方法，其特征在于，还包括：
在所述第二电介质层上形成第三阻挡层，所述第三电介质层形成在所述第三阻挡层上。
13.根据权利要求1所述的方法，其特征在于，
所述金属互连线的材料包括铜；
所述第一电介质层和所述第二电介质层的材料包括硅的氧化物或低k电介质材料。
14.根据权利要求4所述的方法，其特征在于，
所述第一阻挡层的材料包括SiCN；
所述第二阻挡层的材料包括Ta、TaN或由Ta和TaN组成的叠层。
15.根据权利要求1所述的方法，其特征在于，
所述石墨烯层包括1至30层的石墨烯单原子层。
16.一种互连结构，其特征在于，包括：
衬底；
在所述衬底上的金属互连线；
在所述金属互连线的上表面和侧面上的石墨烯层；和
在所述衬底上并且至少覆盖所述金属互连线的侧面上的石墨烯层的电介质层。
17.根据权利要求16所述的互连结构，其特征在于，所述电介质层不覆盖所述金属互连线的上表面上的石墨烯层。
18.根据权利要求16所述的互连结构，其特征在于，所述电介质层覆盖所述金属互连线的上表面和侧面上的石墨烯层。
19.根据权利要求16所述的互连结构，其特征在于，还包括：
在所述衬底和所述电介质层之间的第一阻挡层；
所述石墨烯层形成在所述金属互连线的上表面和位于所述第一阻挡层之上的侧面上。
20.根据权利要求19所述的互连结构，其特征在于，还包括：
在所述第一阻挡层与所述电介质层之间的非晶碳层。
21.根据权利要求19所述的互连结构，其特征在于，还包括：
在所述金属互连线与所述衬底之间、以及所述金属互连线与所述第一阻挡层之间的第二阻挡层。
22.根据权利要求17所述的互连结构，其特征在于，还包括：
在所述金属互连线的上表面上的石墨烯层与所述电介质层上的用于另一互连结构另一电介质层。
23.根据权利要求17所述的互连结构，其特征在于，还包括：
在所述金属互连线的上表面上的石墨烯层与所述电介质层上的用于另一互连结构的第三阻挡层；
在所述第三阻挡层上的用于另一互连结构另一电介质层。
24.根据权利要求18所述的互连结构，其特征在于，还包括：
在所述电介质层上的用于另一互连结构的另一电介质层。
25.根据权利要求24所述的互连结构，其特征在于，还包括：
在所述电介质层与所述另一电介质层之间的第三阻挡层。
26.根据权利要求16所述的互连结构，其特征在于，
所述石墨烯层包括氟化石墨烯层。
27.根据权利要求16所述互连结构，其特征在于，
所述金属互连线为大马士革结构的金属互连线。
28.根据权利要求16所述的互连结构，其特征在于，
所述金属互连线的材料包括铜；
所述电介质层的材料包括硅的氧化物或低k电介质材料。
29.根据权利要求21所述的互连结构，其特征在于，
所述第一阻挡层的材料包括SiCN；
所述第二阻挡层的材料包括Ta、TaN或由Ta和TaN组成的叠层。
30.根据权利要求16所述的互连结构，其特征在于，
所述石墨烯层包括1至30层的石墨烯单原子层。
CN201610620762.0A 2016-08-01 2016-08-01 互连结构及其制造方法 Active CN107680932B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610620762.0A CN107680932B (zh) 2016-08-01 2016-08-01 互连结构及其制造方法
US15/602,699 US11328994B2 (en) 2016-08-01 2017-05-23 Method for fabricating CU interconnection using graphene
EP17183708.1A EP3279931A1 (en) 2016-08-01 2017-07-28 Method for fabricating cu interconnection using graphene
US17/711,760 US11876050B2 (en) 2016-08-01 2022-04-01 Method for fabricating interconnection using graphene

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610620762.0A CN107680932B (zh) 2016-08-01 2016-08-01 互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107680932A true CN107680932A (zh) 2018-02-09
CN107680932B CN107680932B (zh) 2022-05-13

Family

ID=59501270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610620762.0A Active CN107680932B (zh) 2016-08-01 2016-08-01 互连结构及其制造方法

Country Status (3)

Country Link
US (2) US11328994B2 (zh)
EP (1) EP3279931A1 (zh)
CN (1) CN107680932B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354955B2 (en) * 2017-06-19 2019-07-16 Qualcomm Incorporated Graphene as interlayer dielectric
KR20200012237A (ko) 2018-07-26 2020-02-05 삼성전자주식회사 배선 구조체 및 이를 적용한 전자소자
US11094631B2 (en) * 2018-10-25 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene layer for reduced contact resistance
US20220068703A1 (en) * 2020-08-25 2022-03-03 Qualcomm Incorporated Metal interconnect wrap around with graphene

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183940A1 (en) * 2002-03-29 2003-10-02 Junji Noguchi Semiconductor device and a method of manufacturing the same
US20110291284A1 (en) * 2010-05-27 2011-12-01 International Business Machines Corporation INTERCONNECT STRUCTURE WITH AN OXYGEN-DOPED SiC ANTIREFLECTIVE COATING AND METHOD OF FABRICATION
CN102437105A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 具有部分冗余通孔的集成电路制作方法及集成电路
US20120309143A1 (en) * 2009-07-07 2012-12-06 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
CN103208425A (zh) * 2013-03-22 2013-07-17 中国科学院上海微系统与信息技术研究所 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
CN103296006A (zh) * 2012-02-24 2013-09-11 中国科学院微电子研究所 扩散阻挡层、金属互连结构及其制造方法
US20130302978A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Method of forming a graphene cap for copper interconnect structures
US20140024211A1 (en) * 2012-07-18 2014-01-23 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
CN103928392A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 局部互连结构的制作方法
CN103943599A (zh) * 2013-01-17 2014-07-23 中国科学院微电子研究所 互连结构及其制造方法
CN103996651A (zh) * 2013-02-19 2014-08-20 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN104124164A (zh) * 2013-04-27 2014-10-29 中国科学院微电子研究所 半导体器件及其制造方法
US20150279747A1 (en) * 2014-03-27 2015-10-01 Fujitsu Limited Semiconductor manufacturing method and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8202783B2 (en) * 2009-09-29 2012-06-19 International Business Machines Corporation Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication
EP3155659A4 (en) * 2014-06-13 2018-02-21 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183940A1 (en) * 2002-03-29 2003-10-02 Junji Noguchi Semiconductor device and a method of manufacturing the same
US20120309143A1 (en) * 2009-07-07 2012-12-06 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US20110291284A1 (en) * 2010-05-27 2011-12-01 International Business Machines Corporation INTERCONNECT STRUCTURE WITH AN OXYGEN-DOPED SiC ANTIREFLECTIVE COATING AND METHOD OF FABRICATION
CN102437105A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 具有部分冗余通孔的集成电路制作方法及集成电路
CN103296006A (zh) * 2012-02-24 2013-09-11 中国科学院微电子研究所 扩散阻挡层、金属互连结构及其制造方法
CN104428893A (zh) * 2012-05-10 2015-03-18 三星电子株式会社 用于铜互连结构的石墨烯盖
US20130302978A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Method of forming a graphene cap for copper interconnect structures
US20140024211A1 (en) * 2012-07-18 2014-01-23 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
CN103579097A (zh) * 2012-07-18 2014-02-12 国际商业机器公司 形成互连结构的方法及互连结构
CN103928392A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 局部互连结构的制作方法
CN103943599A (zh) * 2013-01-17 2014-07-23 中国科学院微电子研究所 互连结构及其制造方法
CN103996651A (zh) * 2013-02-19 2014-08-20 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN103208425A (zh) * 2013-03-22 2013-07-17 中国科学院上海微系统与信息技术研究所 一种石墨烯调制的高K金属栅Ge基MOS器件的制作方法
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
CN104124164A (zh) * 2013-04-27 2014-10-29 中国科学院微电子研究所 半导体器件及其制造方法
US20150279747A1 (en) * 2014-03-27 2015-10-01 Fujitsu Limited Semiconductor manufacturing method and semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
肖丙刚,谢治毅,孙润亮: "基于石墨烯的隔离器理论设计与分析", 《浙江大学学报(工学版)》 *

Also Published As

Publication number Publication date
EP3279931A1 (en) 2018-02-07
CN107680932B (zh) 2022-05-13
US11328994B2 (en) 2022-05-10
US20220223537A1 (en) 2022-07-14
US11876050B2 (en) 2024-01-16
US20180033734A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
US9673087B2 (en) Interconnect structures incorporating air-gap spacers
US7741226B2 (en) Optimal tungsten through wafer via and process of fabricating same
US9142505B2 (en) Method and apparatus for back end of line semiconductor device processing
TWI645506B (zh) 形成具有氣隙之半導體元件的方法
CN107564888B (zh) 互连结构及其制造方法
US11967527B2 (en) Fully aligned subtractive processes and electronic devices therefrom
JP2006173637A (ja) ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成
US9293363B2 (en) Methods and structures for back end of line integration
CN107680932A (zh) 互连结构及其制造方法
TWI423412B (zh) 半導體裝置
JP2018207110A (ja) 二重金属電力レールを有する集積回路の製造方法
CN105489590A (zh) 嵌入式金属-绝缘体-金属电容器
CN107230658B (zh) 形成具有扩展空气间隙的半导体器件的方法
US11495538B2 (en) Fully aligned via for interconnect
US20200227272A1 (en) Interconnect Structure with Porous Low K Film
JP7308819B2 (ja) タングステン酸化還元による、シームのないタングステン充填
CN105321814A (zh) 导电元件结构和方法
US20160163589A1 (en) Methods of manufacturing semiconductor devices including conductive structures
US10204860B2 (en) Semiconductor device with graphene encapsulated metal and method therefor
JP2005129937A (ja) 低ｋ集積回路相互接続構造
US11990365B2 (en) Method for manufacturing semiconductor device
JP2014072228A (ja) 半導体装置の製造方法
US20230178379A1 (en) Film deposition for patterning process
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
CN106505039A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant