CN103996651A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103996651A
CN103996651A CN201310182466.3A CN201310182466A CN103996651A CN 103996651 A CN103996651 A CN 103996651A CN 201310182466 A CN201310182466 A CN 201310182466A CN 103996651 A CN103996651 A CN 103996651A
Authority
CN
China
Prior art keywords
insulating material
graphene
carbon
layer based
conductive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310182466.3A
Other languages
English (en)
Other versions
CN103996651B (zh
Inventor
杨士亿
李明翰
李香寰
吴宪昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103996651A publication Critical patent/CN103996651A/zh
Application granted granted Critical
Publication of CN103996651B publication Critical patent/CN103996651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括：提供包括形成在第一绝缘材料中的导电部件和设置在第一绝缘材料上方的第二绝缘材料的工件。第二绝缘材料具有在导电部件上方的开口。该方法包括：在第二导电材料中的开口内的导电部件的暴露顶面上方形成基于石墨烯的导电层，并且在第二绝缘材料中的开口的侧壁上方形成基于碳的粘合层。在图案化第二绝缘材料中的基于石墨烯的导电层和基于碳的粘合层上方形成碳纳米管（CNT）。

Description

半导体器件及其制造方法
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其制造方法。
背景技术
半导体器件用于各种电子应用中使用，诸如，个人计算机、蜂窝电话、数码相机以及其他电子设备。通常通过在半导体衬底上方顺序地沉积绝缘或介电层、导电层以及半导体材料层，并且使用光刻图案化多种材料层以在其上形成电路部件和元件来制造半导体器件。
半导体工业通过最小特征尺寸的不断减小来持续改进多种电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成密度，从而允许更多部件被集成到给定区域中。
诸如金属或半导体的导电材料用于半导体器件中，以制作集成电路的电连接。多年来，铝被用作电连接的导电材料的金属，并且二氧化硅被用作绝缘体。然而，由于器件尺寸减小，不得不改变导体和绝缘体的材料，以改进器件性能。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种制造半导体器件的方法，所述方法包括：提供包括形成在第一绝缘材料中的导电部件和设置在所述第一绝缘材料上方的第二绝缘材料的工件，所述第二绝缘材料具有在所述导电部件上方的开口；在所述第二绝缘材料中的所述开口内的所述导电部件的暴露顶面上方形成基于石墨烯的导电层；在所述第二绝缘材料中的所述开口的侧壁上方形成基于碳的粘合层；以及在图案化的所述第二绝缘材料中的所述基于石墨烯的导电层和所述基于碳的粘合层上方形成碳纳米管（CNT）。
该方法进一步包括：同时形成所述基于石墨烯的导电层和所述基于碳的粘合层。
在该方法中，形成所述基于石墨烯的导电层和形成所述基于碳的粘合层包括气相生长工艺。
在该方法中，形成所述基于石墨烯的导电层和形成所述基于碳的粘合层包括选自基本由化学汽相沉积（CVD）、常压CVD（APCVD）、次大气压力下的低压CVD（LPCVD）、等离子体增强CVD（PECVD）、原子层CVD（ALCVD）及它们的组合所构成的组中的工艺。
在该方法中，形成所述基于石墨烯的导电层包括：形成多个石墨烯薄片（GS）。
在该方法中，形成所述基于碳的粘合层包括：形成无定形碳。
在该方法中，形成所述基于石墨烯的导电层包括：形成第一基于石墨烯的导电层，并且所述方法进一步包括：在所述CNT的顶面上形成第二基于石墨烯的导电层。
根据本发明的另一方面，提供了一种制造半导体器件的方法，所述方法包括：在工件上方形成第一绝缘材料；在所述第一绝缘材料中形成导电部件；在所述导电部件和所述第一绝缘材料上方形成第二绝缘材料；图案化所述第二绝缘材料，以暴露所述导电部件的顶面的一部分；在所述导电部件的暴露顶面上方形成基于石墨烯的导电层并且同时在图案化的第二绝缘材料的侧壁上形成基于碳的粘合层；以及在所述图案化的第二绝缘材料中的所述基于石墨烯的导电层和所述基于碳的粘合层上方形成多个碳纳米管（CNT）。
在该方法中，形成所述导电部件包括：镶嵌工艺和金属蚀刻工艺。
在该方法中，同时形成所述基于石墨烯的导电层和所述基于碳的粘合层包括使用CH4+H2+Ar。
在该方法中，形成所述多个CNT包括：形成通孔互连件。
在该方法中，形成所述基于石墨烯的导电层减小所述通孔互连件的接触阻抗。
在该方法中，所述导电部件包括第一导电部件；所述方法进一步包括：在所述多个CNT和所述第二绝缘材料上方形成第三绝缘材料，图案化所述第三绝缘材料以在所述多个CNT的每一个的顶面上方形成开口，以及在图案化的第三绝缘材料中形成导电材料；并且所述图案化的第三绝缘材料中的所述导电材料包括第二导电部件。
该方法进一步包括：在所述第二绝缘材料和所述多个CNT上方形成导电材料，并且形成所述导电材料包括：通过所述导电材料密封所述多个CNT。
根据本发明的又一方面，提供了一种半导体器件，包括：工件，包括设置在第一绝缘材料中的导电部件和设置在所述第一绝缘材料上方的第二绝缘材料，所述第二绝缘材料具有在所述导电部件上方的开口；基于石墨烯的导电层，在所述第二绝缘材料中的所述开口内设置在所述导电部件的暴露顶面上方；基于碳的粘合层，设置在所述第二绝缘材料中的所述开口的侧壁上方；以及碳纳米管（CNT），在图案化的第二绝缘材料内设置在所述基于石墨烯的导电层和所述基于碳的粘合层上方。
在该半导体器件中，所述导电部件包括选自基本由Cu、Fe、Co、Ni、它们的合金及它们的组合所构成的组的材料。
在该半导体器件中，所述导电部件包括第一导电部件，进一步包括设置在第三绝缘材料内的第二导电部件，所述第二导电部件设置在所述CNT上方。
在该半导体器件中，所述第二导电部件包括选自基本由Au、Ag、Al、Cu、Fe、Co、Ni、它们的合金以及它们的组合所构成的组的材料。
在该半导体器件中，所述基于石墨烯的导电层包括第一基于石墨烯的导电层，并且所述半导体器件进一步包括：设置在所述第二导电部件和所述CNT之间的第二基于石墨烯的导电层。
在该半导体器件中，所述CNT包括第一CNT，并且所述半导体器件进一步包括设置在多个所述第三绝缘材料内的多个所述第二导电部件，并且第二CNT设置在多个所述第二导电部件中的相邻第二导电部件之间。
附图说明
为了更完整地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1是根据本发明的一些实施例的包括多个碳纳米管（CNT）的半导体器件的透视图；
图2至图6是根据一些实施例处于各个制造阶段的制造半导体器件的方法的截面图；
图7是根据一些实施例的包括多个石墨烯薄片（GS）的基于石墨烯的导电层的透视图；
图8至图10是根据一些实施例处于各个制造阶段的制造半导体器件的方法的截面图；
图11至图13是根据一些实施例处于各个制造阶段的制造半导体器件的方法的截面图；
图14和图15是根据一些实施例处于各个制造阶段的制造半导体器件的方法的截面图；
图16是根据一些实施例的半导体器件的截面图；以及
图17是根据一些实施例制造半导体器件的方法的流程图。
除非另外指定，否则不同附图中的相应的参考标号和符号通常指的是相应的部件。绘制附图以清楚地示出实施例的相关方面并且不必按比例绘制附图。
具体实施方式
以下详细地论述本发明的一些实施例的制造和使用。然而，应该理解，本发明提供许多可以在各种具体环境中实现的可应用发明思想。所论述的具体实施例仅示出了制造和使用本发明的特定方式，而没有限定本发明的范围。
本发明的一些实施例涉及半导体器件及其制造方法。本文中将描述具有作为通孔互连的碳纳米管（CNT）的新型半导体器件。
图1是根据本发明的一些实施例包括多个CNT 120的半导体器件100的透视图。半导体器件100包括工件102和设置在工件102上方的绝缘材料104。根据一些实施例，导电部件106形成在绝缘材料104的一部分上方。在其他实施例中，在绝缘材料104的整个厚度内形成导电部件106。基于石墨烯的导电层110设置在导电部件106的至少一部分上方。多个CNT120形成在绝缘材料（图1中未示出；参见图8所示的绝缘材料114）内的基于石墨烯的导电层110上方。本发明的实施例包括形成基于石墨烯的导电层110，在绝缘材料114（在图1中也未示出；参见图8所示的基于碳的粘合层112）中的开口的侧壁上方形成基于碳的粘合层，以及形成CNT 120的方法，以在本文中进一步进行描述。
图2至图6是根据一些实施例处于各个制造阶段的制造半导体器件100的方法的截面图。为了制造半导体器件100，首先，如图2所示，提供工件102。例如，工件102可以包括含有硅或其他半导体材料的半导体衬底，并且可以被绝缘层覆盖。工件102还可以包括未示出的其他有源部件或电路。例如，工件102可以包括单晶硅上方的氧化硅。工件102可以包括其他导电层或其他半导体元件，例如，晶体管、二极管等。作为实例，可以使用化合物半导体、GaAs、InP、Si/Ge或SiC代替硅。作为实例，工件102可以包括绝缘体上硅（SOI）或绝缘体上锗（GOI）衬底。
也如图2所示，第一绝缘材料104形成在工件102上方。作为实例，第一绝缘材料104可以包括二氧化硅、氮化硅、其他绝缘材料、或它们的组合或多层。在一些实施例中，第一绝缘材料104包括介电常数或k值小于二氧化硅的介电常数的低介电常数（k）绝缘材料，其介电常数约为3.9。在其他实施例中，第一绝缘材料104包括具有k值为约2.5或更小的超低-k（ELK）绝缘材料。可选地，第一绝缘材料104可以包括其他材料并且可以包括其他k值。第一绝缘材料104包括约0.1nm至约20nm的厚度，但是可选地，第一绝缘材料104可以包括其他尺寸。作为实例，可以使用化学汽相沉积（CVD）、等离子体增强CVD（PECVD）或它们的组合来形成或沉积第一绝缘材料104。可选地，其他方法可以用于形成第一绝缘材料104。在一些实施例中，例如，第一绝缘材料104包括通孔层金属间电介质（IMD）。
接下来，将描述用于在第一绝缘材料104内形成导电部件106的镶嵌工艺。使用光刻通过导电部件的图案来图案化第一绝缘材料104。例如，可以在第一绝缘材料104上方形成光刻胶层（未示出），并且通过暴露至通过其上设置有期望图案的光刻掩模传送或从该光刻掩模反射的能量来图案化光刻胶层。该光刻胶层被显影，被曝光（或未被曝光，取决于该光刻胶层包括负性光刻胶还是正性光刻胶）并且使用蚀刻和/或灰化工艺被去除。然后，将该光刻胶层用作蚀刻掩模，以蚀刻掉第一绝缘材料104的多部分，在第一绝缘材料104内形用于导电部件106的图案。在一些实施例中，如图2的104’处的阴影（例如，虚线）所示，仅图案化或去除第一绝缘材料104的顶部。
也如图2所示，在图案化的第一绝缘材料104上方形成导电材料106。在一些实施例中，导电材料106包括Cu、Fe、Co、Ni、它们的合金、或它们的组合或多层。可选地，导电材料106可以包括其他材料。导电材料106填充第一绝缘材料104中的图案并且还覆盖第一绝缘材料104的顶面。可以使用CVD、物理汽相沉积（PVD）、电化学镀（ECP）、非电镀、它们的组合、或其他方法来形成导电材料106。
化学机械抛光（CMP）工艺和/或蚀刻工艺被用于从绝缘材料104的顶面上方去除导电材料106，如图3所示，保留设置在绝缘材料104内的导电部件106。在一些实施例中，导电部件106包括导线，该导线在所示的视图中在纸张内和外延伸预定距离。导电部件106可以可选地包括具有弯曲图案（meandering pattern）的导线。还如图3所示，在将CMP工艺和/或蚀刻工艺用于从绝缘材料104的顶面去除导电材料106期间被还去除绝缘材料104的顶部或使该绝缘材料104的顶部凹进。可选地，绝缘材料104可以不凹进，并且包括导电部件106的导电材料106的顶面可以与绝缘材料104的顶面基本共面（附图中未示出）。
可选地，可以使用减成法工艺形成导电部件106（附图中也未示出）。例如，导电材料106可以形成在工件102上方，然后使用光刻工艺图案化导电材料106。第一绝缘材料104形成在导电材料106上方，例如，介于相邻导电部件106之间。在一些附图中仅示出一个导电部件106；然而，在一些实施例中，在半导体器件100的工件102的整个表面上形成多个导电部件106（参见图16）。
再次参考图3，在导电部件106和第一绝缘材料104上方形成第二绝缘材料114。第二绝缘材料114可以包括所述的用于第一绝缘材料104的类似材料，并且可以使用所述的用于第一绝缘材料104的类似方法来形成该第二绝缘材料114。第二绝缘材料114包括约1nm至约100nm的厚度，但是可选地，第一绝缘材料104可以包括其他尺寸。
如图4所示，使用光刻工艺图案化第二绝缘材料114，以在导电部件106的至少一部分上方形成开口，并且暴露导电材料106的顶面。
接下来，在第二绝缘材料114中的开口内的导电部件106的暴露顶面上方形成基于石墨烯的导电层110，并且如图5所示，在第二绝缘材料114中的开口的侧壁上方形成基于碳的粘合层112。在一些实施例中，同时形成导电部件106的暴露顶面上方的基于石墨烯的导电层110和图案化的第二绝缘材料114的侧壁上的基于碳的粘合层112。在一些实施例中，还在第二绝缘材料114的顶面上形成基于碳的粘合层112。在一些实施例中，使用碳沉积工艺116形成基于石墨烯的导电层110和基于碳的粘合层112。在一些实施例中，使用气相生长工艺形成基于石墨烯的导电层110和基于碳的粘合层112。在一些实施例中，例如，使用CVD、常压CVD（APCVD）、在次大气压力下的低压CVD（LPCVD）、PECVD、原子层CVD（ALCVD）、或它们的组合来形成基于石墨烯的导电层110和基于碳的粘合层112。在一些实施例中，基于石墨烯的导电层110和基于碳的粘合层112使用CH4+H2+Ar形成。可选地，其他方法可以用于形成基于石墨烯的导电层110和基于碳的粘合层112。
图6是图5所示的半导体器件100接近导电部件106的顶面的部分的更详细截面图。为了形成基于石墨烯的导电层110，将CH4+H2+Ar的气流引入正处理半导体器件100的室中。在时间周期122处，在导电部件106的顶面上扩散CH4（例如，作为接近该表面的气体层，位于反应控制区中），并且到达导电部件106的顶面。在时间周期124处，CH4内的C被吸附在导电部件106的表面上，并且C分子被分解为活性碳物质（active carbonspecies）。活性碳物质扩散至催化剂（例如，包括Cu、Fe、Co、Ni、它们的合金或它们的组合的导电部件106的材料）的表面，或者活性碳物质扩散到接近导电部件106的顶面的催化剂中，以形成石墨烯薄片（GS）材料的石墨烯晶格。从该表面释放诸如H的非活性物质（inactive species）并且形成分子氢。在时间周期126处，分子氢（H2）通过边界层远离导电部件106的顶面扩散并且通过大量气流118清除。
图7是根据一些实施例的包括多个石墨烯薄片（GS）的基于石墨烯的导电层110的透视图。根据一些实施例，例如，基于石墨烯的导电层110包括形成在导电部件106的顶面上的一个或多个石墨烯薄片128。例如，在一些实施例中，基于石墨烯的导电层110包括通过选择性生长所形成的几层石墨烯薄片128。在一些实施例中，石墨烯薄片128是均匀和连续的，并且通过从下到上逐层生长形成该石墨烯薄片128。在一些实施例中，基于石墨烯的导电层110的厚度介于约0.1nm和约20nm之间。可选地，基于石墨烯的导电层110可以包括其他材料和尺寸，并且可以使用其他方法形成该基于石墨烯的导电层110。
在形成基于石墨烯的导电层110的石墨烯薄片128的同时，由于将CH4+H2+Ar引入半导体器件100，所以在第二绝缘材料114中的图案或开口的侧壁上形成基于碳的粘合层112（再次参考图5）。在一些实施例中，基于碳的粘合层112包括厚度介于约0.1nm和约20nm之间的无定形碳。可选地，基于碳的粘合层112可以包括其他材料和尺寸。
图8至图10是在图5、图6和图7所示的制造步骤之后，根据一些实施例处于各个制造阶段的制造半导体器件100的方法的截面图。如图8所示，在基于石墨烯的导电层110上方沉积催化剂111。催化剂111包括约1nm诸如Fe的材料，但是催化剂111可以可选地包括其他材料和尺寸。在第二绝缘材料114中的图案或开口的底面中以及在第二绝缘材料114的顶面上，但是不在第二绝缘材料114中的图案或开口的侧壁上形成催化剂111。然后，还如图8所示，在催化剂111上方以及在基于石墨烯的导电层110上方生长碳纳米管（CNT）。化学机械抛光半导体器件100，以从第二绝缘材料114的顶面上方去除多余的CNT 120材料和催化剂111。CNT 120可以包括延伸通过第二绝缘材料114的厚度的几十或几百个CNT。在一些实施例中，CNT 120是导电的并且包括空心导管。在一些实施例中，CNT 120包括在下面的导电部件106和上面的导电部件136（参见图10）之间形成的通孔互连件。在一些实施例中，优选地，基于石墨烯的导电层110减小包括通孔互连件的CNT 120的接触电阻。
在一些实施例中，使用镶嵌工艺形成上面的导电部件136。如图9所示，在CNT 120和第二绝缘材料114上方形成第三绝缘材料124。在一些实施例中，通过用于在CNT 120的顶面上方形成的导电部件136的图案来图案化第三绝缘材料124。在一些实施例中，在图案化第三绝缘材料124之后，湿清洁工艺用于清理半导体器件100。如图9中的虚线所示，导电材料136沉积或形成在第三绝缘材料124上方。CMP工艺和/或蚀刻工艺用于从第三绝缘材料124的顶面上方去除多余的导电材料136，以如图10所示，保留在CNT 120上方的第三绝缘材料124内所形成的导电部件136。在一些实施例中，电化学镀（ECP）工艺被用于形成导电部件136。在这些实施例中，可以不需要CMP工艺和/或蚀刻工艺。还可以使用金属蚀刻（subtractive etch）工艺来形成导电部件136。在一些实施例中，如对于导电部件106所述的，导电部件136包括导线或迹线。在一些实施例中，在半导体器件100的表面上方形成多个导电部件136。例如，在一些实施例中，导电部件136包括Au、Ag、Al、Cu、Fe、Co、Ni、它们的合金、或者使用用于导电部件106所述的类似方法形成的它们的组合或多层。可选地，导电部件136可以包括其他材料，并且可以使用其他方法来形成该导电部件136。
再次参考图1，示出在导电部件106上方所形成的多组CNT 120的透视图。可以第二绝缘材料114内的单个导电部件106的顶面上方形成多个图案，并且在多个图案中的每个内均形成多个CNT 120。如图1所示，可以在单个导电部件106上方形成CNT 120的图案的阵列。例如，在半导体器件100的俯视图中，CNT 120的阵列可以包括正方形或矩形形状。在俯视图中，可选地，阵列可以包括其他形状，诸如，圆形、椭圆形、梯形、或其他形状。
在图10所示的实施例中，未填充包括空心导管的CNT 120的空隙。在其他实施例中，通过诸如金属的导电材料填充CNT 120的空隙。例如，金属密封CNT 120。图11至图13是根据本发明的一些实施例处于各个制造阶段的制造半导体器件100的方法的截面图，其中，通过诸如Cu或Cu合金的金属来密封CNT 120，但是可以使用其他金属。在图8所示的制造工艺步骤之后，如图11所示，使用ALD工艺或其他共形沉积工艺在CNT120空隙内形成包括金属的导电材料136’。导电材料136’填充或密封图8所示的CNT 120的空隙，以形成图11所示的密封的CNT 140。使用CMP工艺从第二绝缘材料114的顶面上方去除导电材料136’和催化剂111的多余部分，并且在第二绝缘材料114和密封的CNT 140上方沉积或形成第三绝缘材料124。第三绝缘材料124被图案化为用于导电部件136，并且如图9和图10所示的实施例所述，例如，使用ECP工艺或其他工艺在该图案内形成导电部件136。
在其他实施例中，如图14和图15所示，附加的基于石墨烯的导电层110’’包括在半导体器件100中，这两幅附图是根据一些实施例处于各个制造阶段的制造半导体器件100的方法的截面图。例如，基于石墨烯的导电层110在本文中还被称为第一基于石墨烯的导电层110。在沉积第三绝缘材料124并且通过参考图9所述的导电部件136的图案图案化第三绝缘材料124之后，如图14所示，在导电部件136的图案的底部中形成第二基于石墨烯的导电层110’’。在一些实施例中，使用PECVD形成第二基于石墨烯的导电层110’’。在多个CNT 120的顶面上方以及第三绝缘材料124的一部分的顶面上方形成第二基于石墨烯的导电层110’’。
在其他实施例中，使用如先前实施例所述的形成第一基于石墨烯的导电层110和基于碳的粘合层112的类似气相生长工艺来形成第二基于石墨烯的导电层110’’。在一些实施例中，基于碳的粘合层112在本文中还被称为第一基于碳的粘合层112。如图14中的虚线所示，形成第二基于石墨烯的导电层110’’导致在图案化的第三绝缘材料124的侧壁上形成第二基于碳的粘合层112’’。
然后，如果包括第二基于碳的粘合层112’’，则在第二基于石墨烯的导电层110’’或在第二基于石墨烯的导电层110’’和第二基于碳的粘合层112’’上方形成导电部件136。如图15所示，导电部件136包括使用先前实施所述的类似方法形成的第二导电部件136。在一些实施例中，使用ECP工艺形成导电部件136。如先前实施例的其他方法也可以用于形成导电部件136。第二基于石墨烯的导电层110’’设置在CNT 120和第二导电部件136之间。
图16是根据一些实施例的半导体器件100的截面图。分别在半导体器件100的通孔层Vx和Vx+1中形成多个CNT 120和120’层或多个密封的CNT140和140’层。CNT 120和120’或密封的CNT 140和140’中的通孔层Vx和Vx+1的每个都分别设置在两个导线层Mx和Mx+1或Mx+1和Mx+2之间。图16中仅示出了两个通孔层Vx和Vx+1和三个导线层Mx、Mx+1和Mx+2；可选地，更多通孔层和导线层可以包括在半导体器件100的互连结构中。在一些实施例中，在半导体器件100的后道工序（BEOL）工艺中形成包括通孔层Vx和Vx+1和导线层Mx、Mx+1、以及Mx+2的互连层。催化剂111（在图16中未示出；参见图10）可以设置在基于石墨烯的导电层110和CNT 120或140之间。同样地，例如，催化剂（未示出）还可以设置在基于石墨烯的导电层110’和CNT 120’或140’之间。
图16所示的实施例还示出了可以使用双镶嵌工艺形成的导电部件106和136以及CNT 120或120’或密封的CNT 140或140’。例如，可以使用两个图案化步骤在单个绝缘材料114中形成导电部件106和CNT 120或密封的CNT 140的图案，并且可以使用本文中所述的方法来处理和填充图案化的绝缘材料114。同样地，可以使用两个图案化步骤在单个绝缘材料124中形成导电部件136和CNT 120’或密封的CNT 140’的图案，并且可以使用本文中所述的方法处理和填充图案化的绝缘材料124。在单个绝缘材料134中形成导电部件136’的顶层。可选地，可以在单独的绝缘材料内形成每个通孔层Vx和Vx+1和每个导线层Mx、Mx+1和Mx+2（未示出）。
在一些实施例中，CNT 120之一包括第一CNT 120。半导体器件100包括设置在多个第三绝缘材料124和134内的多个第二导电部件136和136’。如图16所示，第二CNT 120’设置在多个第二导电部件136和136’中的每个相邻的第二导电部件之间。
图17是根据一些实施例的制造半导体器件100的方法的流程图160，在图4、图5和图8中也示出了该方法。在步骤162中，提供工件102，该衬底包括形成在第一绝缘材料104中的导电部件106和设置在第一绝缘材料104上方的第二绝缘材料114，第二绝缘材料114具有位于导电部件106上方的开口（参见图4）。在步骤164中，在第二绝缘材料114中的开口内的导电部件106的暴露顶面上方形成基于石墨烯的导电层110（参见图5）。在步骤166中，在第二绝缘材料114中的开口的侧壁上方形成基于碳的粘合层112（还参见图5）。在步骤168中，在基于石墨烯的导电层110和基于碳的粘合层112上方的图案化的第二绝缘材料114中形成CNT 120（参见图8）。
本发明的一些实施例包括形成半导体器件100的方法，并且还包括使用本文中所述的方法制造的半导体器件100。
本发明的一些实施例的优点包括提供包括CNT 120或140的新型半导体器件100，CNT 120或140包括基于石墨烯的导电层110和基于碳的粘合层112。公开了新型CNT集成方案，其中，基于石墨烯的导电层110减小了由新型CNT 120或140所形成的通孔互连件的接触电阻。由新型CNT120或140形成的通孔互连件具有超低接触电阻。包括CNT 120或140的通孔互连件具有大电流密度、优良的抗电迁移（EM）、以及较好电、热、以及机械性能。用于基于石墨烯的导电层110的形成方法导致共形和均匀沉积基于石墨烯的导电层110，从而随后改进CNT 120或140的生长工艺。同时形成基于石墨烯的导电层110和基于碳的粘合层112的方法是简单的、有效的以及可控制的。在一些实施例中，基于石墨烯的导电层110用作改进膜粘合性的导电胶层，从而导致减小导电部件106、基于石墨烯的导电层110、以及CNT 120或140的界面电阻。在一些实施例中，用于形成基于石墨烯的导电层110的制备方法包括CVD、APCVD、LPCVD、PECVD、或ALCVD方法，从而可非常好地控制且经济。而且，在制造工艺流程中可容易地实现新型半导体器件100结构和设计。
根据本发明的一些实施例，制造半导体器件的方法包括：提供包括形成在第一绝缘材料中的导电部件和设置在第一绝缘材料上方的第二绝缘材料的工件，第二绝缘材料具有在导电部件上方的开口。该方法包括：在第二导电材料中的开口内的导电部件的暴露顶面上方形成基于石墨烯的导电层，并且在第二绝缘材料中的开口的侧壁上方形成基于碳的粘合层。在图案化的第二绝缘材料中的基于石墨烯的导电层和基于碳的粘合层上方形成CNT。
根据其他实施例，制造半导体器件的方法包括：在工件上方形成第一绝缘材料，在第一绝缘材料中形成导电部件，以及在导电部件和第一绝缘材料上方形成第二绝缘材料。该方法包括：图案化第二绝缘材料，以暴露导电部件的顶面的一部分，以及在导电部件的暴露顶面上方形成基于石墨烯的导电层以及在图案化的第二绝缘材料的侧壁上形成基于碳的粘合层。在图案化的第二绝缘材料中的基于石墨烯的导电层和基于碳的粘合层上方形成多个碳纳米管（CNT）。
根据其他实施例，半导体器件包括：工件，包括设置在第一绝缘材料中的导电部件和设置在第一绝缘材料上方的第二绝缘材料，第二绝缘材料具有在导电部件上方的开口。基于石墨烯的导电层设置在第二绝缘材料中的开口内的导电部件的暴露顶面上方。基于碳的粘合层设置在第二绝缘材料中的开口的侧壁上方。在图案化的第二绝缘材料内将CNT设置在基于石墨烯的导电层和基于碳的粘合层上方。
虽然已经详细地描述了本发明的一些实施例，但是应该理解，在不背离由所附权利要求限定的本发明的精神和范围的情况下，本文中可以作出多种改变、替换和更改。例如，本领域技术人员应该很容易地理解，本文中所述的多个特征、功能、工艺、以及材料可以改变，同时仍然保持在本发明的范围内。而且，本申请的范围不旨在限于在说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。本领域普通技术人员通过本发明容易地想到，可以根据本发明利用执行与在本文中描述的相应实施例基本相同的功能或实现与其基本相同的结果的当前存在或随后开发的工艺、机器、制造、材料组分、装置、方法、或步骤根据本发明可以被使用。因此，所附权利要求旨在包括在这样的工艺、机器、制造、材料组分、装置、方法、或步骤的范围内。

Claims (10)

1.一种制造半导体器件的方法，所述方法包括：
提供包括形成在第一绝缘材料中的导电部件和设置在所述第一绝缘材料上方的第二绝缘材料的工件，所述第二绝缘材料具有在所述导电部件上方的开口；
在所述第二绝缘材料中的所述开口内的所述导电部件的暴露顶面上方形成基于石墨烯的导电层；
在所述第二绝缘材料中的所述开口的侧壁上方形成基于碳的粘合层；以及
在图案化的所述第二绝缘材料中的所述基于石墨烯的导电层和所述基于碳的粘合层上方形成碳纳米管（CNT）。
2.根据权利要求1所述的方法，进一步包括：同时形成所述基于石墨烯的导电层和所述基于碳的粘合层。
3.根据权利要求1所述的方法，其中，形成所述基于石墨烯的导电层和形成所述基于碳的粘合层包括气相生长工艺。
4.根据权利要求1所述的方法，其中，形成所述基于石墨烯的导电层和形成所述基于碳的粘合层包括选自基本由化学汽相沉积（CVD）、常压CVD（APCVD）、次大气压力下的低压CVD（LPCVD）、等离子体增强CVD（PECVD）、原子层CVD（ALCVD）及它们的组合所构成的组中的工艺。
5.根据权利要求1所述的方法，其中，形成所述基于石墨烯的导电层包括：形成多个石墨烯薄片（GS）。
6.根据权利要求1所述的方法，其中，形成所述基于碳的粘合层包括：形成无定形碳。
7.根据权利要求1所述的方法，其中，形成所述基于石墨烯的导电层包括：形成第一基于石墨烯的导电层，并且所述方法进一步包括：在所述CNT的顶面上形成第二基于石墨烯的导电层。
8.一种制造半导体器件的方法，所述方法包括：
在工件上方形成第一绝缘材料；
在所述第一绝缘材料中形成导电部件；
在所述导电部件和所述第一绝缘材料上方形成第二绝缘材料；
图案化所述第二绝缘材料，以暴露所述导电部件的顶面的一部分；
在所述导电部件的暴露顶面上方形成基于石墨烯的导电层并且同时在图案化的第二绝缘材料的侧壁上形成基于碳的粘合层；以及
在所述图案化的第二绝缘材料中的所述基于石墨烯的导电层和所述基于碳的粘合层上方形成多个碳纳米管（CNT）。
9.根据权利要求8所述的方法，其中，形成所述导电部件包括：镶嵌工艺和金属蚀刻工艺。
10.一种半导体器件，包括：
工件，包括设置在第一绝缘材料中的导电部件和设置在所述第一绝缘材料上方的第二绝缘材料，所述第二绝缘材料具有在所述导电部件上方的开口；
基于石墨烯的导电层，在所述第二绝缘材料中的所述开口内设置在所述导电部件的暴露顶面上方；
基于碳的粘合层，设置在所述第二绝缘材料中的所述开口的侧壁上方；以及
碳纳米管（CNT），在图案化的第二绝缘材料内设置在所述基于石墨烯的导电层和所述基于碳的粘合层上方。
CN201310182466.3A 2013-02-19 2013-05-16 半导体器件及其制造方法 Active CN103996651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/770,932 US9006095B2 (en) 2013-02-19 2013-02-19 Semiconductor devices and methods of manufacture thereof
US13/770,932 2013-02-19

Publications (2)

Publication Number Publication Date
CN103996651A true CN103996651A (zh) 2014-08-20
CN103996651B CN103996651B (zh) 2017-04-12

Family

ID=51310766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310182466.3A Active CN103996651B (zh) 2013-02-19 2013-05-16 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US9006095B2 (zh)
CN (1) CN103996651B (zh)
TW (1) TWI525671B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275279A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN109103169A (zh) * 2017-06-20 2018-12-28 三星电子株式会社 半导体器件
CN110506333A (zh) * 2017-04-17 2019-11-26 美光科技公司 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法
CN109103169B (zh) * 2017-06-20 2024-06-04 三星电子株式会社 半导体器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640430B2 (en) * 2015-09-17 2017-05-02 Nxp Usa, Inc. Semiconductor device with graphene encapsulated metal and method therefor
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10269706B2 (en) * 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2019057572A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 金属配線の形成方法
CA2985254A1 (en) * 2017-11-14 2019-05-14 Vuereal Inc Integration and bonding of micro-devices into system substrate
KR20220034498A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 반도체 장치
US20220352018A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon-based liner to reduce contact resistance

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102007571A (zh) * 2008-02-25 2011-04-06 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
US20110163296A1 (en) * 2006-01-26 2011-07-07 Pace Salvatore J Cnt-based sensors: devices, processes and uses thereof
CN102130040A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种形成碳纳米管通孔互连金属化接触的方法
CN102403304A (zh) * 2011-12-06 2012-04-04 上海集成电路研发中心有限公司 一种互连结构及其制作方法
CN102795613A (zh) * 2011-05-27 2012-11-28 清华大学 石墨烯-碳纳米管复合结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP4823213B2 (ja) 2005-03-17 2011-11-24 富士通株式会社 半導体パッケージ、およびその製造方法
US8946903B2 (en) * 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
US8716863B2 (en) 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163296A1 (en) * 2006-01-26 2011-07-07 Pace Salvatore J Cnt-based sensors: devices, processes and uses thereof
CN102007571A (zh) * 2008-02-25 2011-04-06 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
CN102130040A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种形成碳纳米管通孔互连金属化接触的方法
CN102795613A (zh) * 2011-05-27 2012-11-28 清华大学 石墨烯-碳纳米管复合结构的制备方法
CN102403304A (zh) * 2011-12-06 2012-04-04 上海集成电路研发中心有限公司 一种互连结构及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. HIRAMATSU ET AL: "nucleation control of carbon nanowalls suing inductively coupled plasma-enhanced chemical vapor deposition", 《JAPANESE JOURNAL OF APPLIED PHYSICS》, vol. 52, 21 January 2013 (2013-01-21) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275279A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN110506333A (zh) * 2017-04-17 2019-11-26 美光科技公司 集成电路构造及在一对结构之间横向形成竖向延伸的导体的方法
CN109103169A (zh) * 2017-06-20 2018-12-28 三星电子株式会社 半导体器件
CN109103169B (zh) * 2017-06-20 2024-06-04 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
TW201434080A (zh) 2014-09-01
TWI525671B (zh) 2016-03-11
US9484302B2 (en) 2016-11-01
CN103996651B (zh) 2017-04-12
US20150200164A1 (en) 2015-07-16
US20140235049A1 (en) 2014-08-21
US9006095B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
CN103996651B (zh) 半导体器件及其制造方法
US20190326170A1 (en) Self-aligned via interconnect structures
CN109216262B (zh) 半导体装置的内连结构与其形成方法
TWI449128B (zh) 積體電路結構及其製造方法
CN107154395A (zh) 半导体结构及其制造方法
CN103545248A (zh) 半导体器件的制造方法
US7989286B2 (en) Electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof
JP2013529859A (ja) 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
CN102299096B (zh) 半导体器件的接触的制造方法及具有该接触的半导体器件
CN105531812B (zh) 通过选择性沉积形成的超薄金属线
CN103000575A (zh) 一种铜互连结构及其形成方法
CN104517894B (zh) 半导体结构及其形成方法
CN105826361B (zh) 半导体器件及其制造方法
US11552018B2 (en) Chemical direct pattern plating method
US20080164611A1 (en) Method for making an integrated circuit having a via hole
CN105047600B (zh) 半导体结构及其制造方法
CN103515354B (zh) 用于低接触电阻碳纳米管互连件的装置和方法
CN107170826A (zh) 半导体装置结构的形成方法
TWI548041B (zh) 半導體裝置及在半導體裝置內製造金屬接觸及生成奈米碳管結構以連接半導體終端與金屬層的方法
US20230215807A1 (en) Chemical direct pattern plating method
KR100713916B1 (ko) 반도체 소자의 제조방법
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法
KR100843145B1 (ko) 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
CN102779754A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant