KR100843145B1 - 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치 Download PDF

Info

Publication number
KR100843145B1
KR100843145B1 KR1020060123086A KR20060123086A KR100843145B1 KR 100843145 B1 KR100843145 B1 KR 100843145B1 KR 1020060123086 A KR1020060123086 A KR 1020060123086A KR 20060123086 A KR20060123086 A KR 20060123086A KR 100843145 B1 KR100843145 B1 KR 100843145B1
Authority
KR
South Korea
Prior art keywords
buffer layer
layer
etching
interlayer insulating
catalyst layer
Prior art date
Application number
KR1020060123086A
Other languages
English (en)
Other versions
KR20080051623A (ko
Inventor
이선우
변경래
이준영
김중현
최영문
윤홍식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060123086A priority Critical patent/KR100843145B1/ko
Priority to DE102007050843A priority patent/DE102007050843A1/de
Priority to US11/924,308 priority patent/US20090146304A1/en
Priority to CN2007101678182A priority patent/CN101179050B/zh
Publication of KR20080051623A publication Critical patent/KR20080051623A/ko
Application granted granted Critical
Publication of KR100843145B1 publication Critical patent/KR100843145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 집적 회로 장치의 제조 방법이 제공된다. 반도체 집적 회로 장치의 제조 방법은 반도체 기판 상에 하부 배선, 촉매층 및 버퍼층을 차례로 형성하고, 버퍼층을 덮도록 층간 절연막을 형성하고, 층간 절연막을 관통하여 버퍼층의 일부 상면이 노출되도록 콘택홀을 형성하고, 콘택홀에 의해 노출된 버퍼층을 제거하여, 촉매층을 노출시키고, 콘택홀에 의해 노출된 촉매층에서부터 탄소 나노 튜브를 성장시켜 콘택홀을 매립하는 것을 포함한다.
반도체 집적 회로 장치, 탄소 나노 튜브

Description

반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된 반도체 집적 회로 장치{Method of fabricating semiconductor integrated circuit device and semiconductor integrated circuit device by the same}
도 1a 내지 도 7b는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 집적 회로 장치의 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
100: 반도체 기판 200, 201, 202: 구조물
210: 하부 배선 210a: 하부 배선용 도전막
212: 다마신 배선 220: 촉매층
220a: 촉매층용 도전막 230, 232: 버퍼층
310: 층간 절연막 312: 제1 층간 절연막
314: 제2 층간 절연막 320: 콘택홀
330: 탄소 나노 튜브
본 발명은 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된 반도체 집적 회로 장치에 관한 것으로, 더욱 상세하게는 특성이 향상된 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된 반도체 집적 회로 장치에 관한 것이다.
반도체 소자의 고집적화가 요구되면서 반도체 소자의 디자인 룰(design rule)이 급속하게 감소되고 있으며, 반도체 소자가 고속화되고 있다. 이에 따라 배선의 선폭이 좁아지고 전류 밀도가 높아지게 되어, 보다 특성이 우수한 배선 소재가 필요하게 되었다.
탄소 나노 튜브는 전기 전도 특성이 우수하고, 갭필(gap fill) 특성이 탁월하여, 반도체 소자의 배선으로 사용되기에 적합한 소재이다. 탄소 나노 튜브를 사용하여 반도체의 배선 및 콘택 등을 형성하기 위해서는 촉매층을 형성하고 촉매층에서부터 탄소 나노 튜브를 성장시킨다. 촉매층으로는 일부 전이 금속이 사용된다. 촉매층은 하부의 배선 상에 얇게 형성된다. 따라서, 반도체 집적 회로 장치의 제조 공정의 식각 공정 등에서 촉매층은 손상되기 쉽다. 촉매층이 손상되는 경우 탄소 나노 튜브가 안정적으로 성장되지 못하며, 성장되더라도 반도체 집적 회로 장치의 특성이 열화될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 특성이 향상된 반도체 집적 회로 장치의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 특성이 향상된 반도체 집적 회로 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제들을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법은, 반도체 기판 상에 하부 배선, 촉매층 및 버퍼층을 차례로 형성하고, 상기 버퍼층을 덮도록 층간 절연막을 형성하고, 상기 층간 절연막을 관통하여 상기 버퍼층의 일부 상면이 노출되도록 콘택홀을 형성하고, 상기 콘택홀에 의해 노출된 버퍼층을 제거하여, 상기 촉매층을 노출시키고, 상기 콘택홀에 의해 노출된 촉매층에서부터 탄소 나노 튜브를 성장시켜 상기 콘택홀을 매립하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로 장치는 반도체 기판 상에 형성된 하부 배선과, 상기 하부 배선 상에 형성된 촉매층과, 상기 촉매층 상에 형성되되, 상기 촉매층이 일부 노출되도록 형성된 버퍼층과, 상기 버퍼층 상에 형성된 층간 절연막과, 상기 층간 절연막을 관통하여 형성되며, 상기 버퍼층에 의해 노출된 상기 촉매층이 노출되도록 형성된 콘택홀 및 상기 콘택홀에 의해 노출된 촉매층에서부터 성장되어 상기 콘택홀을 매립하는 탄소 나노 튜브를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 및/또는 은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 도 1a 내지 도 7b를 참조하여 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명한다. 도 1a 내지 도 7b는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법을 설명하기 위한 도면이다.
이하 제조 방법 설명 시, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 널리 알려진 공정 단계들에 따라 형성될 수 있는 공정에 대해서는 본 발명이 모 호하게 해석되는 것을 피하기 위하여 개략적으로 설명한다.
먼저, 도 1a 및 도 1b를 참조하면, 반도체 기판(100) 상에 하부 배선용 도전막(210a) 및 촉매층용 도전막(220a)을 형성한다.
반도체 기판(100)은 실리콘 기판, SOI(Silicon On Insulator) 기판, 갈륨 비소(GaAs) 기판, 실리콘 게르마늄(SiGe) 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등을 포함한다. 또한, 반도체 기판(100)은 주로 P형 기판을 사용하며, 도면에는 표시하지 않았으나, 그 상부에 P형 에피층(epitaxial layer)이 성장된 복층 구조를 사용할 수 있다.
또한, 반도체 기판(100)의 하부 배선용 도전막(210a) 하부에는 도시되지는 않았지만, 금속 배선 등이 형성되어 있을 수 있다. 또는, 트랜지스터가 형성되어 있고, 콘택 등에 의해 하부 배선용 도전막(210a)과 연결되어 있을 수도 있다.
하부 배선용 도전막(210a)은 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정, 물리 기상 증착 공정(Physical Vapor Deposition; PVD) 공정 등으로 형성할 수 있다. 여기서, 하부 배선용 도전막(210a)은 도전성이 좋은 금속으로 형성하는데, 하나 이상의 금속을 적층하여 형성할 수 있다. 예를 들어, 하부 배선용 도전막(210a)은 W, Al, TiN, Ti 또는 이들의 조합일 수 있다. 또한, 하부 배선용 도전막(210a)의 두께는 예를 들어, 약 100~1,500Å일 수 있다.
촉매층용 도전막(220a)은 후속 공정에서 탄소 나노 튜브를 성장시키기 위한 촉매층으로 사용된다. 촉매층용 도전막(220a)은 마그네트론 스퍼터링(magnetron sputtering) 또는 전자빔 증착기(e-beam evaporator) 등을 사용하여 형성할 수 있 으며, 전이 금속을 분말 형태로 도포함으로써 형성할 수도 있으나, 이에 제한되지는 않는다. 촉매층용 도전막(220a)은 예를 들어, Ni, Fe, Co, Au, Pb 또는 이들의 조합일 수 있다. 또한, 촉매층용 도전막(220a)의 두께는 예를 들어, 약 10~80Å일 수 있다.
이어서, 도 2a 및 도 2b를 참조하면, 촉매층용 도전막(도 2b의 220a) 및 하부 배선용 도전막(도 2b의 210a)을 패터닝하여 촉매층(220) 및 하부 배선(210)을 형성한다.
촉매층용 도전막(220a) 및 하부 배선용 도전막(210a)을 패터닝하기 위하여는, 촉매층용 도전막(220a) 상에 형성하려는 패턴 형상의 포토레지스트 패턴을 형성하고, 사진 식각 공정을 진행할 수 있다.
촉매층(220) 및 하부 배선(210)은 요구되는 하부 배선(210)의 레이아웃을 따라 형성하게 되는데, 도 2a 및 도 2b에는 일 방향으로 연장되어 평행하게 형성된 촉매층(220) 및 하부 배선(210)이 도시되어 있다.
이어서, 도 3a 및 도 3b를 참조하면, 촉매층(220) 및 반도체 기판(100) 상에 버퍼층(230)을 형성한다.
즉, 촉매층(220) 및 하부 배선(210)이 형성된 반도체 기판(100) 전면에 버퍼층(230)을 형성한다. 버퍼층(230)은 화학 기상 증착 공정, 물리 기상 증착 공정 등으로 형성할 수 있다. 여기서, 버퍼층(230)은 절연막으로 형성할 수 있으며, 예를 들어, 질화막으로 형성할 수 있다. 또한, 버퍼층(230)의 두께는 예를 들어, 약 300~1,000Å의 두께로 형성할 수 있다.
이어서, 도 4를 참조하면, 상기 버퍼층(230) 상에 층간 절연막(310)을 형성한다.
층간 절연막(310)은 예를 들어, 산화막으로 형성할 수 있다. 층간 절연막(310)은 화학 기상 증착 공정 등에 의해 증착 공정을 진행한 후, 화학적 기계적 연마 공정(Chemical Mechanical Polishing process; CMP) 등을 진행하여 상부를 평탄화함으로써 형성할 수 있다.
이어서, 도 5를 참조하면, 층간 절연막(310)을 관통하여 버퍼층(230)의 일부 상면이 노출되도록 콘택홀(320)을 형성한다.
즉, 층간 절연막(310)을 관통하여 버퍼층(230) 상에 콘택홀(320)을 형성한다. 콘택홀(320)은 층간 절연막(310) 상에 콘택홀(320)이 형성될 영역이 오픈된 포토레지스트 패턴을 형성하고, 사진 식각 공정을 진행함으로써 형성할 수 있다.
식각 공정은, 버퍼층(230)을 식각 정지막으로 하는 건식 식각으로 진행할 수 있다. 여기서, 식각 공정은 예를 들어, 반응 이온 식각(Reactive Ion Etching) 등으로 진행할 수 있다. 반응 이온 식각은 공정 챔버 내에 비활성 가스와 반응성 가스를 같이 공급하고, 비활성 가스에 의한 물리적 식각과 반응성 가스에 의한 화학적 식각을 동시에 진행시킴으로써, 식각의 효율을 높이는 방법이다.
이 때, 건식 식각 공정은 버퍼층(230)보다 층간 절연막(310)의 식각 선택비가 큰 식각 가스를 사용하여 진행한다. 따라서, 버퍼층(230)은 식각되지 않고, 층간 절연막(310)만이 식각되도록 한다. 예를 들어, 버퍼층(230)이 질화막으로 형성되고, 층간 절연막(310)이 산화막으로 형성된 경우, 질화막보다 산화막에 대한 식 각 선택비가 큰 반응성 가스를 사용하여 식각 공정을 진행함으로써, 층간 절연막(310) 만이 식각되도록 한다. 즉, 버퍼층(230)이 식각 정지막으로 사용될 수 있다.
한편, 층간 절연막(310)을 식각하기 위한 건식 식각 공정에서 사용되는 식각 가스는 비활성 가스를 전체 식각 가스의 50%이상 포함하도록 한다. 여기서, 비활성 가스는 예를 들어, Ar 등일 수 있다. 즉, 비활성 가스를 반응성 가스보다 많이 공급함으로써, 식각 가스의 물리적 식각율을 높인다. 그러면, 층간 절연막(310)이 보다 수월하게 제거될 수 있다.
이어서, 도 6a 및 도 6b를 참조하면, 콘택홀(320)에 의해 노출된 버퍼층(230)을 제거하여 촉매층(220)을 노출시킨다.
여기서, 콘택홀(320)에 의해 노출된 버퍼층(230)을 제거하는 것은 건식 식각으로 진행할 수 있으며, 예를 들어, 반응 이온 식각으로 진행할 수 있다.
이 때, 건식 식각 공정은 층간 절연막(310)보다 버퍼층(230)의 식각 선택비가 큰 식각 가스를 사용하여 진행한다. 따라서, 층간 절연막(310)은 식각되지 않고, 버퍼층(230)만이 식각되도록 한다. 예를 들어, 버퍼층(230)이 질화막으로 형성되고, 층간 절연막(310)이 산화막으로 형성된 경우, 산화막보다 질화막에 대한 식각 선택비가 큰 반응성 가스를 사용하여 식각 공정을 진행한다.
한편, 버퍼층(230)을 식각하기 위한 건식 식각 공정에서 사용되는 식각 가스는 비활성 가스를 전체 식각 가스의 10%이하로 포함시키거나 또는 비활성 가스를 포함하지 않도록 한다. 즉, 비활성 가스를 적게 공급하거나 또는 공급하지 않음으 로써, 비활성 가스에 의한 물리적인 식각을 제한한다. 반면에, 반응성 가스를 많이 포함시킴으로써, 화학적 식각에 의해 버퍼층(230)을 제거한다.
버퍼층(230) 하부에 형성된 촉매층(220)은 얇게 형성되며, 촉매층(220)이 손상될 경우, 후속 공정인 탄소 나노 튜브 형성 공정이 안정적으로 진행되지 않을 수 있다. 버퍼층(230)을 제거하는 건식 식각 공정을 진행할 때에, 물리적인 식각율을 줄이고, 반응성 가스에 의한 화학적인 식각에 의해 버퍼층(230)을 제거함으로써, 식각 공정 진행 시에 촉매층(220)이 손상되는 것을 방지할 수 있다.
여기서, 버퍼층(230)을 제거하는 식각 공정에 의해 촉매층(220)이 일부 제거될 수도 있으나, 일부 제거되어도 후속 공정에서 탄소 나노 튜브를 성장시키는데 충분한 두께가 확보되도록 촉매층용 도전막(도2a의 220a)을 형성할 때에 두께를 조절한다.
이어서, 도 7a 및 도 7b를 참조하면, 콘택홀(320)에 의해 노출된 촉매층(220)에서부터 탄소 나노 튜브(330)를 성장시켜 콘택홀(320)을 매립한다.
탄소 나노 튜브(330)는 AP CVD(Atmosphere Pressure Chemical Vapor Deposition) 방식, PE CVD(Plasma Enhenced CVD) 방식, ECR CVD(Electron Cyclotron Resonance CVD), 전기 방전식, 레이저 증착식, 열화학 CVD 방식 등을 사용하여 성장시킬 수 있다. 예를 들어, 열화학 CVD 방식을 이용하는 경우, 약 500 내지 900℃의 온도의 반응 챔버 내에 탄소 소스 가스와 비활성 가스를 공급함으로써, 촉매층(220)으로부터 수직 방향으로 탄소 나노 튜브를 형성시킬 수 있다. 여기 서, 탄소 소스 가스는 CH4, C2H2, C2H4, C2H6, CO, CO2 등을 사용할 수 있으며, 비활성 가스로는 H2, N2 또는 Ar 가스 등을 사용할 수 있다.
이어서, 층간 절연막(310) 및 탄소 나노 튜브(330)의 상면을 평탄화하는 화학적 기계적 연마 공정을 진행할 수 있다. 또한, 층간 절연막(310) 상에는 탄소 나노 튜브(330)와 연결되는 상부 배선을 형성할 수 있다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법에 의하면, 촉매층(220) 상부에 버퍼층(230)을 형성함으로써, 제조 공정 중에 촉매층(220)을 보다 효과적으로 보호할 수 있다. 특히, 콘택홀(320)을 형성하는 층간 절연막(310) 식각 공정에서 버퍼층(230)을 식각 정지막으로 사용하고, 버퍼층(230)은 화학적 식각으로 제거함으로써, 촉매층(220)이 손상되는 것을 방지할 수 있다. 따라서, 후속 공정인 탄소 나노 튜브 형성 공정에서 탄소 나노 튜브가 안정적으로 성장할 수 있음으로써, 반도체 집적 회로 장치의 특성이 향상될 수 있다.
이하, 도 7a 및 도 7b를 참조하여, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치에 대하여 설명한다. 여기서, 도 7a는 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 레이아웃도이고, 도 7b는 도 7a의 A-A', B-B'선을 따라 절단한 단면도이다.
도 7a 및 도 7b를 참조하면, 반도체 기판(100) 상에는 하부 배선(210), 촉매층(220)이 차례로 적층된 구조물(200)이 형성된다.
구조물(200) 및 반도체 기판(100) 상에는 버퍼층(230)이 형성되는데, 촉매 층(220) 상부에 형성된 버퍼층(230)은 촉매층(220)이 일부 노출되도록 형성된다.
버퍼층(230) 상에는 층간 절연막(310)이 형성된다. 층간 절연막(310)에는 버퍼층(230)에 의해 노출된 촉매층(220)의 상부에 층간 절연막(310)을 관통하여 콘택홀(320)이 형성되는데, 콘택홀(320)은 탄소 나노 튜브(330)에 의해 매립되어 있다.
본 발명의 일 실시예에 따른 반도체 집적 회로 장치에 따르면, 하부 배선(210), 촉매층(220)을 포함하는 구조물(200)이 형성되며, 구조물(200) 상부에 촉매층(220)을 일부 노출하도록 버퍼층(230)이 형성되는데, 버퍼층(230)은 반도체 집적 회로 장치의 제조 공정에서 촉매층(220)을 보호할 수 있다. 따라서, 후속 공정인 탄소 나노 튜브 형성 공정에서 탄소 나노 튜브가 안정적으로 성장됨으로써, 반도체 집적 회로 장치의 특성이 향상될 수 있다.
이하, 도 8을 참조하여, 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치 및 그 제조 방법에 대하여 설명한다. 도 8은 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 단면도이다.
본 발명의 일 실시예와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다. 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치가 본 발명의 일 실시예에 따른 반도체 집적 회로 장치와 다른 점은, 버퍼층이 촉매층 상부에만 형성된다는 것이다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치는 하부 배선(210) 및 촉매층(220) 상부에 버퍼층(232)이 형성되어, 하부 배선(210), 촉매층(220) 및 버퍼층(232)이 하나의 구조물(201)을 형성하고 있다.
이러한 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법은, 하부 배선용 도전막(도 1의 210a), 촉매층용 도전막(도 1의 220a) 및 버퍼층용 박막(미도시)을 차례로 증착한 후, 패터닝하여, 하나의 구조물(201)을 형성한다. 이 때, 버퍼층(232)은 하부 배선(210)과 같은 모양으로 패터닝되므로, 비퍼층(232)은 절연막뿐 아니라 도전막으로도 구성될 수 있다.
이어서, 버퍼층(232) 상부에 층간 절연막(310)을 형성하고, 식각 공정을 진행하여, 콘택홀(320)을 형성하고, 콘택홀(320)에 의해 노출된 버퍼층(232)을 제거하고, 콘택홀(320)을 매립하도록 탄소 나노 튜브(330)를 성장시키는 것은 본 발명의 일 실시예에 따른 반도체 집적 회로 장치와 동일하므로 그 설명을 생략한다.
이하, 도 9를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 집적 회로 장치 및 그 제조 방법에 대하여 설명한다. 도 9는 본 발명의 또 다른 실시예에 따른 반도체 집적 회로 장치의 단면도이다.
본 발명의 일 실시예와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다. 본 발명의 또 다른 실시예에 따른 반도체 집적 회로 장치가 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치와 다른 점은, 하부 배선이 다마신 배선으로 형성된다는 것이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 반도체 집적 회로 장치는 다마신 배선(212)을 매립하는 제1 층간 절연막(312) 및 촉매층(220) 및 버퍼 층(232)을 매립하고 콘택홀(320)이 형성된 제2 층간 절연막(314)을 포함한다. 즉, 하부 배선이 다마신 배선(212)으로 형성되며, 다마신 배선(212), 촉매층(220) 및 버퍼층(232)이 하나의 구조물(202)을 형성한다.
한편, 도 9를 참조하면 본 발명의 또 다른 실시예에 따른 반도체 집적 회로 장치의 버퍼층(232)은 촉매층(220) 상부에만 형성되어 있으나, 본 발명의 일 실시예에 따른 반도체 집적 회로 장치와 같이 촉매층(220) 및 반도체 기판(100) 전면을 덮도록 형성될 수도 있다.
본 발명의 또 다른 실시예에 따른 반도체 집적 회로 장치의 제조 방법은 먼저, 반도체 기판(100) 상에 리세스 영역을 구비한 제1 층간 절연막(312)을 형성하고, 리세스 영역을 채우도록 다마신 배선(212)을 형성한다. 다마신 배선(212)은 제1 층간 절연막(312) 상에 Cu, W, Al, TiN, Ti 또는 이들의 조합 등의 도전막을 증착하고, CMP 공정 등의 평탄화 공정을 진행하여 제1 층간 절연막(312) 상부의 도전막을 제거하여 완성한다.
이어서, 다마신 배선(212) 및 제1 층간 절연막(312) 상에 촉매층용 도전막(도 1의 220a) 및 버퍼층용 박막(미도시)을 형성하고 패터닝하여, 다마신 배선(212) 상에 촉매층(220) 및 버퍼층(230)을 형성한다. 이어서, 제1 층간 절연막 및 버퍼층(230) 상에 제2 층간 절연막(314)을 형성한다.
이어서, 식각 공정을 진행하여, 제2 층간 절연막(314) 내에 콘택홀(320)을 형성하고, 콘택홀(320)에 의해 노출된 버퍼층(232)을 제거하고, 콘택홀(320)을 매립하도록 탄소 나노 튜브(330)를 성장시키는 것은 본 발명의 일 실시예에 따른 반 도체 집적 회로 장치와 동일하므로 그 설명을 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된 반도체 집적 회로 장치에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 촉매층 상부에 버퍼층을 형성함으로써, 제조 공정 중에 촉매층을 보다 효과적으로 보호할 수 있다.
둘째, 콘택홀을 형성하는 식각 공정에서 버퍼층이 식각 정지막으로 사용됨으로써, 콘택홀 형성 공정에서 촉매층(220)이 손상되는 것을 방지할 수 있다.

Claims (18)

  1. 반도체 기판 상에 하부 배선, 촉매층 및 버퍼층을 차례로 형성하고,
    상기 버퍼층을 덮도록 층간 절연막을 형성하고,
    상기 층간 절연막 상에 콘택홀이 형성될 영역이 오픈된 포토레지스트 패턴을 형성하고,
    상기 포토레지스트 패턴을 식각 마스크로 상기 층간 절연막 및 버퍼층을 건식 식각하여 상기 촉매층을 노출하는 콘택홀을 형성하되, 상기 층간 절연막은 상기 버퍼층보다 상기 층간 절연막의 식각 선택비가 큰 식각 가스를 사용하여 식각하고 상기 버퍼층은 상기 층간 절연막보다 상기 버퍼층의 식각 선택비가 큰 식각 가스를 사용하여 식각하고,
    상기 콘택홀에 의해 노출된 촉매층에서부터 탄소 나노 튜브를 성장시켜 상기 콘택홀을 매립하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 층간 절연막을 식각할 때에 사용되는 식각 가스는 비활성 가스를 전체 식각 가스의 50%이상 포함하여, 상기 건식 식각의 물리적 식각율을 높이는 반도체 집적 회로 장치의 제조 방법.
  3. 제 1항에 있어서,
    상기 버퍼층을 식각할 때에 사용되는 식각 가스는 비활성 가스가 전체 식각 가스의 10%이하, 또는 비활성 가스를 포함하지 않도록 하여, 반응성 가스에 의한 화학적 식각율을 높이는 반도체 집적 회로 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 버퍼층을 식각하는 것은 반응성 가스에 의한 화학적 식각으로 진행하는 반도체 집적 회로 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 층간 절연막은 산화막이고, 상기 버퍼층은 질화막인 반도체 집적 회로 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 버퍼층의 두께는 300-1000Å인 반도체 집적 회로 장치의 제조 방법.
  7. 제 1항에 있어서,
    상기 촉매층의 두께는 10-80Å인 반도체 집적 회로 장치의 제조 방법.
  8. 제 1항에 있어서,
    상기 포토레지스트 패턴을 식각 마스크로 상기 층간 절연막 및 버퍼층을 건식 식각하여 상기 촉매층을 노출하는 콘택홀을 형성하는 것은,
    상기 버퍼층보다 상기 층간 절연막의 식각 선택비가 큰 식각 가스를 사용하여 상기 층간 절연막을 식각하는 공정을 진행하고,
    상기 층간 절연막보다 상기 버퍼층의 식각 선택비가 큰 식각 가스를 사용하여 상기 버퍼층을 식각하는 공정을 진행하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  9. 제 1항에 있어서,
    반도체 기판 상에 하부 배선, 촉매층 및 버퍼층을 차례로 형성하는 것은,
    반도체 기판 상에 하부 배선용 도전막 및 촉매층용 도전막을 형성하고,
    상기 촉매층용 도전막 및 하부 배선용 도전막을 패터닝하여 촉매층 및 하부 배선을 형성하고,
    상기 촉매층 및 반도체 기판 상에 버퍼층을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  10. 제 1항에 있어서,
    반도체 기판 상에 하부 배선, 촉매층 및 버퍼층을 차례로 형성하는 것은,
    반도체 기판 상에 하부 배선용 도전막, 촉매층용 도전막 및 버퍼층용 박막을 연속적으로 형성하고,
    상기 버퍼층용 박막, 촉매층용 도전막 및 하부 배선용 도전막을 패터닝하여 하부 배선, 촉매층 및 버퍼층이 차례로 적층된 구조물을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  11. 제 1항에 있어서,
    상기 촉매층은 Ni, Fe, Co, Au, Pb, NiFe, CoFe, NiCoFe 또는 이들의 조합인 반도체 집적 회로 장치의 제조 방법.
  12. 제 1항에 있어서,
    상기 하부 배선은 W, Al, TiN, Ti, Cu, Ta 또는 이들의 조합인 반도체 집적 회로 장치의 제조 방법.
  13. 반도체 기판 상에 하부 배선, 촉매층 및 버퍼층을 차례로 형성하고,
    상기 버퍼층을 덮도록 층간 절연막을 형성하고,
    상기 층간 절연막을 관통하여 상기 버퍼층의 일부 상면이 노출되도록 콘택홀을 형성하고,
    상기 콘택홀에 의해 노출된 버퍼층을 제거하여 상기 촉매층을 노출시키되, 상기 버퍼층을 식각할 때에 사용되는 식각 가스는 비활성 가스가 전체 식각 가스의 10%이하, 또는 비활성 가스를 포함하지 않도록 하여, 반응성 가스에 의한 화학적 식각율을 높이고,
    상기 콘택홀에 의해 노출된 촉매층에서부터 탄소 나노 튜브를 성장시켜 상기 콘택홀을 매립하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 층간 절연막을 식각할 때에 사용되는 식각 가스는 비활성 가스를 전체 식각 가스의 50%이상 포함하여, 상기 건식 식각의 물리적 식각율을 높이는 반도체 집적 회로 장치의 제조 방법.
  15. 제 13항에 있어서,
    상기 층간 절연막은 산화막이고, 상기 버퍼층은 질화막인 반도체 집적 회로 장치의 제조 방법.
  16. 제 13항에 있어서,
    상기 버퍼층의 두께는 300-1000Å인 반도체 집적 회로 장치의 제조 방법.
  17. 제 13항에 있어서,
    상기 촉매층의 두께는 10-80Å인 반도체 집적 회로 장치의 제조 방법.
  18. 제 13항에 있어서,
    상기 촉매층은 Ni, Fe, Co, Au, Pb, NiFe, CoFe, NiCoFe 또는 이들의 조합인 반도체 집적 회로 장치의 제조 방법.
KR1020060123086A 2006-10-26 2006-12-06 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치 KR100843145B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060123086A KR100843145B1 (ko) 2006-12-06 2006-12-06 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
DE102007050843A DE102007050843A1 (de) 2006-10-26 2007-10-24 Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
US11/924,308 US20090146304A1 (en) 2006-10-26 2007-10-25 Carbon nanotube integrated circuit devices and methods of fabrication therefor using protected catalyst layers
CN2007101678182A CN101179050B (zh) 2006-10-26 2007-10-26 采用保护的催化剂层的碳纳米管集成电路器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123086A KR100843145B1 (ko) 2006-12-06 2006-12-06 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치

Publications (2)

Publication Number Publication Date
KR20080051623A KR20080051623A (ko) 2008-06-11
KR100843145B1 true KR100843145B1 (ko) 2008-07-02

Family

ID=39806587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123086A KR100843145B1 (ko) 2006-10-26 2006-12-06 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치

Country Status (1)

Country Link
KR (1) KR100843145B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083776A1 (en) * 2004-02-26 2005-09-09 International Business Machines Corporation Integrated circuit chips utilizing carbon nanotube composite interconnection vias
KR20060002750A (ko) * 2003-01-24 2006-01-09 나노컨덕션, 인코포레이티드 집적회로로부터의 열을 제거하기 위한 셀프-어셈블리나노와이어 사용 방법 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002750A (ko) * 2003-01-24 2006-01-09 나노컨덕션, 인코포레이티드 집적회로로부터의 열을 제거하기 위한 셀프-어셈블리나노와이어 사용 방법 및 장치
WO2005083776A1 (en) * 2004-02-26 2005-09-09 International Business Machines Corporation Integrated circuit chips utilizing carbon nanotube composite interconnection vias

Also Published As

Publication number Publication date
KR20080051623A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
TWI666704B (zh) 半導體裝置與其形成方法
TWI449128B (zh) 積體電路結構及其製造方法
TWI497644B (zh) 以石墨烯為基底的元件及其製造方法
TWI550765B (zh) 半導體結構及其形成方法
TWI556295B (zh) 金屬閘極及半導體結構之製造方法
KR20160086732A (ko) 핀 구조 전계 효과 트랜지스터 소자 구조체의 핀의 보호층
JP2020526018A (ja) 半導体デバイスを製造するための方法および半導体デバイス
KR102526311B1 (ko) 자가 정렬된 비아를 갖는 반도체 디바이스
US20090146304A1 (en) Carbon nanotube integrated circuit devices and methods of fabrication therefor using protected catalyst layers
US11049945B2 (en) Semiconductor device structure and method for forming the same
US20240105848A1 (en) Semiconductor device structure with high contact area
TW202013599A (zh) 在垂直式ｆｉｎｆｅｔ的主動區形成閘極接觸的方法以及藉此而形成的結構
US11495491B2 (en) Structure and formation method of semiconductor device with stacked conductive structures
US10283624B1 (en) Semiconductor structure and method for forming the same
KR100843145B1 (ko) 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
TWI761980B (zh) 半導體裝置結構及其形成方法
KR102404491B1 (ko) 저차원 재료 및 방법을 사용한 핀 전계 효과 트랜지스터 디바이스
KR100791347B1 (ko) 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
TW201814078A (zh) 以原子層沉積形成鎢層的方法
US20230268409A1 (en) Structure and formation method of semiconductor device with metal gate
US20230033570A1 (en) Structure and formation method of semiconductor device with contact structures
TWI831142B (zh) 半導體裝置結構及其形成方法
US11923361B2 (en) Semiconductor device with isolation structure
US11631770B2 (en) Structure and formation method of semiconductor device with stressor
US11469109B2 (en) Semiconductor structure having metal contact features and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee