KR20060002750A - 집적회로로부터의 열을 제거하기 위한 셀프-어셈블리나노와이어 사용 방법 및 장치 - Google Patents

집적회로로부터의 열을 제거하기 위한 셀프-어셈블리나노와이어 사용 방법 및 장치

Info

Publication number
KR20060002750A
KR20060002750A KR1020057013624A KR20057013624A KR20060002750A KR 20060002750 A KR20060002750 A KR 20060002750A KR 1020057013624 A KR1020057013624 A KR 1020057013624A KR 20057013624 A KR20057013624 A KR 20057013624A KR 20060002750 A KR20060002750 A KR 20060002750A
Authority
KR
South Korea
Prior art keywords
thermally conductive
metal
cavity
layer
transistor
Prior art date
Application number
KR1020057013624A
Other languages
English (en)
Inventor
칼로스 단겔로
Original Assignee
나노컨덕션, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노컨덕션, 인코포레이티드 filed Critical 나노컨덕션, 인코포레이티드
Publication of KR20060002750A publication Critical patent/KR20060002750A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 집적회로 구조물의 열전도에 관한 것이다. 본 발명은 열전도 디바이스 및 그의 제조 방법을 개시하며, 기판의 국부적인 전력 발생 영역으로부터 집적회로 다이의 상부 또는 하부 표면으로 열을 추출하는 열전도 비아를 이용한다. 전도성 비아는 집적회로로부터의 열전도를 강화시키기 위해 셀프-어셈블리 탄소 나노튜브를 포함한다.

Description

집적회로로부터의 열을 제거하기 위한 셀프-어셈블리 나노와이어 사용 방법 및 장치{METHOD AND APPARATUS FOR THE USE OF SELF-ASSEMBLED NANOWIRES FOR THE REMOVAL OF HEAT FROM INTEGRATED CIRCUITS}
본 발명은 집적회로 구조물내의 열 및 전기적 신호의 전도(conduction)에 관한 것이다. 특히, 본 발명은 집적회로로부터 열전도를 강화시키고, 집적회로내에서 전파되는 전기적 신호의 속도를 증가시키기 위한 셀프-어셈블리 나노-와이어 분야에 관한 것이다.
반도체 IC를 냉각시키는데 사용되는 종래 기술은 세라믹 또는 플라스틱 캡슐형 IC 칩에 접속되는 외부적으로 장착된 파인드 히트 싱크(finned heat sink)를 갖는 크고 비싼 칩 패키징을 이용하였다. 현대의 집적회로의 속도 및 밀도가 증가함에 따라, 이들 칩에서 발생되는 전력 또한 기하학적으로 밀도 및 기능성 증가에 비례하여 증가한다. 비디오 프로세싱 및 CPU 적용 영역에서, IC 전류에 의해 발생되는 열을 방산시키는 능력은 기술의 발전에 따라 심각하게 제한되고 있다. 상기 문제점중 일부는 팬(fan)(및 심지어 액체 냉각)과 같은 강제적 순환 장치에 의해 완화될 수 있지만, 상기 문제점의 핵심은 칩 자체내의 열저항에 의한 것으로 전가되고 있다. 외부 패키지 표면 온도 감소는 반도체 접합부에서 발생되는 높은 열유속 (heat flux), 및 상기 접합부와 외부 패키지 표면 사이에 있는 물질의 상대적으로 열악한 열전도성으로 인해 점진적 감소 현상(diminishing return)을 나타내고 있다. 이러한 문제는 칩 신뢰성에 직접적인 영향을 미치는 높은 접합 온도를 산출한다. 칩의 전력 발생을 감소시키기 위해 사용되는 이용가능한 칩 설계 기술(전압 낮춤, 불활성일 때 트랜지스터를 턴오프시키는 클록킹 방식, 특정, 비임계 트랜지스터의 크기 감소) 이외에, 현재의 기술은 접합부 온도로부터 열을 보유하고 감소시키기 위해 칩 내에 임의의 특정 구조를 제공하지 못한다.
실리콘 액티브 디바이스(반도체 접합부)에서 또는 그 부근에서 발생된 열은 2가지 경로, 즉,
a) 상부 결합층(bonding layer)에 대한 층간 금속 유전체 및 금속층을 통해, 또는
b) 패키지의 히트 싱크와 칩의 후면에서 열 접촉이 이루어지는 웨이퍼 하부를 향하는 벌크 실리콘을 통해 방산된다.
이들 경로는 높은 열 저항을 갖는다. 현재 기술에서의 제한 요인으로는 유전체와 벌크 실리콘 물질의 "절연체" 열적 특성이 있다. 또다른 제한 요인으로는 통상적으로 열전도 경로가 부피가 큰 실리콘 기판을 통해 칩의 바닥 또는 후면에 있다는 것이다. 칩 상호접속부가 수용되도록 금속 및 절연층의 개수가 증가함에 따라, 이들의 온도 증가가 예상된다. 칩의 한쪽 측면에 대한 열 감소로는 칩을 "냉각"시키기 어려워졌다. 결과적으로, 크고 빠른 스위칭 트랜지스터는 이들 각각의 접합부 온도를 임의의 최대값 이상으로 상승시킬 수 있다. 또한 이는 높은 전 류 및 스위칭 활성도를 이용하는 금속 와이어에서도 적용된다.
전력 발생 반도체 접합부 부근에 특정하게 칩 외부 표면으로 열을 전도시키도록 설계된 구조물이 요구된다. 이러한 구조물은 전류 반도체 제조 기술과 호환성이 있고, 상당히 낮은 열 저항, 및 낮은 비용을 제공해야 한다.
열적 사항을 제외하고, 관련되는 문제점은 실리콘/CMOS IC 내부에 상당수의 디바이스를 전기적으로 상호접속하는데 사용되는 기술에 관한 것이다. 현재의 기술은 절연체에 의해 절연되며 비아에 의해 층과 층이 연결되는 다수의 금속층을 이용한다. 상호접속 전도체는 텅스텐, 알루미늄 및/구리와 같은 금속으로 형성된다. 절연 유전체는 광범위한 물질로 형성되며, 이는 유기 또는 무기 기재물일 수 있다. 상호접속 전도체는 CMOS 칩 내에서 다양한 반도체 디바이스에 신호 및 전력 접속을 제공한다.
반도체 IC에서 수평 피쳐의 치수가 감소하기 때문에, 상호접속 RC 지연은 소정 기간 동안 매우 커질 수 있으며, 글로벌 상호접속 와이어의 길이는 칩 절반 주변부에 도달할 수 있다. IC 상호접속 지연 및 바람직하지 않은 기생 커플링 효과는 칩 및 전자 시스템 속도 성능의 개선에 있어 가장 중요한 요인이 된다. 축소되고 있는 디자인 룰은 트랜지스터 동작 속도를 상승시키고 기능성 밀도를 증가시키는 반면 회로 상호접속 경로는 칩의 동작 속도 및 정보가 외부 디바이스로 전송되는 속도를 제한함으로써 전체 시스템 성능을 위압할 수 있다.
저항을 감소시키고 도체 단면적을 유지하기 위해, 현재 기술은 인접한 도체들 사이의 측방 캐패시턴스를 보다더 증가시키는 높고 얇은 와이어 도체를 제조하 고 있다. 이러한 측방 캐패시턴스는 전체 속도에 대한 영향력을 감소시키나, 결과적으로 인접한 신호 라인들 사이의 "혼선" 증가를 야기시킨다. 또한, 스위칭 회로의 주파수는 기가 헤르츠 레벨 부근에서 증가하기 때문에, 금속 도체의 "스킨-이펙트(skin-effect)"가 그의 저항값을 보다 증가시킨다.
지속적으로 하향하고 있는 피쳐 축소의 결과중 하나는 오늘날의 IC를 설계하기 위해 요구되는 시간을 증가시킨다는 것이다. IC 제품의 적절한 설계를 위한 현재의 기술은 각각의 상호접속 와이어, 그의 기생 상호작용의 수학적 모델링을 요구하고 다수의 집중된 액티브 디바이스 및 기능블록의 시뮬레이팅하는 난해한 문제를 수반한다. 현재의 칩 설계 기술에서, 가장 어려운 설계 목표중 하나는 각각의 와이어의 길이를 감소시키고 특히 긴 와이어에 대한 RC 지연을 감소시키는 것이다. 이러한 복잡한 설계 프로세스는 시장에 새로운 제품을 제공하는데 소요되는 시간을 연장시키며, 비용을 심각하게 증가시킨다.
신호 속도를 증가시키고, 인접한 도체들에 대한 혼선을 감소시키고, 전력 소모를 감소시키기 위해 개선된 고속의 높은 전도성의 상호접속 시스템이 요구된다.
본 발명의 목적은 집적회로에 열전도 디바이스를 제조하는 방법을 제공하는 것으로, 상기 방법은 (1) 실리콘 기판에 적어도 하나의 트랜지스터를 제조하는 단계; (2)트랜지스터 상부 표면에 제 1 유전층을 증착하는 단계; (3) 제 1 유전층의 표면상에 금속 촉매층을 증착하는 단계; (4) 금속 촉매층의 표면상에 제 2 유전층을 증착하는 단계; (5)금속 촉매층의 상부 표면에 제 2 유전층을 관통하는 적어도 하나의 캐비티를 에칭하는 단계를 포함하며, 상기 캐비티는 트랜지스터 위에 위치된다. 상기 단계(6)에서, 적어도 하나의 탄소 나노튜브가 캐비티 내에서 성장되며, 상기 탄소 나노튜브는 금속 촉매층의 상부 표면으로부터 제 2 유전층의 적어도 상부 수평 표면으로 연장되며, 상기 단계(7)에서, 금속의 열전도층이 제 2 유전층의 상부 표면상에 증착되어, 트랜지스터에 의해 발생된 열은 트랜지스터의 상부 표면으로부터 탄소 나노튜브를 통해 금속의 열전도층으로 전도된다.
본 발명의 또 다른 목적은 집적회로 다이에 열전도 디바이스를 제조하는 방법을 제공하는 것으로, 상기 방법은 (1) 실리콘 기판 상부 표면에 적어도 하나의 트랜지스터를 제조하는 단계; (2) 실리콘 기판내에 적어도 하나의 캐비티를 커팅하는 단계 - 상기 캐비티는 트랜지스터 아래의 실리콘 기판 후면을 관통하여 연장됨 - ; (3) 상기 캐비티내에 촉매층을 증착하는 단계; 및 (4) 캐비티내에 다수의 탄소 나노튜브를 성장시키는 단계 - 상기 탄소 나노튜브는 상기 캐비티의 후면으로부터 상기 실리콘 기판의 후면으로 연장됨 - 를 포함한다.
본 발명의 또 다른 목적은 집적회로 구조물내에 열전도 디바이스를 제공하는 것으로, 상기 열전도 디바이스는 액티브 디바이스층의 상부 표면으로부터 다수의 상호접속 레벨을 통해 집적회로 구조물의 상부 표면으로 연장되는 열전도 네트워크를 포함한다. 열전도 네트워크는 다수의 상호접속 레벨을 횡당하는 다수의 열전도 비아를 포함한다. 열전도 비아는 상호접속 레벨의 금속 도체로부터 전기적으로 절연된다. 액티브 디바이스층의 액티브 디바이스에 의해 발생된 열은 열전도 네트워크를 통해 집적회로 구조물의 상부 표면으로 전도된다.
본 발명의 또 다른 목적은 전력 소모가 강화된 집적회로 다이를 제공하는 것으로, 상기 집적회로 다이는 집적회로의 전력 발생 디바이스가 제조되는 상부 표면을 갖는 기판을 포함하며, 상기 기판은 상부 표면에 실질적으로 평행한 후면을 갖는다. 또한 본 발명의 집적회로 다이는 상부 표면을 향해 상부 표면과 후면 사이의 간격 보다 작은 예정된 간격으로 상부 표면으로부터 연장되는 적어도 하나의 캐비티 및 캐비티 내에 포함되며 기판의 벌크 열전도성보다 큰 열전도성을 갖는 열전도성 매체를 더 포함하며, 전력 발생 디바이스에 의해 발생된 열은 열전도성 매체를 통해 후면으로 전달된다.
본 발명은 하기의 상세한 설명을 참조로 이해될 수 있을 것이다. 이러한 상세한 설명은 첨부된 도면을 참조로 한다.
도 1은 본 발명의 실시예에 따른 트랜지스터 접합부 위에 위치된 열전도성의, 탄소 나노튜브로 충전된 비아를 갖는 집적회로 구조물의 부분 단면도;
도 2는 본 발명의 실시예에 따른 열전도성 비아의 가능 위치를 나타내는 집적회로 트랜지스터의 개략적 상부도;
도 3은 본 발명의 실시예에 따른 다수의 금속 상호접속층을 관통하여 연장되는 다수의 열전도성 비아를 갖는 집적회로 구조물의 부분 단면도;
도 4는 본 발명의 실시예에 따라 실리콘 기판의 후면에서 집적된 탄소 나노튜브로 채워진 열전도 구조물을 갖는 집적회로 구조물의 부분 단면도;
도 5는 도 4의 참조부호 404의 상세도;
도 6은 본 발명의 실시예에 따른 열전도성 비아 및 후면 열전도 구조물을 모두 갖는 집적회로 구조물의 부분 단면도;
도 7a-e는 비아를 충진시키기 위한 다마신 프로세스 동안 집적회로 구조물의 부분 단면도;
도 8a-e는 본 발명의 실시예에 따라 탄소 나노튜브를 함유하는 열전도 비아를 충진시키는 프로세스 동안 집적회로 구조물의 부분 단면도;
도 8f-i는 본 발명의 실시예에 따라 탄소 나노튜브를 함유하는 열전도 비아를 충진시키는 스트림라인 프로세스(streamlined process) 동안 집적회로 구조물의 부분 단면도;
도 9는 본 발명의 실시예에 따라 표준 기술로 제조된 부분적으로 완성된 집적회로 위에 장착된 고속 상호접속 구조물을 갖는 집적회로 구조물의 부분 단면도;
도 10a는 본 발명의 실시예에 따라 도 9의 고속 상호접속 구조물(904)의 개략적 상부도;
도 10b는 도 10a의 참조번호 1002의 상세한 개략적 상부도;
도 11은 본 발명의 실시예에 따른 고속 상호접속 구조물을 갖는 집적회로를 제조하는 프로세스 흐름도.
본 발명의 목적은 칩 외부 표면에 열을 전도하도록 특정하게 설계된 집적회로 칩의 전력 발생 반도체 접합부에 부근에 인접하게 구조물을 제공하는 것이다. 이러한 구조물은 현재의 반도체 제조 기술과 호환성이 있으며 상당히 낮은 열 저항 을 제공하여 비용을 낮춘다.
도 1은 본 발명의 실시예에 따른 트랜지스터 접합부 위에 위치된 열전도성의 탄소 나노튜브로 충진된 비아(116a, 116b)를 갖는 집적회로 구조물(100)의 부분 단면도이다. 집적회로 구조물의 실리콘 기판(102)은 고전력 트랜지스터의 접합부가 제조되는 액티브 디바이스층(106)을 지지한다. 전형적으로, 고속 집적회로는 비교적 높은 전력 레벨을 소모시켜야 하는 다수의 트랜지스터를 갖는다. 이들 트랜지스터는 일반적으로 클록 드라이버, 버스 라인 드라이버, 및 I/O 버퍼 및 드라이버로서 기능한다. 매우 높은 스위칭 주파수에 의해 악화되는 이들 트랜지스터에 의해 구동되는 로드(load)의 높은 캐패시턴스는 소위 저전력 CMOS 회로라 불리지만 상당한 전력 발생을 야기시킬 수 있다. 이러한 열 발생은 이들 드라이브 트랜지스터의 드레인 및 소스 영역 부근의 영역에 국한되어 있기 때문에, 가능하다면 이들 국한된 뜨거운 스폿으로부터 열을 제거하는 것이 바람직한 것으로 여겨진다. 도 1은 전력 트랜지스터 또는 다른 높은 열 발생 영역(레이저 다이오드 또는 레지스터와 같은 수동형 부품)과 같은 집적회로 다이 상의 국한된 영역으로부터 열을 제거하도록 설계된 마이크론 스케일의 열전도 네트워크의 서브섹션을 나타낸다. 전도성 비아(116a)는 전력 발생 트랜지스터 바로 위체 위치되며, 게이트(104)는 내부 금속 유전체(108a)속으로 연장된다. 제 2 열전도성 비아(116b)는 비아(116a) 바로 위로 정렬되어 위치되며, 비아(116a)와의 열 접촉으로, 이들 비아를 지나는 높은 전도성 경로가 제공된다. 이런 방식으로 층(106)에서 발생된 열은 디바이스 접합부가 위치되는 액티브 디바이스층(106)으로부터 효과적으로 전달될 수 있다. 단지 두개의 비아만이 도시되었지만, 당업자는 집접회로 칩의 상부 표면에 도달하도록 임의의 수의 비아가 적층될 수 있다는 것을 알 것이다. 일반적으로, 열은 금속간 유전체의 다수의 적층부의 열악한 열전도성으로 인해 상기 방향으로 칩으로부터 전달되지 않는다. 다수의 층의 상호접속을 위해 요구되는 각각의 다층 프로세스로 인해, 단일 비아는 하나의 금속층의 상호접속부를 횡단하도록 설계되며, 금속간 유전체와 금속 상호접속층을 포함한다. 예를 들어, 비아(116a)는 금속간 유전체(108a)를 통해 액티브 디바이스층(106)의 상부 표면으로부터 연장되어 디바이스(100)를 위한 제 1 레벨 금속 상호접속부로서 동일한 레벨에 있는 층(109)내에서 종결된다. 그의 상부 영역이 금속층(122)에서 종결되더라도 비아(116a)는 임의의 금속 상호접속층으로부터 전기적으로 절연된다는 것을 주목해야 한다. 금속층(122)은 임의의 탄소 나노튜브(114a)(만약 존재한다면)의 상부를 종결시키는데 주로 사용되며 비아(116a)에 낮은 열전도성 전달을 제공한다. 예를 들어, 비아(116b)가 비아(116a) 바로 위에 위치될 수 없는 경우라면, 측방 열전도를 보조하는데 금속층(122)이 사용될 수 있다.
도 1의 비아(116a, 116b)는 각각 탄소 나노튜브(114a, 114b)를 함유하는 것으로 도시된다. 선택적으로, 비아는 구리, 알루미늄, 텅스텐, 또는 이들 금속의 합금 또는 혼합물과 같이 순수한 금속 또는 금속 합금으로 충진될 수 있다. 탄소 나노튜브는 구리와 같은 금속에 비해 상당히 바람직하며, 이는 탄소 나노튜브 어레이는 2000Watts/m/degree Kelvin을 초과하는 5배 이상의 열전도성을 가지기 때문이다. 탄소 나노튜브(114)는 나노튜브들 사이의 보이드와 함께 비아내에 존재할 수 있다. 보이드는 구리, 알루미늄, 텅스텐 또는 다른 금속과 같은 제 2 물질로 충진도리 수 있다. 또한, 보이드는 실리콘 이산화물과 같은 유전체로 충진될 수 있으나, 바람직하게 보이드는 금속 또는 금속 합금과 같은 열전도성 물질로 충진될 수 있다. 비아(116a)의 베이스에는 탄소 나노튜브 성장의 핵형성을 위한 촉매층(110)이 있다. 촉매층(110)은 금속, 바람직하게는 니켈 또는 코발트, 또는 니켈 또는 코발트를 함유하는 합금 또는 혼합물을 포함한다. 니켈 또는 코발트 실리사이드가 사용될 수 있다. 비아의 내용물은 SiN 배리어층(120)에 의해 주변 유전체층(108a, 108b) 및 액티브 디바이스층(106)으로부터 절연된다. 탄소 나노튜브(114)는 일반적으로 금속층(122 또는 124) 위로 연장되는 길이로, 비아(116) 하부에서 촉매층(110)의 상부 표면(118)으로부터 성장된다. 탄소 나노튜브를 성장시키는 다수의 증착 기술이 공지되어 있다. 바람직하게, 탄소 나노튜브는 최근 특정 문헌에 기록되어 있고 당업자에게 공지된 바와 같이, 플라즈마 강화 화학적 기상 증착(PECVD)을 사용하여 성장한다. 금속층(122/124)이 증착되고 평탄화 단계(일반적으로 CMP)가 수행되어 금속층(122/124)의 상부 표면과 나노튜브 레벨의 상부를 손질한다(trim). 바람직하게 탄소 나노튜브(114)는 비아의 베이스로부터 상부로 중단형, 연속형 수직 튜브형으로 성장되며 이는 금속 상호접속부층들 사이의 비교적 작은 치수로 인한 것이다.
도 2는 본 발명의 실시예에 따른 열전도성 비아(208)의 가능 위치를 나타내는 집적회로 트랜지스터의 개략적 상부도이다. 폭 W(214)과 길이 L(212)를 갖는 CMOS 트랜지스터(200)가 게이트 콘택(202) 및 소스/드레인 영역(204), 및 소스/드 레인 콘택(206)과 함께 도시된다. 트랜지스터(200)에 의해 발생되는 대부분의 열은 소스/드레인 영역(204)으로부터 방사된다. 트랜지스터의 소스/드레인 영역 바로 위에 비아(208)를 위치시킴으로써 발생되는 열 제거, 순차적인 접합부 온도 감소가 상당히 보조될 수 있다. 비아(208)는 실제로 상당한 영역을 커버하는 크기일 수 있다. 비아(208)는 상기 상부도에서 소스/드레인 영역 위에 있는 것으로 도시되어 있지만, 하기에 설명되는 바와 같이, 트랜지스터(200) 아래 기판내에 캐비티 또는 비아를 제공할 수 있다.
도 3은 본 발명의 실시예에 따른 다수의 금속층의 상호접속부를 관통하여 연장되는 다수의 열전도성 비아(314)를 갖는 집적회로 구조물(300)의 부분 단면도이다. 기판(302)은 열 발생 트랜지스터의 일반적인 드레인/소스 영역을 나타내는 N 도핑 영역(306)을 포함한다. 비아(314a)는 열 발생 영역(306) 바로 위에 위치된다. 비아(314a-c)는 트랜지스터 드레인/소스 영역으로부터 집적회로 다이의 상부 표면으로 열을 전달하는 열전도 네트워크를 구성한다. 본 실시예에서, 비아(314a-c)는 하나 위에 또다른 하나가 바로 배향되지 않지만, 엇갈린 구성이다. 이러한 구성에서, 금속층(310a, 310b)내에서 소정의 측방 열전도는 비아(314a 내지 314c)로부터의 열 전송을 완료시키기 위해 요구된다. 금속층(310)은 신호 상호접속 레벨로서 동일한 수직 위치에 있지만, 이들은 수직으로 접속되지 않는다. 금속간 유전체층이 320a-320c로서 도시된다. 본 실시예에서, 비아(314a-314c)는 촉매층(312)으로부터 성장된 탄소 나노튜브(318)로 충진된다. 선택적으로, 비아(314a-314c)는 앞서 개시된 것처럼 전도성 금속으로 충진될 수 있다. 배리어층(308)은 비아 내에 함유된 금속 화합물의 절연을 제공하며, 질화물 화합물, 바람직하게는 실리콘 질화물일 수 있지만, 티타늄질화물이 사용될 수도 있다.
도 4는 본 발명의 실시예에 따라 실리콘 기판의 후면에 집적된 탄소 나노튜브로 채워진 열전도 구조물(402a-402c)을 갖는 집적회로 구조물(400)의 부분 단면도이다. 본 실시예에서, 집적회로 구조물의 전력 발생 영역으로부터의 열전도는 기판(416)의 후면(414)으로 절단되는 캐비티 또는 채널(412)에 의해 보조되어 제 1 금속간 유전체층(410)을 관통하여 연장되는 비아(406a, 406b)를 통해 기판의 상부 표면으로부터 전송되는 열을 보충한다. 구조물(402a-402c)은 비아(406) 없이 사용될 수 있다. 앞서 주목한 것처럼, 캐비티(412)는 바람직하게 탄소 나노튜브로 채워지거나, 또는 금속과 같은 전도성 매체로 채워질 수 있다. 바람직하게 캐비티는 게이트(408)를 갖는 CMOS 트랜지스터의 드레인/소스 영역과 같은, 집적회로 구조물의 전력 발생 영역 아래에 위치된다. 열 전송을 증가시키고 캐비티의 깊이를 감소시키는 것을 보조하기 위해, 기판(416)은 기판이 얇아지도록 후면 접지될 수 있다. 탄소 나노튜브로 채워진 캐비티(404)의 상세한 설명은 도 5에 도시된다.
도 5는 도 4의 참조부호 404의 상세도이다. 열전도성 구조물(404)은 탄소 나노튜브(502)로 채워진 캐비티를 포함한다. 촉매층(510)은 캐비티의 하부 표면(512)에 위치되며, 탄소 나노튜브는 촉매층(510)으로부터 기판의 후면(414) 너머로 성장한다. 이어서 후면(414) 상에 금속층(504, 506)이 수행되고, 후면은 후면 너머로 연장되는 임의의 나노튜브로부터 절단되도록 평탄화되어, 추가적인 열 감소가 이루어질 수 있도록 평탄한 금속표면층(506)을 형성한다. 탄소 나노튜브(502) 사 이의 틈새형(interstitial) 보이드(508)가 상기 설명된 바와 같이 충진될 수 있다.
도 6은 본 발명의 실시예에 따른 열전도성 비아 및 후면 열전도 구조물(604)을 모두 가진 집적회로 구조물(600)의 부분 단면도이다. 집적회로 구조물(600)은 도 3의 열전도 네트워크(300)를 통해 엇갈려 있는 것으로 도시되며, 후면 전도 실시예(602)와 결합된다. 실시예(602)는 기판(302)의 후면으로 절단되는 캐비티(606) 내에서 둘러싸인 탄소 나노튜브 함유 열전도 매체(604)를 포함한다.
도 7a-e(종래 기술)는 비아를 채우는 다마신 프로세스 동안 집적회로 구조물의 부분 단면도이다. 상기 프로세스는 본 발명의 순차적 실시예를 비교하기 위해 간략하게 도시된다. 도 7a에서, 산화물층(704)이 알루미늄 또는 실리콘 기판(702) 위에 성장된 후, 비아(706)가 산화물(704)내에서 에칭되어 기판(702)의 일부를 노출시켜, 구조물(700)이 남게된다. 도 7b에서, TiN 배리어층(712)은 산화물(704) 위에 증착되며 710 처럼 기판(702)을 노출시킨다. 도 7c에서, 금속층(722)(텅스텐)이 프로세스에서의 비아를 충진시키도록 배리어층(712)상에 증착되어, 구조물(720)이 형성된다. 도 7d 및 7e에서, 금속층이 에치백되고 순차적으로 CMP(화학적-기계적 연마)에 의해 평탄화되어, 산화물의 상부 표면 위의 금속층 및 배리어층을 제거하나, 금속(742)으로 채워진 비아는 남겨두어 구조물(740)이 형성된다.
도 8a-e는 본 발명의 실시예에 따라 탄소 나노튜브 함유 열전도 비아를 충진하는 프로세스 동안 집적회로 구조물의 부분 단면도이다. 도 8a에서, 제 1 유전층(802)이 기판상에 증착된다. 바람직하게, 제 1 유전층은 실리콘 질화물이거나 또는 덜 바람직하게는 티타늄질화물이다. 금속 촉매층(804)은 제 1 유전층(802)의 표면상에 증착된다. 바람직하게, 금속 촉매층(804)은 금속 화합물 또는 니켈, 코발트 또는 이들 모두를 함유하는 합금이다. 덜 바람직하게, 금속 촉매층은 니켈 도는 코발트 실리사이드를 포함할 수 있다. 제 2 유전층(808)은 금속 촉매층(804) 위에 증착되며 바람직하게는 실리콘질화물이다. 이후 에칭은 제 2 유전층(808)을 통해 금속 촉매층의 상부 표면에 캐비티(806)를 형성하여, 구조물(800)을 형성한다. 도 8b에서, 탄소 나노튜브(812)는 캐비티(비아)(806) 하부에서 노출된 촉매 표면으로부터 선택적으로 성장되어, 구조물(810)을 형성한다. 바람직하게, 탄소 나노튜브는 플라즈마 강화 화학적 기상 증착(PECVD)을 사용하여 성장된다. 도 8c에서, 제 3 유전층(832)이 유전체(808) 표면 위에서 성장된다. 제 3 유전체는 바람직하게 티타늄 질화물이다. 제 4 유전체(834)는 유전체(832)위에 성장되고, 이후 금속층(836)이 성장되어, 마지막으로 구조물(830)을 형성한다. 도 8d 및 8e에서, 금속층(836)이 에칭되고, CMP에 의해 평탄화되어, 구조물(850)을 형성한다.
도 8f-i는 본 발명의 실시예에 따라 탄소 나노튜브 함유 열전도 비아를 충진시키는 스트림라인 프로세스 동안 집적회로 구조물의 부분 단면도이다. 도 8f에서 제 1 유전층(802)이 기판 위에 증착된다. 바람직하게, 제 2 유전층은 실리콘질화물이거나 덜 바람직하게는 티타늄질화물이다. 금속 촉매층(804)은 제 1 유전층(802)의 표면에 증착된다. 바람직하게, 금속 촉매층(804)은 니켈, 코발트 또는 이둘을 함유하는 합금 또는 금속 화합물이다. 덜 바람직하게, 금속 촉매층은 니켈 또는 코발트 실리사이드를 함유할 수 있다. 제 2 유전층(808)은 금속 촉매층(804) 위에 증착되며, 바람직하게는 실리콘질화물이다. 추후 에칭은 제 2 유전층(808)을 통해 금속 촉매층의 상부 표면에 캐비티(806)를 형성하여 구조물(800)이 형성된다. 도 8g에서, 탄소 나노튜브(812)는 캐비티(비아)의 하부에서 노출된 촉매 표면으로부터 선택적으로 성장되어, 구조물(800)을 형성한다. 바람직하게, 탄소 나노튜브는 플라즈마 강화 화학적 기상 증착(PECVD)을 사용하여 성장된다. 탄소 나노튜브는 캐비티의 하부로부터 제 2 유전층(808)의 적어도 상부 표면으로 연장된다. 도 8h에서, 금속성 열전도층이 유전층(808)의 표면 위에 증착된다. 금속성 열전도층은 임의의 금속 또는 합금으로 구성될 수 있으나, 바람직하게 구리로 구성될 수 있고 덜 바람직하게는 알루미늄 또는 텅스텐으로 구성될 수 있다. 하기의 금속 증착으로 구조물(860)이 형성된다. 도 8i에서, 금속성 열전도층(836)은 평탄화되어 구조물(870)을 형성한다.
본 발명의 또다른 목적은 개선된 고속의, 고전도성 상호접속 시스템을 제공하여 신호 속도를 증가시키고, 인접한 도체에 대한 잡음을 줄이고, 집적회로의 전력 소모를 감소시키는 것이다.
일 실시예에서, "플립-칩(flip-chip)"형 구조물은 나노와이어(탄소 또는 실리콘)를 함유하는 것으로 제시되었다. 고속 상호접속(플립-칩) 구조물은 표준 제조 기술로 구성된 칩 상의 "피기백(piggy-backed)"형태이나, 소수의 상호접속 레벨을 갖는다. 새로운 구조물은 칩의 어렵거나 또는 병목형 와이어링 태스크(즉, 긴 와이어, 전력 공급 와이어 및 수동형 부품과 같은 다른 부품)의 일부를 수용한다. 낮은 레벨, 짧은 범위의 상호접속 와이어링은 주요한 집적회로상에 위치된다. 기본(primary) 집적회로는 기본 IC 상부에 장착되는 플립-칩 구조물에 결합되는 추가 의 상호접속 비아로 변형된다.
도 9는 본 발명의 실시예에 따라 표준 기술로 형성된 부분적으로 완성된 집적회로(902) 위에 장착된 고속의 상호접속 구조물(904)을 갖는 집적 회로구조물(900)의 부분 단면도이다. 고속 상호접속 플립-칩(904)은 집적회로(902) 위에 장착되며, 표준 칩으로 다수의 금속 상호접속층으로 효과적으로 대체된다. 플립-칩 구조물(904)에서, 1-100 나노미터 사이 치수의 나노와이어는 셀프-어셈블리 비아로 형성되며 실리콘 또는 탄소 나노와이어를 형성하는 현재의 방법에 따라 적절한 기판상에 증착된다. 이러한 나노와이어는 마이크로-와이어 보다 작은 다양한 정도의 유니트 길이당 캐패시턴스를 가지며 표준 IC의 와이어링을 상호접속한다. 이들 전체 저항에 따라, 와이어 RC 지연은 실리콘 칩의 보다 빠른 성능을 가능케한다. 나노와이어 어레이는 Si, Cu, Co 및 Ni와 같은 촉매 물질을 사용하여 적절한 기판의 상부에서 성장된다. 바람직하게, 나노와이어 어레이는 탄소 나노튜브 또는 실리콘 나노와이어로 구성된다. 기판 물질은 실리콘, 알루미나, SiO2, 또는 석영일 수 있다. 플립-칩(904)과 IC(902) 사이의 접속은 비아(906)에 이루어진다. 전-금속(pre-metal) 유전체(912), 제 1 금속 상호접속층(910) 및 금속간 유전체층(908)은 표준 집적 회로 제조 구조물의 부품이다. 선택적으로, 플립 칩(904)은 표준 반도체 층의 수동층의 콘택 개구부 상에 장착된 독립적인 칩으로서 위치될 수 있다.
도 10a는 본 발명의 실시예에 따른 도 9의 고속 상호접속 구조물(904)의 상부 개략도이다. 나노와이어(1008)(탄소 나노튜브 또는 실리콘)의 초기 패턴은 하 나 이상의 평행한 나노와이어가 적절한 치수의 콘택 전극(1002, 1012)을 갖는 위치에서 개시 및 종료되도록 형성된다. 이들 콘택 전극은 하부에 놓인 메인 칩의 원하는 상호접속부의 비아-콘택(도 10b에서 1004)에 접속된다. 각각의 분야 및 메인 칩 다이에 대해, 플립-칩 상의 금속 전극의 위치 및 형상은 실제 실리콘 칩 아래의 접속 비아와 정렬되어 위치된다. 비아의 x-y 좌표는 관심 신호를 접속하기 위해 종래 기술의 긴 금속 와이어를 사용하는 메인 칩 레이아웃에 의해 제공된다. 칩 설계 및 레이아웃 소프트웨어에 의해 '너무 바람직하지 못하다'는 이유에 대해, 또는 '너무 긴'것으로 여겨지는 와이어는 플립-칩상의 나노 와이어(탄소 나노튜브 또는 실리콘)에 의해 교체된다. 이는 칩 설계 및 분석 소프트웨어에 의해 그리고 적절한 x-y 위치에 '비아-홀'을 접속시킴으로써 달성된다. 긴 나노와이어(1008) 세트는 적절한 스위칭 레벨 동안 필요한 최소 톨러런스 값내에서 RC 지연 동안 인슈트로(웨이퍼 레벨에서) 테스트 된다. 최대 RF 지연 사항을 만족시키는 적절한 나노-와이어 세트가 선택된다. 비-기능 나노와이어 또는 RC 지연 스펙(specs)의 이상의 나노와이어는 예를 들어, 레이저 또는 전자 빔(E-빔) 트리밍 사용으로 절단된다. 개별 테스트 회로는 플립-칩으로 배치될 수 있다. 테스트 구조물은 멀티플렉싱 회로를 사용하여 테스트 장비와의 접속에 요구되는 I/O 콘택의 수를 최소화시킨다. 분광학(특히 Raman) 측정은 나노와이어의 파라미터 특성을 식별하는데 사용될 수 있다. 전자 현미경 측정에 이어서, 원치않는 특성을 갖는 나노와이어는 제거된다. 필요하다면 추가적으로, 종래의 금속 라인으로 패터닝에 의해 원하는 나노와이어로 또다른 접속부가 형성될 수 있다. E-빔 리소그래피는 각각의 개별 다 이 금속 패턴(1010)으로의 주문제작을 위해 사용되어 웨이퍼 상의 각각의 다이의 나노와이어의 일반적 구조물을 완성하고 접속한다. E-빔 리소그래피는 나노와이어에 의해 대체되는 비교적 작은 수의 와이어를 처리하기 때문에 비용면에서 효율적이다. 나노와이어의 비-교차 구조를 형성하기 위해, 단일 레이아웃 경로가 접속을 위해 요구되는 비아홀의 정도를 소트(sort)할 필요가 있다. 도면 10a에서, 대각선, 비-연산 루팅 스켐은 나노와이어를 갖는 비아를 접속시키는데 사용된다. 긴 나노와이어의 수가 크다면, 단일층 방식은 불충분하며 나노와이어의 2-층 구조가 루팅 스켐으로써 요구될 수 있다.
도 11은 본 발명의 실시예에 따른 고속 상호접속 구조물을 갖는 집적회로를 제조하는 프로세스 흐름도(1100)이다. 단계(1102)에서, 메인 집적회로 칩이 설계되고, 그의 기능, 와이어링 및 메인 I/O 구조물이 형성된다. 단계(1104)에서, 플립-칩에 부가될 와이어링 및 부품이 결정된다. 단계(1106)에서, 플립칩 I/O 구조물 및 비아 위치가 결정된다. 단계(1108)에서, 플립-칩 구조물이 제조되고 테스트된다. 하기의 프로세스 단계가 이용된다.
1) 적합한 기판 표면상에 다수의 나노와이어를 갖는 고정된 어레이 구조가 합성, 성장 또는 증착된다. 탄소 나노튜브가 사용된다면, 큰 직경을 갖는 다수의-벽 탄소 나노튜브만이 나노와이어의 금속 형태만을 얻도록 성장된다.
2) 웨이퍼 레벨 프로브 테스트를 허용하도록 나노와이어 또는 회로 구조물의 말단에 금속 전극을 확대 또는 증착한다. 탄소 나노튜브의 경우에, Raman 분광학이 비-접촉 프로빙을 위해 사용된다.
3) 논-워킹(non-working) 또는 아웃-오프-스펙(out-of-specs) 나노와이어를 절단하기 위해 E-빔 또는 레이저 트리밍을 사용한다.
4) 기능 와이어링 칩을 형성하기 위해 필요한 금속 증착을 위해 독특한 '마스크' 패턴 레지스트를 형성하기 위해 E-빔 리소그래피가 사용된다. 이러한 여분의 금속 증착은 아래에 놓여있는 종래의 칩에 접속되는 '비아'에 나노와이어 구조물을 접속하기 위해 요구된다.
5) 개별 칩 구조물의 웨이퍼에 대해 여분의 금속을 증착하고 이를 밀봉한다.
6) 각각의 다이를 소우처리 또는 슬라이스처리한다.
단계(1110)에서, 플립-칩은 메인 IC 칩에 접속되고, 조합물이 테스트되고 패키지된다.

Claims (32)

  1. 집적회로에 열전도 디바이스를 제조하는 방법으로서,
    (1) 실리콘 기판에 적어도 하나의 트랜지스터를 제조하는 단계;
    (2) 상기 적어도 하나의 트랜지스터의 상부 표면상에 제 1 유전층을 증착하는 단계;
    (3) 상기 제 1 유전층의 상부 표면상에 금속 촉매층을 증착하는 단계;
    (4) 상기 금속 촉매층의 상부 표면상에 제 2 유전층을 증착하는 단계;
    (5) 상기 금속 촉매층의 상기 상부 표면에 상기 제 2 유전층을 관통하며 상기 적어도 하나의 트랜지스터 위에 위치되는 적어도 하나의 캐비티를 에칭하는 단계;
    (6) 상기 금속 촉매층의 상기 상부 표면으로부터 상기 제 2 유전층의 적어도 상부 표면으로 연장되는 적어도 하나의 탄소 나노튜브를 상기 적어도 하나의 캐비티내에서 성장시키는 단계; 및
    (7) 상기 제 2 유전층의 상기 상부 표면상에 금속의 열전도층을 증착하는 단계를 포함하여, 상기 트랜지스터에 의해 발생된 열이 상기 적어도 하나의 탄소 나노튜브를 통해 상기 트랜지스터의 상기 상부 표면으로부터 상기 금속의 열전도층으로 전도되는, 열전도 디바이스 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 유전층은 실리콘 질화물을 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  3. 제 1 항에 있어서, 상기 금속 촉매층은 니켈을 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  4. 제 1 항에 있어서, 상기 금속 촉매층은 코발트를 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  5. 제 1 항에 있어서, 상기 금속의 열전도층은 구리를 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  6. 제 1 항에 있어서, 상기 금속의 열전도층은 알루미늄을 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  7. 제 1 항에 있어서, 상기 금속의 열전도층은 상기 적어도 하나의 탄소 나노튜브와 접촉하는 상기 적어도 하나의 캐비티내에 증착되는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  8. 제 1 항에 있어서, 상기 금속의 열전도층의 상부 표면은 증착에 이어 평탄화되어, 상기 적어도 하나의 탄소 나노튜브가 상기 금속의 열전도층의 상기 상부 표 면 위로 연장되지 않는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  9. 제 1 항에 있어서, 상기 적어도 하나의 캐비티는 상기 적어도 하나의 트랜지스터의 드레인 위에 위치되는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  10. 제 1 항에 있어서, 상기 적어도 하나의 캐비티는 상기 적어도 하나의 트랜지스터의 소스 위에 위치되는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  11. 제 1 항에 있어서, 상기 적어도 하나의 캐비티는 상기 적어도 하나의 트랜지스터의 열발생 영역 위에 위치되는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  12. 집적회로에 열전도 디바이스를 제조하는 방법으로서,
    (1) 실리콘 기판의 상부 표면에 적어도 하나의 트랜지스터를 제조하는 단계;
    (2) 상기 실리콘 기판내에서 상기 적어도 하나의 트랜지스터 아래의 상기 실리콘 기판의 후면을 통해 연장되는 적어도 하나의 캐비티를 절단하는 단계;
    (3) 상기 적어도 하나의 캐비티내에 촉매층을 증착하는 단계; 및
    (4) 상기 적어도 하나의 캐비티내에서 상기 적어도 하나의 캐비티의 하부 표면으로부터 상기 실리콘 기판의 후면으로 연장되는 다수의 탄소 나노튜브를 성장시키는 단계를 포함하는, 열전도 디바이스 제조 방법.
  13. 제 12 항에 있어서,
    (5) 상기 실리콘 기판의 후면상에 그리고 상기 적어도 하나의 캐비티내에 금속의 열전도층을 증착하고, 순차적으로 상기 다수의 탄소 나노튜브를 성장시키는 단계를 더 포함하며, 상기 다수의 탄소 나노튜브는 상기 금속의 열전도층과 접촉하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  14. 제 13 항에 있어서,
    (6) 상기 실리콘 기판의 후면을 평탄화시키는 단계를 더 포함하며, 상기 다수의 탄소 나노튜브는 상기 금속의 열전도층을 통해 연장되지 않는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  15. 제 13 항에 있어서, 상기 금속의 열전도층은 구리를 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  16. 제 13 항에 있어서, 상기 금속의 열전도층은 알루미늄을 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  17. 제 12 항에 있어서, 상기 촉매층은 니켈을 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  18. 제 12 항에 있어서, 상기 촉매층은 코발트를 포함하는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  19. 제 12 항에 있어서, 상기 적어도 하나의 캐비티는 상기 적어도 하나의 트랜지스터의 드레인 아래에 위치되는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  20. 제 12 항에 있어서, 상기 적어도 하나의 캐비티는 상기 적어도 하나의 트랜지스터의 소스 아래에 위치되는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  21. 제 12 항에 있어서, 상기 적어도 하나의 캐비티는 상기 적어도 하나의 트랜지스터의 열발생 영역 아래에 위치되는 것을 특징으로 하는 열전도 디바이스 제조 방법.
  22. 집적회로 구조물의 열전도 디바이스로서,
    다수의 상호접속 레벨을 통해 액티브 디바이스층의 상부 표면으로부터 상기 집적회로 구조물의 상부 표면으로 연장되는 열전도 네트워크를 포함하며,
    상기 열전도 네트워크는 상기 다수의 상호접속 레벨을 횡단하는 다수의 열전도 비아를 포함하며, 상기 열전도 비아는 상기 다수의 상호접속 레벨의 금속 도체로부터 전기적으로 절연되어, 상기 액티브 디바이스층의 액티브 디바이스에 의해 발생된 열은 상기 열전도 네트워크를 통해 상기 집적회로 구조물의 상부 표면으로 전도되는, 열전도 디바이스.
  23. 제 22 항에 있어서, 상기 다수의 열전도 탄소 나노튜브를 포함하는 것을 특징으로 하는 열전도 디바이스.
  24. 제 22 항에 있어서, 상기 다수의 열전도 비아는 구리, 알루미늄, 폴리실리콘, 및 텅스텐으로 이루어진 그룹에서 선택된 물질을 포함하는 것을 특징으로 하는 열전도 디바이스.
  25. 제 22 항에 있어서, 상기 다수의 열전도 비아는 상기 액티브 디바이스층의 상부 표면으로부터 상기 집적회로 구조물의 상부 표면으로 직선 라인으로 배향되는 것을 특징으로 하는 열전도 디바이스.
  26. 제 22 항에 있어서, 상기 다수의 열전도 비아에서 각각의 비아는 상호접속부의 단일 레벨을 횡단하며, 상기 상호접속부의 단일 레벨은 금속간 유전체의 단일층 위의 상호접속 금속의 단일층을 포함하는 것을 특징으로 하는 열전도 디바이스.
  27. 전력 소모가 강화된 집적회로 다이로서,
    상기 집적회로 다이의 전력 발생 디바이스가 제조되는 상부 표면을 가지며 상기 상부 표면과 실질적으로 평행한 후면을 가지는 기판;
    상기 상부 표면을 향해, 상기 상부 표면과 상기 후면 사이의 간격보다 작은 예정된 간격으로 상기 후면으로부터 연장되는 적어도 하나의 캐비티; 및
    상기 적어도 하나의 캐비티내에 포함되며, 상기 기판의 벌크 열 전도성보다 큰 열 전도성을 가지는 열전도 매체를 포함하여,
    상기 전력 발생 디바이스에 의해 발생된 열이 상기 열전도 매체를 통해 후면으로 전달되는, 집적회로 다이.
  28. 제 27 항에 있어서, 상기 열전도 매체는 구리를 포함하는 것을 특징으로 하는 집적회로 다이.
  29. 제 27 항에 있어서, 상기 열전도 매체는 탄소 나노튜브를 포함하는 것을 특징으로 하는 집적회로 다이.
  30. 제 27 항에 있어서, 상기 적어도 하나의 캐비티는 상기 기판의 적어도 하나의 전력 발생 디바이스 바로 아래에 위치되는 것을 특징으로 하는 집적회로 다이.
  31. 제 30 항에 있어서, 상기 적어도 하나의 전력 발생 디바이스는 드레인을 갖는 트랜지스터이며, 상기 적어도 하나의 캐비티는 상기 드레인 바로 아래에 위치되는 것을 특징으로 하는 집적회로 다이.
  32. 제 30 항에 있어서, 상기 적어도 하나의 전력 발생 디바이스는 소스를 갖는 트랜지스터이며, 상기 적어도 하나의 캐비티는 상기 소스 바로 아래에 위치되는 것을 특징으로 하는 집적회로 다이.
KR1020057013624A 2003-01-24 2004-01-23 집적회로로부터의 열을 제거하기 위한 셀프-어셈블리나노와이어 사용 방법 및 장치 KR20060002750A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44245003P 2003-01-24 2003-01-24
US60/442,450 2003-01-24

Publications (1)

Publication Number Publication Date
KR20060002750A true KR20060002750A (ko) 2006-01-09

Family

ID=32825224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013624A KR20060002750A (ko) 2003-01-24 2004-01-23 집적회로로부터의 열을 제거하기 위한 셀프-어셈블리나노와이어 사용 방법 및 장치

Country Status (5)

Country Link
US (1) US20040152240A1 (ko)
EP (1) EP1588413A2 (ko)
KR (1) KR20060002750A (ko)
CN (1) CN1742364A (ko)
WO (1) WO2004068545A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843145B1 (ko) * 2006-12-06 2008-07-02 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127351A1 (de) * 2001-06-06 2002-12-19 Infineon Technologies Ag Elektronischer Chip und elektronische Chip-Anordnung
US6921462B2 (en) 2001-12-17 2005-07-26 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
US7273095B2 (en) * 2003-03-11 2007-09-25 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Nanoengineered thermal materials based on carbon nanotube array composites
US7732918B2 (en) * 2003-08-25 2010-06-08 Nanoconduction, Inc. Vapor chamber heat sink having a carbon nanotube fluid interface
US20070126116A1 (en) * 2004-08-24 2007-06-07 Carlos Dangelo Integrated Circuit Micro-Cooler Having Tubes of a CNT Array in Essentially the Same Height over a Surface
US7477527B2 (en) * 2005-03-21 2009-01-13 Nanoconduction, Inc. Apparatus for attaching a cooling structure to an integrated circuit
US7538422B2 (en) 2003-08-25 2009-05-26 Nanoconduction Inc. Integrated circuit micro-cooler having multi-layers of tubes of a CNT array
US8048688B2 (en) * 2006-10-24 2011-11-01 Samsung Electronics Co., Ltd. Method and apparatus for evaluation and improvement of mechanical and thermal properties of CNT/CNF arrays
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
WO2005025734A2 (en) * 2003-09-17 2005-03-24 Molecular Nanosystems, Inc. Methods for producing and using catalytic substrates for carbon nanotube growth
US20050214197A1 (en) * 2003-09-17 2005-09-29 Molecular Nanosystems, Inc. Methods for producing and using catalytic substrates for carbon nanotube growth
US7180174B2 (en) * 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
US7456052B2 (en) * 2003-12-30 2008-11-25 Intel Corporation Thermal intermediate apparatus, systems, and methods
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7312155B2 (en) * 2004-04-07 2007-12-25 Intel Corporation Forming self-aligned nano-electrodes
EP1751055A1 (en) * 2004-04-20 2007-02-14 Koninklijke Philips Electronics N.V. Nanostructures and method for making such nanostructures
US7075133B1 (en) * 2004-05-03 2006-07-11 National Semiconductor Corporation Semiconductor die with heat and electrical pipes
US7129097B2 (en) * 2004-07-29 2006-10-31 International Business Machines Corporation Integrated circuit chip utilizing oriented carbon nanotube conductive layers
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
SG135065A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
JP4167212B2 (ja) * 2004-10-05 2008-10-15 富士通株式会社 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ
TWI388042B (zh) * 2004-11-04 2013-03-01 Taiwan Semiconductor Mfg 基於奈米管基板之積體電路
DE102004054598A1 (de) * 2004-11-11 2006-05-24 Infineon Technologies Ag Halbleiterbauteil mit mindestens einem Halbleiterchip und Abdeckmasse und Verfahren zur Herstellung desselben
US7226856B1 (en) * 2004-11-15 2007-06-05 Kla-Tencor Technologies Corporation Nano-electrode-array for integrated circuit interconnects
US8018059B2 (en) * 2005-03-31 2011-09-13 Xerox Corporation Electrical interconnect with an electrical pathway including at least a first member overlain by a second member at a contact point
US20060231946A1 (en) * 2005-04-14 2006-10-19 Molecular Nanosystems, Inc. Nanotube surface coatings for improved wettability
US7989349B2 (en) 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
US7596751B2 (en) * 2005-04-22 2009-09-29 Hewlett-Packard Development Company, L.P. Contact sheet based image management
GB0509499D0 (en) * 2005-05-11 2005-06-15 Univ Surrey Use of thermal barrier for low temperature growth of nanostructures using top-down heating approach
US8586468B2 (en) * 2005-08-24 2013-11-19 Sony Corporation Integrated circuit chip stack employing carbon nanotube interconnects
US7197804B2 (en) * 2005-08-29 2007-04-03 The Aerospace Corporation Method of making copper and carbon nanotube thermal conductor
US7335983B2 (en) * 2005-12-16 2008-02-26 Intel Corporation Carbon nanotube micro-chimney and thermo siphon die-level cooling
US8217518B2 (en) 2006-03-08 2012-07-10 Stmicroelectronics Asia Pacific Pte., Ltd. Enhancing metal/low-K interconnect reliability using a protection layer
US20070227700A1 (en) * 2006-03-29 2007-10-04 Dimitrakopoulos Christos D VLSI chip hot-spot minimization using nanotubes
US20080292835A1 (en) * 2006-08-30 2008-11-27 Lawrence Pan Methods for forming freestanding nanotube objects and objects so formed
KR20090057089A (ko) * 2006-09-04 2009-06-03 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상호접속 구조체, 상호접속 구조체의 제조 방법 및 집적 회로 디바이스의 제조 방법
US20080150127A1 (en) * 2006-12-21 2008-06-26 Nachiket Raravikar Microelectronic package, method of manufacturing same, and system containing same
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
KR100827524B1 (ko) * 2007-04-06 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20080315430A1 (en) * 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
FR2917892B1 (fr) * 2007-06-22 2009-08-28 Commissariat Energie Atomique Procede de realisation d'une connexion electrique a base de nanotubes gaines individuellement
WO2009014985A2 (en) * 2007-07-20 2009-01-29 California Institute Of Technology Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
US8283786B2 (en) * 2007-12-21 2012-10-09 Advanced Micro Devices, Inc. Integrated circuit system with contact integration
DE102008020816B4 (de) * 2008-02-29 2019-10-10 Osram Oled Gmbh Organische Leuchtdiode, flächiges, optisch aktives Element mit einer Kontaktanordnung und Verfahren zur Herstellung einer organischen Leuchtdiode
KR100997788B1 (ko) * 2008-06-30 2010-12-02 주식회사 하이닉스반도체 반도체 패키지
US8679962B2 (en) * 2008-08-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
US7989321B2 (en) * 2008-08-21 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device gate structure including a gettering layer
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
KR101111921B1 (ko) * 2009-05-12 2012-03-14 주식회사 하이닉스반도체 반도체 패키지
US20110174436A1 (en) * 2010-01-19 2011-07-21 Mohsen Ghajar Thermal conductivity treatment
US8294261B2 (en) * 2010-01-29 2012-10-23 Texas Instruments Incorporated Protruding TSV tips for enhanced heat dissipation for IC devices
CN102143652B (zh) * 2010-01-30 2012-07-18 宏恒胜电子科技（淮安）有限公司 电路板
CA2814584A1 (en) 2010-10-22 2012-04-26 California Institute Of Technology Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials
US8368053B2 (en) * 2011-03-03 2013-02-05 International Business Machines Corporation Multilayer-interconnection first integration scheme for graphene and carbon nanotube transistor based integration
EP2541581A1 (en) * 2011-06-29 2013-01-02 Khalid Waqas Device comprising nanostructures and method of manufacturing thereof
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
US8731345B2 (en) * 2011-12-15 2014-05-20 Kotura, Inc. System for managing thermal conduction on optical devices
US10205080B2 (en) 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
WO2013149205A1 (en) 2012-03-29 2013-10-03 California Institute Of Technology Phononic structures and related devices and methods
WO2014028903A1 (en) 2012-08-17 2014-02-20 Silicium Energy, Inc. Systems and methods for forming thermoelectric devices
WO2014070795A1 (en) 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
US10362685B2 (en) * 2013-09-30 2019-07-23 3M Innovative Properties Company Protective coating for printed conductive pattern on patterned nanowire transparent conductors
US9324628B2 (en) 2014-02-25 2016-04-26 International Business Machines Corporation Integrated circuit heat dissipation using nanostructures
EP3123532B1 (en) 2014-03-25 2018-11-21 Matrix Industries, Inc. Thermoelectric devices and systems
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
CN104409663B (zh) 2014-11-12 2017-01-18 京东方科技集团股份有限公司 封装方法、封装结构及显示装置
WO2017192738A1 (en) 2016-05-03 2017-11-09 Matrix Industries, Inc. Thermoelectric devices and systems
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
US20180175005A1 (en) * 2016-12-21 2018-06-21 Intel Corporation Thermal dissipation using anisotropic conductive material
CN109449138B (zh) * 2018-09-28 2022-09-02 杭州电子科技大学 一种差分多比特硅通孔结构及其制备方法
US11158571B2 (en) * 2018-12-20 2021-10-26 Micron Technology, Inc. Devices including conductive interconnect structures, related electronic systems, and related methods
US20230422435A1 (en) * 2022-06-24 2023-12-28 Microsoft Technology Licensing, Llc Ultra dense processors with embedded microfluidic cooling

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
US6359288B1 (en) * 1997-04-24 2002-03-19 Massachusetts Institute Of Technology Nanowire arrays
US5926370A (en) * 1998-10-29 1999-07-20 Hewlett-Packard Company Method and apparatus for a modular integrated apparatus for multi-function components
US6727422B2 (en) * 2000-09-18 2004-04-27 Chris Macris Heat sink/heat spreader structures and methods of manufacture
US6407922B1 (en) * 2000-09-29 2002-06-18 Intel Corporation Heat spreader, electronic package including the heat spreader, and methods of manufacturing the heat spreader
US6783589B2 (en) * 2001-01-19 2004-08-31 Chevron U.S.A. Inc. Diamondoid-containing materials in microelectronics
US6667548B2 (en) * 2001-04-06 2003-12-23 Intel Corporation Diamond heat spreading and cooling technique for integrated circuits
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US6432740B1 (en) * 2001-06-28 2002-08-13 Hewlett-Packard Company Fabrication of molecular electronic circuit by imprinting
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
US6921462B2 (en) * 2001-12-17 2005-07-26 Intel Corporation Method and apparatus for producing aligned carbon nanotube thermal interface structure
US6965513B2 (en) * 2001-12-20 2005-11-15 Intel Corporation Carbon nanotube thermal interface structures
US20040013598A1 (en) * 2002-02-22 2004-01-22 Mcelrath Kenneth O. Molecular-level thermal management materials comprising single-wall carbon nanotubes
US6891724B2 (en) * 2002-06-12 2005-05-10 Intel Corporation Increasing thermal conductivity of thermal interface using carbon nanotubes and CVD
US6856016B2 (en) * 2002-07-02 2005-02-15 Intel Corp Method and apparatus using nanotubes for cooling and grounding die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843145B1 (ko) * 2006-12-06 2008-07-02 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치

Also Published As

Publication number Publication date
CN1742364A (zh) 2006-03-01
WO2004068545A3 (en) 2005-02-17
EP1588413A2 (en) 2005-10-26
WO2004068545A2 (en) 2004-08-12
US20040152240A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
KR20060002750A (ko) 집적회로로부터의 열을 제거하기 위한 셀프-어셈블리나노와이어 사용 방법 및 장치
US7656027B2 (en) In-chip structures and methods for removing heat from integrated circuits
US8178434B2 (en) On-chip embedded thermal antenna for chip cooling
JP5285829B2 (ja) インターポーザおよびその製造方法
US6773952B2 (en) Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
TWI381483B (zh) 積體電路晶片
TWI391958B (zh) 散熱裝置、熱介面、電阻及冷卻該電阻之方法
US6333557B1 (en) Semiconductor chip structures with embedded thermal conductors
US7723759B2 (en) Stacked wafer or die packaging with enhanced thermal and device performance
TW201729379A (zh) 半導體元件結構
US10811353B2 (en) Sub-ground rule e-Fuse structure
US11201106B2 (en) Semiconductor device with conductors embedded in a substrate
US20060125090A1 (en) Heat dissipation structure and method thereof
US20220262723A1 (en) Subtractive damascene formation of hybrid interconnections
JP2003100749A (ja) 半導体装置およびその製造方法
US8631570B2 (en) Through wafer vias with dishing correction methods
US20100025857A1 (en) Ic chip and design structure with through wafer vias dishing correction
US6432809B1 (en) Method for improved passive thermal flow in silicon on insulator devices
US11302638B2 (en) Hybrid conductor integration in power rail
US20230180621A1 (en) Top electrode to metal line connection for magneto-resistive random-access memory stack height reduction
JP2000031487A (ja) 半導体装置とその製造方法
JPWO2006061871A1 (ja) 半導体装置
US20230170258A1 (en) Edge profile control of integrated circuit chips
US20230411279A1 (en) Semiconductor device structure and methods of forming the same
US20230317674A1 (en) Semiconductor device and method having high-kappa bonding layer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid