JP2000031487A

JP2000031487A - 半導体装置とその製造方法

Info

Publication number: JP2000031487A
Application number: JP10199900A
Authority: JP
Inventors: Shigeki Hirasawa; 茂樹平澤; Masahiko Nishiyama; 雅彦西山; Satoru Isomura; 悟磯村; Hide Yamaguchi; 日出山口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-07-15
Filing date: 1998-07-15
Publication date: 2000-01-28

Abstract

(57)【要約】【課題】密集して形成されたＳＯＩ構造の発熱トランジ
スタ素子に接続される多層構造の配線を有する半導体装
置において、製造コストを増加させることなく、配線の
温度上昇を防止可能な半導体装置を実現する。【解決手段】発熱源であるトランジスタ素子１に接続さ
れる配線５に配線５の幅以内の距離に近接して放熱用の
金属線２１を形成する。放熱用の金属線２１はＳＯＩ構
造のトランジスタ素子１の領域１５の直上部の領域を避
けて形成されており、放熱用の金属線２１はさらにトラ
ンジスタ領域１５から離れる方向に延びている。トラン
ジスタ素子１から配線に伝わった熱は近接する金属線２
１を経て放熱されるため配線５の局所温度上昇を防止で
きる。放熱用の金属線２１は配線と同様に、かつ同時に
形成できる。したがって、製造コストを増加することな
く、半導体装置の寿命信頼度を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ用高
速演算ＬＳＩなどの半導体装置に係わり、特に、トラン
ジスタ素子などを接続する多層配線の局所温度上昇を防
止するのに優れた半導体装置とその製造方法に関する。

【０００２】

【従来の技術】ＬＳＩ内部の局所温度上昇を防止する従
来の半導体装置として、特開平９―１２９７２５号公報
にあるように、多層の配線間を接続する放熱用のダミー
ホールを絶縁膜中に形成し、高温となる配線とその上下
にある他の配線とを熱的に接続し、配線の温度上昇を防
止する方法がある。

【０００３】また、他の半導体装置として、特開昭４９
―１７１７９号公報にあるように、配線と絶縁された放
熱用の第２の金属層を発熱素子部の上部の絶縁膜内に設
ける方法がある。これは、トランジスタ素子の温度上昇
を防止する目的で設けられるものであり、配線とは３μ
ｍ以上の距離をおいて第２の金属層が基板上部の全面に
連続して形成される。

【０００４】また、他の半導体装置として、特許第２５
７２０９８号公報にあるように、発熱するポリシリコン
抵抗素子と基板との間の絶縁膜内に熱伝導体を設ける方
法がある。これは、ポリシリコン抵抗素子の温度上昇を
防止する目的のためのものである。

【０００５】

【発明が解決しようとする課題】ところが、上記第１の
従来技術（特開平９―１２９７２５号公報）にあって
は、放熱用のダミーホールが形成される材料として、絶
縁膜よりも熱伝導率が大きくかつ電気的に絶縁材料であ
る必要がある（配線材料は導電性材料であるため配線材
料とも異なる）。そのため、放熱用のダミーホールの形
成によって半導体製造プロセスのプロセス数が増え、製
造コストが増加するという問題があった。

【０００６】仮に、ダミーホールが形成される材料を配
線材料やスルーホール材料と同一材料とした場合には、
このダミーホールが形成される材料によって配線間が電
気的に接続されることになり、電気的機能を損なう問題
があった。

【０００７】また、上記第２の従来技術（特開昭４９―
１７１７９号公報）にあっては、ＬＳＩ内部で最も高温
になる発熱トランジスタ素子部の温度を下げることを目
的として、発熱素子の上部に第２の金属層を設けたもの
であるため、配線への金属層の影響がないように、この
第２の金属層と配線とは３μｍ以上の距離をおいてい
る。つまり、配線の温度上昇防止を目的としたものでは
なく、配線への直接的な温度上昇防止効果は望めない。

【０００８】この第２の従来技術では、放熱用の金属層
は高発熱トランジスタ素子の直上も含めて配線層以外の
全面にわたって連続して形成されているため、配線層と
放熱用の金属層とを３μｍ以上離さなければ、逆に高発
熱トランジスタ素子からの熱を配線層に伝えてしまう恐
れがあった。

【０００９】また、上記第３の従来技術（特許第２５７
２０９８号公報）にあっては、発熱素子と基板との間に
他の構造物がなければ発熱素子の温度上昇防止に有効だ
が、多層配線の基板から数えて第２層以上の配線層の温
度上昇防止として利用しようとしても最近の高集積ＬＳ
Ｉでは配線が密になっているため、第１層の配線層が邪
魔をして第２層の配線の直下に熱伝導体を形成すること
ができないという問題がある。

【００１０】本発明の目的は、密集して形成されたＳＯ
Ｉ（Silicon on Insulator）構造の発熱トランジスタ素
子に接続される多層構造の配線を有する半導体装置にお
いて、製造コストを大幅に増加させることなく、配線の
温度上昇を防止可能な半導体装置及びその製造方法を実
現することである。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、次のように構成される。（１）半導体基板上に多数のトランジスタ素子などの半
導体素子が形成され、上記半導体素子を電気的に接続す
る多数の配線が絶縁膜中に形成される半導体装置におい
て、上記配線に近接した部分に線状あるいは板状の放熱
部材が形成され、上記配線と上記放熱部材とが互いに近
接する部分の間隔は、上記配線の幅以内の距離とし、上
記放熱部材と上記配線とは上記絶縁膜中にて上記半導体
基板から同じ距離の位置に形成され、上記放熱部材は、
上記配線と同一材料であり、かつ上記配線とは電気的に
絶縁され、上記放熱部材のほとんどの部分は、上記トラ
ンジスタ素子の直上部を回避して配置されている。

【００１２】（２）好ましくは、上記（１）において、
上記放熱部材は、半導体基板に接続されている。

【００１３】（３）また、半導体基板上に多数のトラン
ジスタ素子などの半導体素子が形成され、上記半導体素
子を電気的に接続する多数の配線が絶縁膜中に形成され
ている半導体装置において、上記トランジスタ素子とそ
の直上部に位置する上記配線との間に、一部分が配置さ
れる、線状あるいは板状の放熱部材を備え、この放熱部
材の他の部分は、上記トランジスタ素子の直上部から離
れた領域に延びており、上記放熱部材は、上記配線及び
上記トランジスタ素子と電気的に絶縁されている。

【００１４】（４）また、半導体基板上に多数のトラン
ジスタ素子などの半導体素子が形成され、上記半導体素
子を電気的に接続する配線が多層の構造で絶縁膜中に形
成されている半導体装置において、上記トランジスタ素
子と他の半導体素子との間を接続している１つながりの
配線でかつ上記半導体基板側から第１層目の配線と第２
層目の配線とを接続するスルーホールを途中に有してい
る配線のパターンが、配線長を最小とする配線パターン
とは異なり、上記スルーホールが上記トランジスタ素子
から２μｍ以上離れた位置になるように上記配線を迂回
させた配線パターンとなっている。

【００１５】（５）また、半導体基板上に多数のトラン
ジスタ素子などの半導体素子が形成され、上記半導体素
子を電気的に接続する多数の配線が絶縁膜中に形成され
ている半導体装置において、上記半導体基板の内部を通
った配線で上記トランジスタ素子と上記絶縁膜中の配線
との間を電気的に接続している。

【００１６】（６）また、半導体基板上に多数のトラン
ジスタ素子などの半導体素子が形成され、上記半導体素
子を電気的に接続する多数の配線が絶縁膜中に形成され
ている半導体装置において、上記半導体素子に電気的に
接続された配線と電気的に接続されていない配線とが距
離０.５μｍ以下で近接平行して形成されている。

【００１７】（７）また、半導体基板上に多数のトラン
ジスタ素子などの半導体素子が形成され、上記半導体素
子を電気的に接続する多数の配線が絶縁膜中に形成され
ている半導体装置の製造方法において、上記配線に近接
した部分に形成される、線状あるいは板状の放熱部材で
あって、上記配線と上記放熱部材とが互いに近接する部
分の間隔は、上記配線の幅以内の距離とし、上記放熱部
材と上記配線とは上記絶縁膜中にて上記半導体基板から
同じ距離の位置に形成され、上記放熱部材は、上記配線
と同一材料であり、かつ上記配線とは電気的に絶縁さ
れ、上記放熱部材のほとんどの部分は、上記トランジス
タ素子の直上部を回避して配置されるように、上記放熱
部材が上記配線の形成とほぼ同時に形成される。

【００１８】放熱用部材は、トランジスタ素子の直上部
を回避して配置されているため、放熱用部材の直下は低
温の半導体基板となっており、放熱用部材から半導体基
板への絶縁膜を経た熱伝導でこの放熱用部材が冷却さ
れ、放熱用部材が配線に近接しているため、配線から放
熱部材への伝熱によって配線が冷却され配線の温度上昇
を防止することができる。

【００１９】配線と放熱部材とは、ほぼ同時に形成され
るため、放熱部材を設けても半導体製造で工程数が増加
することがなく、半導体装置の製造コストが大幅に増加
することはない。

【００２０】また、放熱部材として、電気回路上で使用
していないトランジスタ構造を利用して半導体基板に接
続する場合には、放熱部材の長さ方向の熱伝導により、
放熱効果が大きい。

【００２１】また、第２層の配線と第１層の配線のスル
ーホールによる接続位置をトランジスタ領域から２μｍ
以上離して構成する場合には、配線の長さ方向の熱伝導
によって第２層の配線の温度上昇を抑制できる。

【００２２】また、トランジスタ素子との接続を基板の
内部で行うように構成する場合には、トランジスタ素子
からの熱が配線に伝わっても、それが基板で放熱される
ため、絶縁膜中にある配線の温度上昇を抑制できる。

【００２３】

【発明の実施の形態】以下、本発明の第１の実施形態を
図１から図５を参照して説明する。図１は、本発明の第
１の実施形態を適用した半導体装置の垂直断面図であ
る。図２は、本発明の第１の実施形態を適用した半導体
装置内部のトランジスタ素子１、抵抗素子２、第１層の
配線３の部分のみを拡大した平面図（素子配置は異なっ
ているが図１の領域４に相当する）である。

【００２４】なお、ここで、基板１１に近い方から第１
層、第２層、・・・の配線と呼ぶ。図３は、第１の実施
形態の第２層の配線５と、第３層の配線６と、トランジ
スタ素子１のみを示した拡大平面図である。図４は、図
２又は図３の８―８線に沿った垂直断面図である。

【００２５】また、図５は、図２又は図３の９―９線に
沿った垂直断面図である。なお、図２は、図４又は図５
の１０―１０線に沿った断面となっている。また、いず
れの図においても、説明に必要な部分以外は省略してあ
る。

【００２６】半導体装置は、シリコン基板１１の表面部
分に多数のトランジスタ素子１、抵抗素子２、容量素子
などの半導体素子が形成され、それらを接続する多層構
造の配線３、５、６（例えば、ポリシリコン、アルミニ
ウム、銅などの７層構造）、絶縁層１２（例えばＳｉＯ
₂）によって構成されている。

【００２７】図４、図５に示すように、ＳＯＩ（Silico
n on Insulator）構造のトランジスタ素子１は下層の
絶縁膜１３（例えばＳｉＯ₂）、側壁の絶縁膜１４（例
えばＳｉＯ₂）によって囲まれた直方体形状のシリコン
領域１５（以下、ＳＯＩ領域１５と呼ぶ）の中に形成さ
れている。

【００２８】トランジスタ素子１には例えばバイポーラ
型トランジスタの場合ベース、エミッタ、コレクタ配線
の３本の配線１６、１７、１８が接続されている。多層
配線構造はシリコン基板１１の面方向に延びる各層ごと
の配線３、５、６とそれらを層間で接続するスルーホー
ル１９によって構成されている。

【００２９】図３、図４、図５に示すように、トランジ
スタ素子１に接続される第２層の配線５に近接して、配
線５と同じ金属材料で、配線５には接続しない放熱用の
金属線２１が設けられている。この放熱用の金属線２１
は、第２層の配線５と同じ層に形成されており、ＳＯＩ
領域１５の直上部を避けた部分に形成され、配線５に近
接する部分２２と、ＳＯＩ領域１５から離れた方向に延
びる部分２３とがある。

【００３０】配線５に近接する部分２２にて、配線５と
放熱用金属線２１との距離は、配線５の幅（例えば、
０.５μｍ）以下とする。さらに、望ましくは配線５の
厚さ（例えば０.４μｍ）以下とする。また、第３層の
配線６と同じ高さでトランジスタ素子１に接続される第
２層の配線５の直上を通過して、ＳＯＩ領域１５から離
れた方向に延びるような放熱用の金属線２４が設けられ
ている。

【００３１】放熱用の金属線２４は、第３層の配線６と
同じ金属材料で、第２層の配線５に接続せず、かつ第３
層の配線６にも接続しない。図１に示すように、半導体
装置は、セラミック基板２６にバンプ電極２７で取り付
けられており、シリコン基板１１の裏面２８にはフィン
などの冷却構造２９が設けられている。

【００３２】以上のように構成された半導体装置に通電
した場合の動作を説明する。トランジスタ素子１に、配
線３、５、６、１６、１７、１８、スルーホール１９、
バンプ電極２７、セラミック基板２６の内部の配線を経
て電流が供給され、トランジスタの機能をする。トラン
ジスタ素子１は、周囲を絶縁膜１３、１４で囲まれたＳ
ＯＩ領域１５の中に形成されているため、寄生容量が小
さく高速に動作させることができる。

【００３３】トランジスタ素子１が動作する際に、エミ
ッタ領域７にて発熱し、温度が上昇する。発熱した熱
は、ＳＯＩ領域１５に広がり、約半分の熱が絶縁膜１
３、１４を横切って低温のシリコン基板１１に伝わる。
残りの熱は、配線３、５、１６、１７、１８を伝導して
広がり、絶縁層１２を横切って低温のシリコン基板１１
に伝わる。シリコン基板１１に伝わった熱は、シリコン
基板１１の裏面２８にある冷却構造２９によって除去さ
れる。

【００３４】このように、配線３、５、１６、１７、１
８には、トランジスタ素子１から熱が伝わるため、トラ
ンジスタ素子１近くの部分の温度が特に上昇する。配線
の金属材料は温度が上昇すると、エレクトロマイグレー
ション現象により断線してしまう恐れがある。

【００３５】このため、トランジスタ素子１に直接触れ
る部分の配線１６、１７、１８や第１層の配線３には、
電気抵抗が大きいという欠点があるが温度に対して機械
的に強い材料（例えばタングステン、ポリシリコン）を
用いる。トランジスタ素子１から少し離れた部分の第２
層以上の配線５、６には電気抵抗が小さいような材料
（例えばアルミニウム、銅）を用いる。

【００３６】従って、このような構成では第２層の配線
５のトランジスタ素子１に近い部分３１が最も温度上昇
に対して弱い部分となる。この第１の実施形態では、配
線５のトランジスタ素子１に近い部分３１に近接して放
熱用の金属線２１、２４が設けられており、配線５の熱
を低温の基板１１に伝達して、配線５の温度上昇を小さ
くすることができる。

【００３７】放熱用の金属線２１、２４は、ＳＯＩ領域
１５の直上部には形成されていないため、金属線２１、
２４の直下は低温の基板１１が位置しており、金属線２
１、２４から基板１１に伝熱される。仮に、高温のＳＯ
Ｉ領域１５の直上部に放熱用の金属線２１、２４があっ
たとすると、逆にＳＯＩ領域１５から金属線２１、２４
に熱が伝わってしまい放熱とは逆の作用になってしまう
ため、ＳＯＩ領域１５の直上部には放熱用の金属線２
１、２４を設けない。

【００３８】放熱用の金属線２１、２４は、配線３、
５、６、１６、１７、１８には接続していないため、放
熱用の金属線２１、２４を形成しても信号速度低下など
の配線の電気的機能を損なうことがない。放熱用の金属
線２１は配線５のトランジスタ素子１に近い部分３１に
近接する部分２２と共にＳＯＩ領域１５から離れた方向
に延びる部分２３があり、複雑なパターンで密集して形
成される配線５のパターンでも、配線５の最も高温とな
る部分３１を局所的に効率良く冷却することができる。

【００３９】配線の密度が高く複雑な配線パターンの場
合であっても、その配線間のすきまを利用して放熱用の
金属線を形成するものとし、信号伝達速度を最大になる
ように設計された配線パターンを金属線を形成しても変
化させないように金属線を形成する。

【００４０】多層配線は、スパッタによる金属膜付着、
エッチングあるいは化学的機械研磨による不要な金属膜
除去、化学気相成長あるいはスピンコートによる絶縁膜
の付着、エッチングによる配線用溝やスルーホール用穴
の形成を繰り返して形成するが、放熱用の金属線２１、
２４はそれぞれ同じ高さにある配線５、６と同時に形成
するため、放熱用の金属線２１、２４を形成することに
より、ＬＳＩの製造コストが増すことはない。その結
果、放熱用の金属線２１、２４の金属材料は配線５、６
と同じ材料であるため、不純物混入によるＬＳＩの信頼
性低下を生じることもない。

【００４１】以上のように、本発明の第１の実施形態に
よれば、密集して形成されたＳＯＩ構造の発熱トランジ
スタ素子に接続される多層構造の配線を有する半導体装
置において、製造コストを大幅に増加させることなく、
配線の温度上昇を防止可能な半導体装置を実現すること
ができる。

【００４２】また、配線の局所温度上昇を防止すること
ができ、半導体装置の寿命信頼度が向上し、さらに電気
特性の劣化を防止できる。

【００４３】以上の説明は、第２層の配線の温度上昇を
低減させることについて述べたが、第１層の配線材料と
して温度上昇に弱い材料を用いた場合や第３層の配線の
温度を低減させることを目的とする場合についても、本
発明は適用可能であり、上述した例と同様な効果を得る
ことができる。

【００４４】また、放熱用の金属線の材料として、配線
材料とは異なり、熱伝導率が大きい材料を用いても、さ
らに配線材料よりも温度上昇に対して強い材料を用いる
場合についても、本発明を適用すれば、配線の温度を低
下させることができる。

【００４５】また、配線と金属線を形成する層の絶縁膜
の材料として他の部分の絶縁膜（例えばＳｉＯ₂）と異
なり熱伝導率が大きい材料（例えばＳｉ₃Ｎ₄）を用いれ
ば、配線と金属線との間の伝熱が大きくなるため、温度
低減効果がより大きい。

【００４６】また、ＳＯＩ構造でないトランジスタ構造
の場合や、ＭＯＳ型トランジスタ構造の場合にも、本発
明を適用することができ、その効果は上述した例と同様
である。

【００４７】次に、本発明の第２の実施形態を図６から
図８を参照して説明する。図６は、本発明の第２の実施
形態である半導体装置の平面図であり、図７は図６の３
７―３７線に沿った垂直断面図であり、図８は図６の３
８―３８線に沿った垂直断面図である。この第２の実施
形態は、２つの高発熱トランジスタ素子４１、４２を接
続する第２層の配線４３が他の第１層の配線４４を跨い
でいる（迂回している）構造である。

【００４８】この第２の実施形態の場合、トランジスタ
素子４１、４２が高温になるため、配線４３の温度が上
昇する。放熱用の金属線４５は、配線４３に近接して形
成されている。放熱用の金属線４５は、電気回路上で使
用していないトランジスタ構造４６を経由してシリコン
基板１１に接続されている。放熱用の金属線４５は、信
号用の配線４３、４４とは接続していないため、配線の
電気的機能を損なうことがない。

【００４９】以上のように、本発明の第２の実施形態に
よれば、第１の実施形態と同様な効果が得られ他、放熱
用の金属線４５が基板１１に接続されているため、放熱
効果は非常に大きい。また、電気的に使われていないト
ランジスタ構造を放熱部品として利用しているため、Ｌ
ＳＩの製造コストが増加することはない。

【００５０】なお、半導体装置の内部には電気回路上で
使用していないトランジスタ構造が多くあるため、この
第２の実施形態のように、それを放熱部品として利用す
ることが製造コストを増加させることがなく有効である
が、それとは別に放熱専用のスルーホールにより放熱用
の金属線と基板を接続してもよい。

【００５１】次に、本発明の第３の実施形態を図９及び
図１０を参照して説明する。図９は、本発明の第３の実
施形態である半導体装置の平面図であり、図１０は図９
の４７―４７線に沿った垂直断面図である。

【００５２】この第３の実施形態は、高発熱トランジス
タ素子のＳＯＩ領域１５の上部を第２層の配線４８が通
過する構造である。放熱用の金属線４９は、ＳＯＩ領域
１５の上部に位置する部分を有し、配線４８とＳＯＩ領
域１５との間の領域に形成される。また、放熱用の金属
線４９は、第１層の配線と同じ高さに形成されている。
さらに、放熱用の金属線４９は、ＳＯＩ領域１５の上部
以外の部分に位置する部分も有し、この部分は、ＳＯＩ
領域１５の上部に位置する部分よりも広い面積の部分５
０となっている。

【００５３】この場合、配線４８はトランジスタ素子に
接続されているいないにも拘らず、ＳＯＩ領域１５の上
部を通過する部分の局所温度が上昇する。これに対し
て、放熱用の金属線４９がＳＯＩ領域１５と配線４８と
の間に形成されているため、ＳＯＩ領域１５から金属線
４９に熱が伝わり広い面積部分５０から基板１１に放熱
するため配線４８の温度上昇を低減することができる。
以上のように、本発明の第３の実施形態によれば、第１
の実施形態と同様な効果を得ることができる。

【００５４】続いて、本発明の第４の実施形態を図１１
を参照して説明する。図１１は、本発明の第４の実施形
態である半導体装置の平面図である。この図１１に示し
た例は、図６に示した例と同様に、２つの高発熱トラン
ジスタ素子４１と４２とが第１層の配線５２及び第２層
の配線５３により接続され、第２層の配線５３が他の第
１層の配線４４を跨いでいる（迂回している）構造であ
る。また、第２層の配線５３は、ＳＯＩ領域から２μｍ
以上離れて形成されている（図１１の矢印５１にて距離
を示す）。

【００５５】この場合、第１層の配線５２がＳＯＩ領域
から２μｍ以上の距離まで延びているため、トランジス
タ素子４１から伝わった熱が、配線５２から基板１１に
伝わり冷却されるため、第２層の配線５３の温度上昇を
低減することができる。

【００５６】また、この場合、２つのトランジスタ素子
４１と４２とを接続する配線５２の長さが、素子４１と
４２との最短距離（図６に示した配線３、４３が最短の
配線長となる配線位置）より長くなるため、電気信号の
伝達速度が低下することが考えられるが、この伝達速度
の低下が電気回路上、問題とならない場合に適用するこ
とができる。

【００５７】以上のように、本発明の第４の実施形態に
よれば、第１の実施形態と同様な効果を得ることができ
る。

【００５８】次に、本発明の第５の実施形態を図１２を
参照して説明する。図１２は、本発明の第５の実施形態
である半導体装置の垂直断面図である。この図１２にお
いて、配線５５の一端が、シリコン基板１１の内部にて
絶縁膜１３の上部にあるシリコン領域５４の内部からＳ
ＯＩ領域１５の中の高発熱ＳＯＩ構造トランジスタ素子
１に接続され、配線５５の他端が基板１１上部の絶縁膜
１２中にある配線５６に接続され、トランジスタ素子１
と配線５６とを電気的に接続している。配線５５の材料
として、例えばポリシリコンを用い、この配線５５とシ
リコン基板１１とを電気的に絶縁するために絶縁膜５７
を周囲に設けている。

【００５９】絶縁膜５７はＳＯＩ領域１５の周辺の絶縁
膜１４と連続しており、ＳＯＩ領域１５はシリコン領域
５４やシリコン基板１１と直接接触することはない。こ
の場合、配線５５がシリコン領域５４の内部を通過する
部分でトランジスタ素子１から配線５５に伝わった熱が
シリコン基板１１やシリコン領域５４に伝わるため、基
板１１上部の絶縁膜１２中にある配線５６の温度上昇を
低減することができる。以上のように、本発明の第５の
実施形態によれば、第１の実施形態と同様な効果を得る
ことができる。

【００６０】次に、コンピュータを用いた数値シミュレ
ーションにより本発明の効果を求めた結果を示す。図１
３は計算対象とした半導体装置の要部平面図であり、図
１４は図１３の３０―３０線に沿った垂直断面図であ
る。図１３及び図１４に示す構成は、放熱用の金属３４
及び３５が、配線３３の近傍に配置され、かつ、発熱体
であるトランジスタ素子１の直上部を避けて配置されて
いる。この構成が、本発明の特徴とする構成である。以
下に、数値シミュレーションを行った各構成部分の寸法
を記載する。

【００６１】図１３及び図１４に示す構造において、３
０μｍ×３０μｍ×１０μｍ（縦×横×高さ）のシリコ
ン基板１１に、１個のＳＯＩ構造トランジスタ素子１と
ポリシリコン抵抗素子２とがあり、エミッタ領域７が２
μｍ×０.５μｍ×０.２μｍ（縦×横×厚さ）で、発熱
量は３ｍＷ、ＳＯＩ領域１５が４μｍ×４μｍ×１.５
μｍ（縦×横×高さ）、絶縁膜１３、１４の厚さ０.４
μｍ、配線３２、３３と２本の放熱用の金属線３４、３
５の垂直断面寸法を全て０.５μｍ×０.５μｍとする。

【００６２】また、配線３３と金属線３４、３５との隙
間を配線３３の幅と同じ０.５μｍとし、第１層の配線
３２の材料をタングステン、第２層の配線３３と放熱用
の金属線３４、３５の材料を銅、ポリシリコン抵抗素子
２の寸法を３μｍ×１μｍ×０.２μｍ（縦×横×厚
さ）で、発熱量は１ｍＷとする。

【００６３】数値シミュレーション結果によると、シリ
コン基板１１の温度を基準として、放熱用の金属線３
４、３５がない場合には、エミッタ領域７の温度上昇は
３０℃となり、ポリシリコン抵抗素子２の温度上昇が２
５℃となった。また、第１層の配線３２の最大温度上昇
は２５℃となり、第２層の配線３３の最大温度上昇が１
９℃となった。

【００６４】これに対して、放熱用の金属線３４、３５
を設けた場合には、シリコン基板１１の温度を基準とし
て、第２層の配線３３の最大温度上昇が１６℃となり、
第２層の配線３３の温度上昇を１５％低減できる効果が
ある。

【００６５】放熱用の金属線３４、３５を配線３３に接
近させればさせる程、本発明の効果は大きくなるが、放
熱用の金属線３４、３５と配線３３との間の絶縁膜の電
気絶縁特性から、その最小距離が決まる。

【００６６】配線のエレクトロマイグレーションによる
寿命は、温度上昇に対して指数関数的に低下する傾向に
あり、配線温度上昇を３℃低下させることは、配線の寿
命を例えば２０％延長させる効果がある。

【００６７】上述した本発明の半導体装置の製造に際し
て、放熱用の金属線２１、２４、３４、３５、４５、４
９は、これら金属線と半導体基板（シリコン基板）１１
からの距離が同等である、つまり、同一平面上に形成さ
れる配線と同時に形成することができる。

【００６８】したがって、本発明の半導体装置の製造方
法は、通常の半導体装置の製造方法に加えて、放熱用の
金属線を、配線の形成と同様にして形成する必要がある
が、上述したように、放熱用の金属線は、配線と同時に
形成することが可能であるので、特別な行程を追加する
必要が無く、製造コストをほとんど増加させることな
く、上記放熱用の金属線を形成することができる。

【００６９】

【発明の効果】本発明は、以上説明したように構成され
ているため、次のような効果がある。密集して形成され
たＳＯＩ構造の発熱トランジスタ素子に接続される多層
構造の配線を有する半導体装置において、製造コストを
増加させることなく、配線の温度上昇を防止可能な半導
体装置及びその製造方法を実現することができる。

【００７０】また、半導体装置内部の多層配線の局所温
度上昇を防止することができ、半導体装置の寿命信頼度
が向上し、電気特性の劣化を防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態である半導体装置の垂
直断面図である。

【図２】本発明の第１の実施形態の部分拡大平面図であ
る。

【図３】本発明の第１の実施形態の部分拡大平面図であ
る。

【図４】図２の８―８線に沿った垂直断面図である。

【図５】図２の９―９線に沿った垂直断面図である。

【図６】本発明の第２の実施形態である半導体装置の平
面図である。

【図７】図６の３７―３７線に沿った垂直断面図であ
る。

【図８】図６の３８―３８線に沿った垂直断面図であ
る。

【図９】本発明の第３の実施形態である半導体装置の平
面図である。

【図１０】図９の４７―４７線に沿った垂直断面図であ
る。

【図１１】本発明の第４の実施形態である半導体装置の
平面図である。

【図１２】本発明の第５の実施形態である半導体装置の
垂直断面図である。

【図１３】本発明の効果を示す数値シミュレーションの
計算対象とした半導体装置の要部平面図である。

【図１４】図１３の３０―３０線に沿った垂直断面図で
ある。

【符号の説明】

１トランジスタ素子２抵抗素子３第１層の配線５第２層の配線６第３層の配線７エミッタ領域１１シリコン基板１２絶縁層１３、１４絶縁膜１５ＳＯＩ領域１６、１７、１８配線１９スルーホール２１、２４放熱用の金属線２６セラミック基板２７バンプ電極２９冷却構造３２、３３配線３４、３５放熱用の金属線４１、４２トランジスタ素子４３、４４配線４５放熱用の金属線４６放熱に利用した電気的な動作をしな
いトランジスタ構造４８配線４９放熱用の金属線５２、５３配線５４シリコン領域５５、５６配線５７絶縁膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者磯村悟東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者山口日出東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に多数のトランジスタ素子な
どの半導体素子が形成され、上記半導体素子を電気的に
接続する多数の配線が絶縁膜中に形成される半導体装置
において、上記配線に近接した部分に線状あるいは板状の放熱用部
材が形成され、上記配線と上記放熱用部材とが互いに近
接する部分の間隔は、上記配線の幅以内の距離とし、上
記放熱用部材と上記配線とは上記絶縁膜中にて上記半導
体基板から同じ距離の位置に形成され、上記放熱用部材
は、上記配線と同一材料であり、かつ上記配線とは電気
的に絶縁され、上記放熱用部材のほとんどの部分は、上
記トランジスタ素子の直上部を回避して配置されている
ことを特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、上記
放熱用部材は、半導体基板に接続されていることを特徴
とする半導体装置。
【請求項３】半導体基板上に多数のトランジスタ素子な
どの半導体素子が形成され、上記半導体素子を電気的に
接続する多数の配線が絶縁膜中に形成されている半導体
装置において、上記トランジスタ素子とその直上部に位置する上記配線
との間に、一部分が配置される、線状あるいは板状の放
熱用部材を備え、この放熱用部材の他の部分は、上記ト
ランジスタ素子の直上部から離れた領域に延びており、
上記放熱用部材は、上記配線及び上記トランジスタ素子
と電気的に絶縁されていることを特徴とする半導体装
置。
【請求項４】半導体基板上に多数のトランジスタ素子な
どの半導体素子が形成され、上記半導体素子を電気的に
接続する配線が多層の構造で絶縁膜中に形成されている
半導体装置において、上記トランジスタ素子と他の半導体素子との間を接続し
ている１つながりの配線でかつ上記半導体基板側から第
１層目の配線と第２層目の配線とを接続するスルーホー
ルを途中に有している配線のパターンが、配線長を最小
とする配線パターンとは異なり、上記スルーホールが上
記トランジスタ素子から２μｍ以上離れた位置になるよ
うに上記配線を迂回させた配線パターンとなっているこ
とを特徴とする半導体装置。
【請求項５】半導体基板上に多数のトランジスタ素子な
どの半導体素子が形成され、上記半導体素子を電気的に
接続する多数の配線が絶縁膜中に形成されている半導体
装置において、上記半導体基板の内部を通った配線で上記トランジスタ
素子と上記絶縁膜中の配線との間を電気的に接続してい
ることを特徴とする半導体装置。
【請求項６】半導体基板上に多数のトランジスタ素子な
どの半導体素子が形成され、上記半導体素子を電気的に
接続する多数の配線が絶縁膜中に形成されている半導体
装置において、上記半導体素子に電気的に接続された配線と電気的に接
続されていない配線とが距離０.５μｍ以下で近接平行
して形成されていることを特徴とする半導体装置。
【請求項７】半導体基板上に多数のトランジスタ素子な
どの半導体素子が形成され、上記半導体素子を電気的に
接続する多数の配線が絶縁膜中に形成されている半導体
装置の製造方法において、上記配線に近接した部分に形成される、線状あるいは板
状の放熱用部材であって、上記配線と上記放熱用部材と
が互いに近接する部分の間隔は、上記配線の幅以内の距
離とし、上記放熱用部材と上記配線とは上記絶縁膜中に
て上記半導体基板から同じ距離の位置に形成され、上記
放熱用部材は、上記配線と同一材料であり、かつ上記配
線とは電気的に絶縁され、上記放熱用部材のほとんどの
部分は、上記トランジスタ素子の直上部を回避して配置
されるように、上記放熱用部材が上記配線の形成とほぼ
同時に形成されることを特徴とする半導体装置の製造方
法。