JPH0883797A - ダミーバイアスを使用した高速ｌｓｉ半導体の金属配線の改善方法および半導体素子 - Google Patents

ダミーバイアスを使用した高速ｌｓｉ半導体の金属配線の改善方法および半導体素子

Info

Publication number
JPH0883797A
JPH0883797A JP7178925A JP17892595A JPH0883797A JP H0883797 A JPH0883797 A JP H0883797A JP 7178925 A JP7178925 A JP 7178925A JP 17892595 A JP17892595 A JP 17892595A JP H0883797 A JPH0883797 A JP H0883797A
Authority
JP
Japan
Prior art keywords
metal
dummy
dielectric constant
conductors
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7178925A
Other languages
English (en)
Inventor
Ken Numata
乾 沼田
Kay Houston
ヒューストン ケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0883797A publication Critical patent/JPH0883797A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 水平方向に縮小され、高い縦横比を具備した
金属導線を有する半導体素子に於ける金属導体の信頼性
を改善する方法並びに半導体を提供することを目的とす
る。 【解決手段】 基板上に金属導線を形成し、金属導線の
間に低誘電率材を蒸着しそして金属導線に接触した金属
製のダミーバイアスを形成する。低誘電率のために熱伝
導率も低い体誘電率材を通って放熱できない、金属導線
で発生するジュール熱は、熱伝統率の高いダミーバイア
スを通って放熱可能としているので、金属導線の温度上
昇が押さえられ、結果として金属導線の信頼性が改善さ
れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的には半導体素子の
製造に係わり、更に詳細にはサブミクロン間隔（ここで
は導体幅並びに導体と導体との間隔が１ミクロン未満で
ある）で、低絶縁定数材を金属間化合配線の間に具備す
る半導体並びにその製造方法に関する。
【０００２】
【従来の技術】半導体は、ラジオやテレビを含む電子機
器アプリケーション用の集積回路で広範に使用されてい
る。この様な集積回路は通常、単一のシリコン結晶の上
に製造された複数のトランジスタを使用する。現在多く
の集積回路は内部接続用に複数レベルの金属間化合物を
含む。
【０００３】半導体素子の水平方向の寸法は小さくされ
ており、これはウェハ当たりより多くのチップを得るこ
とにより、または、チップ当たり更に多くのトランジス
タを得ることで回路の複雑さを増すことによってウェハ
コストを削減するためである。半導体素子はその水平方
向の寸法は小さくされているが、半導体素子は一般的に
その垂直方向の寸法は小さくされてはいない（それは電
流密度が信頼性の限界を超える可能性があるためであ
る。）従って導体は高い縦横比（導体の高さの導体幅に
対する１よりも大きな比率）を有することになる。水平
方向の寸法を変えることにより、これらの背の高い金属
導線は互いにより接近して詰め込まれることになり、結
果として導線間の容量結合が回路速度に対する一次制約
となる。もしも線間容量が高い場合は電気的な非効率お
よび不正確さが存在することも考えられる。これらの多
元レベル金属化システム内での容量を低減することは、
線間のＲＣ時定数を低減することになるであろう。
【０００４】典型的には金属線を互いに絶縁するために
使用される材質は酸化珪素である。しかしながら、濃密
な酸化珪素の誘電率で熱酸化作用または化学蒸着によ
り、増大されたものは３．９の程度である。誘電率は真
空の誘電率を表す１．０を基準としている。種々の材料
の誘電率は非常に１．０に近い値から数百の値を示す。
【０００５】
【発明の目的と要約】最近低誘電率材料を用いて誘電材
として酸化珪素と置き換える試みがなされている。低誘
電率材料を絶縁層として使用することは線（または導
線）間の容量を低減し、従ってＲＣ時定数を減少させ
る。およそ３．５未満の誘電率の材料を使用すれば典型
的なサブミクロン回路でのＲＣ時定数を十分に下げられ
ることが分かっている。此処で使用されるように低誘電
と言う用語は、およそ３．５未満の誘電率の材料を参照
する。
【０００６】ここでひとつの問題は低誘電率物質の熱伝
導率が小さいことであり、特に高い縦横比の金属導線を
備えた回路の中ではジュール熱の効果で金属導線が破損
する結果となることである。本発明はこの問題を構造の
熱伝導性を改善することで解決し、結果として低誘電率
材を使用した構造中の金属導線の信頼性を改善すること
である。
【０００７】本発明は改善された信頼性を備えた金属導
線を有する半導体構造（並びにその製造方法）を包含
し、基板上の金属導線、金属導線間の低誘電率材、並び
に金属導線に接触したダミーバイアスを含む。金属導線
からの熱はこのダミーバイアスに伝導可能であり、ダミ
ーバイアスは熱を金属導線から取り出すように熱的に導
くことが可能である。この低誘電率材はおよそ３．５未
満の誘電率を有する。本発明の特長は低誘電率材を使用
した回路での金属導線の信頼性の改善にある。
【０００８】本発明に基づく方法の一つの提出された実
施例は、基板上の金属導線の形成、金属導線間への低誘
電率材の蒸着、並びに金属導線に接触するダミーバイア
スを、金属導線からの熱がこのダミーバイアスへ伝導可
能でありこの導線から外に導き出されるように形成する
ことを含み、そしてここでこの低誘電率材がおよそ３．
５未満の誘電率を有する。
【０００９】本発明に基づく方法の別の実施例は、基板
上に金属内部連結層を蒸着し、金属内部連結層を金属導
線が形成されるように予め定められたパターンにエッチ
ングし、低誘電率材を金属導線間に蒸着し、絶縁層を低
誘電率材並びに金属導線の表面に蒸着し、金属導線の表
面に接する絶縁層の中に溝を残すように絶縁層をエッチ
ングし、そして金属層をその溝を埋めて金属導線に接触
するダミーバイアスを形成するように絶縁層の上に蒸着
する手順を含む。
【００１０】本発明の別の実施例は半導体素子であっ
て、改善された信頼性を備えた金属導線を有し、基板、
基板上の金属導線、金属導線間の低誘電率材、そして金
属導線に接触したダミーバイアスを含み、ここで金属導
線からの熱はダミーバイアスに伝導可能であり、そして
このダミーバイアスは金属導線からの熱を外に導き出す
ことが可能である半導体素子である。
【００１１】本発明のひとつの特長は低誘電率を使用し
た回路での金属導線の改善された信頼性にある。本発明
は特に高い縦横比を備えた金属導線と熱絶縁性が高い低
誘電率材との組み合わせを有する半導体に対して有益で
ある。
【００１２】添付図は、仕様の主要部分を構成し共に読
まれるべきものであり、そしてこの中で断りのない限り
種々の図の中で同一の番号並びに記号が同様の構成部品
を示すために採用されている。
【００１３】
【実施例】今回提出された実施例の作り方並びに使用方
法が以下に詳細に説明される。しかしながら、本発明は
多くの応用可能な発明的概念を提供し、これは広範な種
類の特定の状況の中で実施できることを理解されたい。
説明される特定の実施例は本発明の製造並びに使用に関
する特定の方法を単に示すにすぎず、本発明の範囲を制
限するものではない。
【００１４】以下は製造方法を含む、本発明のいくつか
の実施例の説明である。断りのない限り異なる図の中で
対応する番号並びに記号は対応する部品を参照する。以
下の表１〜表４は実施例並びに図の構成要素の概説を与
える。
【００１５】
【表１】
【表２】
【表３】
【表４】
【００１６】半導体回路内、特に導体間に低誘電率材を
備えた高い縦横比を有する回路内で明らかに今まで認識
されていなかった問題は、低誘電率材の熱伝導率が低下
する結果ジュール熱の効果で金属導線が破損するという
ことである。一般的に物質の誘電率が下がると熱の伝導
率もまた下がる。全ての金属はいくらかの電気抵抗値を
有するので、電流がそこを流れる金属導線はＩ2 R （ジ
ュールの法則）に比例した熱の生成を経験する。金属導
線内のこの様な熱はジュール熱として知られている。こ
のジュール熱はこの熱がその生成よりも遅い速度で放熱
される場合は金属導線の温度を上昇させる。
【００１７】金属導線がそれに沿った一部を局所的に加
熱すると、その部分の抵抗値が僅かに上昇する（その金
属の性質により）、その結果その部分の温度が更に上昇
させる（僅かではあるが）。このより高い温度は導線抵
抗値を増加させ、そして更に局所加熱を増加させる。従
って局所的に加熱された導線は損傷を受け、破断する可
能性がある。金属導線が細くなると、それは更に弱くな
る（これは特にサブミクロン回路での関心事である。）
低誘電率材を絶縁層として使用すると更に問題が生じる
のは、これらの物質が一般的に貧弱な熱伝導率を有する
ためである。大抵の低誘電率材を使用すると、回路の金
属導線内で発生されたジュール熱が更に導線自体の中に
集中して残る。
【００１８】金属導線の部分１１４上のジュール熱の効
果が図１Ａ−１Ｃに図示されている。図１Ａは半導体ウ
ェハ（ウェハのその他の部分は図示せず）の金属導線の
透視図を示す。導線の断面は通常長方形であり、縮小化
のため高さが幅よりも大きい（高縦横比）。金属導線の
横方向は縮小されているが、垂直方向の縮小は回路の電
気的導電性要求のため制限されている。電流が金属導線
を通って流れる際、この金属導線は加熱される。実際上
は金属導線は薄く脆弱な部分を有し、これは不均一な導
線プロフィールを生じる。この様な不均一性は避けるこ
とができない、何故ならば写真食刻並びにエッチング工
程は理想的では無いためである。ジュール熱で強められ
た電気泳動は、金属導線を最初に弱くし、そして薄くす
る。金属導線の薄く脆弱な部分は電流が金属導線を通る
度に更に薄くなり（図１Ｂ）、そして電気泳動は更にこ
の部分で強められる。結局図１Ｃに図示するようにこの
様な導線は破断し、その結果素子の故障となる。
【００１９】本発明は低誘電率材を使用した構造の中で
の金属導線の信頼性を改善し、これは金属導線に接触し
たダミーバイアスを用いてその構造の熱伝導率を改善す
ることで実現する。図２Ａは基板１１２上に形成された
金属導線１１４＋１３０を有する半導体ウェハ１１０の
断面図を図示する。この基板は、例えばトランジスタ、
ダイオード、およびその他の半導体素子（図示せず）の
様な当技術分野で良く知られているものである。基板１
１２はまたその他の金属内部連結層をも含み、通常表面
絶縁酸化物層（導線が後続の金属層と互いに短絡するこ
とを防止するため）を含む。第一障壁層が基板１１２を
覆うように蒸着される。第一障壁層は好適にチタンから
成る。第一金属内部連結層が第一障壁層の上に蒸着され
る。第一金属内部連結層は好適にTiN/AlCu/TiN三重層か
ら成るが、例えばその他のアルミニウム合金多重層また
は単層で構成されていてもかまわない。第一金属内部連
結層並びに第一障壁層は予め定められたパターンでエッ
チングされ、エッチング線または金属導線１１４＋１３
０（図２Ａ）を形成する。各々の金属導線１１４＋１３
０は第一金属内部連結部１１４と第一障壁部１３０とを
含む。金属導線１１４＋１３０のいくつかは互いに接
近、例えば１μｍまたはそれ未満、するものもある。金
属導線の縦横比（高さ／幅）は一般的に少なくとも１．
５であるが、典型的には少なくとも２．０、そして更に
は少なくとも３．０である。
【００２０】低誘電率材１１６が金属導線１１４＋１３
０並びに基板１１２を覆うように蒸着される。低誘電率
材１１６は好適にＯＳＯＧ（有機紡ぎ出しガラス）から
成るが、エーロゲル、キセロゲル、またはその他のおよ
そ３．５未満、好適には３．０未満、そして更に好適に
は２．５未満の誘電率を具備した低誘電率材で構成され
ていてもかまわない。ＯＳＯＧは約３．０の誘電率を与
え、典型的には紡ぎ出し機から紡ぎ出され、１から２時
間、４００℃−４５０℃で硬化されたものである。次に
低誘電率材１１６は、少なくとも金属導線１１４＋１３
０の表面から取り除かれる（例えば、時限エッチング）
（図２Ｃ）。絶縁層１１８（好適にＴＥＯＳ二酸化珪
素）が金属導線１１４＋１３０の露出された表面並びに
低誘電率材１１６を覆うように加えられる。次に、必要
で有れば絶縁層１１８は平坦化される。絶縁層１１８は
パターン化され（例えば、レジスト、図示せず、を蒸着
し、露光し、そして除去する）そして溝１１９を残すよ
うにエッチングされ、此処に後ほどダミーバイアス１２
２＋１３４が形成される（図２Ｄ）。機能バイアス用の
溝（図示せず）は、好適にダミーバイアス１２２＋１３
４用の溝１１９が形成されるのと同時に形成される。溝
１１９は少なくとも絶縁層１１８を通して金属導線１１
４＋１３０の表面を露出する。
【００２１】第二障壁層１３４が金属導線１１４＋１３
０並びに絶縁層１１８を覆うように蒸着される。（図３
Ａ）第二障壁層１３４は好適にチタンであるが、Ti/TiN
二重層またはその他の金属合金も可能である。金属層１
２０が第二障壁層１３４の上に蒸着される。金属層１２
０は好適にタングステンであり、ＣＶＤ工程で蒸着され
るが、その他の金属合金も使用可能である。金属層１２
０は次に第二障壁層１３４から取り除かれ、溝１１９の
中にその１２２部分を残す。従ってダミーバイアス１２
２＋１３４は金属導線１１４＋１３０と接触して溝１１
９の中に存在する（図３Ｂ）。各々のダミーバイアス１
２２＋１３４は金属層部分１２２並びに第二障壁部分１
３４とを含む。ダミーバイアス１２２＋１３４は金属か
ら成るので、これらは優れた熱伝導体である。ダミーバ
イアス１２２＋１３４と金属導線１１４＋１３０との間
の金属対金属接続は熱伝導用の優れた経路を提供する。
ダミーバイアス１２２＋１３４は素子の動作時に金属導
線１１４＋１３０からジュール熱を十分に導き出し、損
傷を防止する。次に後続の処理手順が実行される、例え
ば、半導体、絶縁並びに金属層の更なる蒸着並びにエッ
チング。考えられる後続の処理手順が図３Ｃに図示され
ており、ここでは機能金属導線１２４＋１３４が第二金
属内部連結層の中に形成される。機能金属導線１２４＋
１３４は第二障壁部分１３４並びに第二金属内部連結部
１２４とから成る。
【００２２】第一実施例の透視図が図４に図示されてい
る。好適に金属導線１１４＋１３０はその長さに沿って
形成されたいくつかのダミーバイアス１２２＋１３４を
有する。金属導線に沿ってダミーバイアス１２２＋１３
４が有ればあるほど、ジュール熱は金属導線１１４＋１
３０から導き出される。例えば、サブミクロン回路で
は、金属導線１１４＋１３０の長さに沿って４μｍ毎に
形成されたダミーバイアス１２２＋１３４は効果的に金
属導線１１４＋１３０から熱を導き出す。
【００２３】本発明の第二実施例が図５に立断面図とし
て図示されている。この実施例ではダミーバイアス１２
２＋１３４が金属導線１１４の表面と底面の両側に接触
するように形成されている。第二実施例の特長は、金属
導線１１４に接触した熱伝導性金属（ダミーバイアス１
２２＋１３４で提供される）を増すことによる、ジュー
ル熱を更に放熱する能力である。第二実施例の透視図が
図６に示されている。ダミーバイアス１２２＋１３４は
また金属導線１１４の底面上のみに形成されているが、
好適に第一金属層の上には無く、これは下に有る回路上
のトランジスタ並びにその他の素子への損傷を避けるた
めである。
【００２４】第三実施例が図７に示されている。図３Ｂ
に図示する手順の後、第二金属内部連結層が蒸着され
る。ダミー導線１２６＋１３４がダミーバイアス１２２
＋１３４に接触するように第二金属内部連結層の中に形
成される。ダミー導線１２６＋１３４は第二障壁部分１
３４と第二金属内部連結部分１２６とから成る。この構
造は金属導線１１４＋１３０から更に多くの熱を放熱す
るための更なる金属（ダミーバイアス１２２＋１３４か
らダミー導線１２６＋１３４）を提供する。ジュール熱
は金属導線１１４＋１３０からダミーバイアス１２２＋
１３４そしてダミーバイアス１２２＋１３４を通してダ
ミー導線１２６＋１３４へと移動する。ジュール熱は金
属導線１１４＋１３０からダミーバイアス１２２＋１３
４並びにダミー導線１２６＋１３４の両方によって放熱
される。（米国特許明細書０８／２５０、９８３、’９
４年５月３１日受付、ヌマタによる、テキサスインスツ
ルメントに委譲を参照、ここでダミー導線が金属導線の
近くに形成されている。）機能金属導線１２４＋１３４
はダミー導線１２６＋１３４が形成されるのと同じ時に
形成されてもかまわない。機能金属導線１２４＋１３４
は第二障壁部分１３４と第二金属内部連結部分１２４と
から成る。
【００２５】第四実施例が図８に図示されている。ダミ
ーバイアス１２２＋１３４とダミー導線１２６の多重層
が金属導線１１４＋１３０の表面および底面の両側に接
触して形成され、ジュール熱を伝導するための垂直ダミ
ー金属経路を生成する。（明確にするために金属導線の
第一障壁部分１３０ダミーバイアスの第二障壁部分１３
４は図８には示されていない。好適にダミーバイアスの
側面および底面は第二障壁部分１３４を含む。）この垂
直ダミー金属経路は全半導体ウェハを貫通して延びてお
り、ウェハの表面で接続パッドで終端しており、これは
熱伝導用の別の装置に接続されている。この実施例は特
に有益であり、例えば事前製造試験の間に熱問題が発見
された後でも比較的簡単に付け加えることができる。
【００２６】本発明の第五実施例が図９に図示されてい
る。第一実施例の図２Ｃに示す手順の後で、例えばAlN
から成る良熱伝導絶縁層１２８が、金属導線１１４＋１
３０並びに低誘電率材１１６を覆うように蒸着される。
良熱伝導絶縁層１２８はパターン取りされ溝を残すよう
にエッチングされる。第二障壁層が金属導線１１４＋１
３０の表面と良熱伝導絶縁層１２８とを覆うように蒸着
される。金属層が第二障壁層を覆うように（図３Ａに図
示されるように）蒸着される。第二障壁層並びに金属層
が溝を埋めて良熱伝導絶縁層１２８の中に、図９に図示
されるように金属導線１１４＋１３０と接触するように
ダミーバイアス１２２＋１３４を形成する。（米国特許
明細書０８／２５１、８２２、’９４年５月３１日受
付、ヌマタによる、良熱伝導絶縁層を用いた高速ＬＳＩ
半導体内の金属導線の信頼性改善、を参照。）金属導線
１１４＋１３０からのジュール熱はダミーバイアス１２
２＋１３４に伝導され次に良熱伝導絶縁層１２８に伝え
られ、この構造の熱伝導性を改善し、これによって金属
導線の信頼性を改善する。その他の実施例で説明された
後続の処理手順が次に実施される。
【００２７】第六実施例が図１０Ａ−１０Ｄおよび図１
１Ａ−１１Ｃに図示されている。この実施例に於いて、
第一障壁層１３０ａ、例えばチタンから成る、が基板１
１２の上に蒸着される（図１０Ａ）。第一金属内部連結
層１１４ａが第一障壁層１３０ａの上に蒸着される。好
適に第一金属内部連結層１１４ａはTiN/AlCu/TiNの三重
層から成る。この三重層は最初に窒化チタンを第一障壁
層の上にＣＶＤ（化学蒸気蒸着）工程を用いて蒸着され
る。二番目にAlCuが窒化チタンの上にスパッタ工程を用
いて蒸着される、そして三番目に窒化チタンがAlCuの上
にＣＶＤ工程を用いて蒸着される。
【００２８】次に金属導線１１４＋１３０が第一金属内
部連結層１１４ａ並びに第一障壁層１３０ａの部分（点
線で図示するように）を選択的に取り除くことで形成さ
れ、基板１１２の部分を露出して残す（図１０Ａ）。各
々の金属導線１１４＋１３０は第一金属内部連結部分１
１４と第一障壁部分１３０とを含む。薄絶縁層１３２、
例えばＴＥＯＳ二酸化珪素、が金属導線１１４＋１３０
並びに基板１１２の露出部分の上に蒸着される（図１０
Ｂ）。低誘電率材１１６、好適にＯＳＯＧから成る、が
薄絶縁層１３２の上に蒸着され（図１０Ｃ）、そして場
合によって平坦化される。絶縁層１１８、好適にＴＥＯ
Ｓ二酸化珪素、が低誘電率材１１６の上に蒸着される。
絶縁層１１８、低誘電率材１１６そして薄絶縁層１３２
がパターン取りされ溝１１９を形成するようにエッチン
グされ、ここにダミーバイアス１２２＋１３４が形成さ
れる（図１０Ｄ）。第二障壁層１３４（好適にTi/TiNの
二重層、ここでTiが最初に蒸着される）が絶縁層１１
８、金属導線１１４＋１３０の表面並びに低誘電率材１
１６の露出部分の上に蒸着される（図１１Ａ）。金属層
１２０が第二障壁層１３４の上に蒸着される（図１１
Ｂ）。金属層１２０は溝１１９を満たしてダミーバイア
ス１２２＋１３４を形成する。金属層１２０の表面部が
取り除かれ、絶縁層１１８の表面に存在する第二障壁層
１３４の部分が露出され、ダミーバイアス１２２＋１３
４を形成する（図１１Ｃ）。各々のダミーバイアス１２
２＋１３４は金属層部分１２２および第二障壁部分１３
４とを含む。絶縁層１１８の表面に存在する第二障壁層
１３４の部分は、次の金属内部連結層が蒸着されるまで
手を着けずに残され、従って第二障壁層１３４はダミー
バイアス１２２＋１３４、同様に次に形成される機能金
属導線１２４＋１３４の両方に対する薄金属障壁として
働く（例えば、図７に図示するように）。
【００２９】ダミーバイアス１２２＋１３４の特長は半
導体回路内に熱伝導用の垂直経路を生成する能力にあ
る。これは実際的に水平方向の寸法が乏しい縮小された
回路に対して有益である。
【００３０】ダミー導線のみの使用（米国特許明細書０
８／２５０、９８３、ヌマタによる）に比較しての本発
明の特長は、金属導線の近くにダミー導線を形成する余
地が無いような回路に対して存在する。また、ダミー導
線は、たとえ金属導線の近くにあっても、ダミー導線と
金属導線との間に存在する誘電物質を有する：従って金
属導線に対して金属対金属の接触を有するダミーバイア
スが、金属導線からジュール熱を放熱する上で優れてい
る。
【００３１】ジュール熱の一部を放熱するための良熱伝
導絶縁層のみの使用（米国特許明細書０８／２５１、８
２２、ヌマタによる）に比較しての本発明の特長は、ダ
ミーバイアス１２２＋１３４を生成するために追加手順
が必要とされない点である。通常機能バイアスが集積回
路の金属層の間に作られるので、ダミーバイアスを機能
バイアスが形成される時に形成することが可能である。
【００３２】また本発明はその他の体誘電率材、例えば
空気間隙、エーロゲル、キセロゲル、またはフッ素化酸
化珪素を使用する半導体にも使用できる。隣接する導線
の間の容量性結合を低減するために、低誘電率物質が研
究されており、例えば純粋ポリマー（例えば、パイレー
ン、テフロン、ポリイミド）または有機紡ぎ出しガラス
（ＯＳＯＧ、例えばシルセキオキサンまたはシロキサン
ガラス）である。カンタその他に、１９９１年１月２２
日に付与された米国特許第４，９８７，１０１号を参照
すると、これはガス（空気）誘電体の製造方法を記述し
ている；そしてサカモトに、１９９２年４月７日に付与
された米国特許第５，１０３，２８８号は、多孔性誘電
体を用いてキャパシタンスを低減する多層配線構造が記
述されている。
【００３３】ダミーバイアス１２２＋１３４を使用する
ことを含みジュール熱を金属導線から放熱させる新規な
構造並びに方法は、同一の金属内部連結の中、または隣
接する金属内部連結層の中にダミー導線の余地を持たな
い非常にコンパクトな回路に、特に有益である。本発明
はまたサブミクロン間隔を有し、低誘電率材を使用する
金導体に対しても有益である。ダミーバイアス１２２＋
１３４は金属導線内で発生されたジュール熱の一部を放
熱し、金属導線の信頼性を向上させる。本発明は特に高
縦横比（例えば２またはそれ以上）を具備する金属導線
と更に熱的に絶縁性のある低誘電率材（特に２未満の体
誘電率を有する）との組み合わせを有する半導体に有益
である。
【００３４】本発明を図示された実施例を参照して説明
してきたが、この説明は制限する感覚で意図されたもの
ではない。種々の改変並びに図示された実施例の組み合
わせ、同様に本発明のその他の実施例との組み合わせ
は、この説明を参照すれば当業者には明らかであろう。
従って添付の特許請求の項はそれらの改変または実施例
を包含することを意図している。例えば約２．５の誘電
率と、それに付随する低い熱伝導性を有する物質の影響
は、本発明で改善されはするが、ダミーバイアス１２２
＋１３４は明らかにいかなる内部導線誘電物質の影響に
対する対策として有用である、内部導線誘電物質の使用
はその熱伝導性が低いために導線に対して熱障害を与え
る結果となる。
【００３５】以上の説明に関して更に以下の項を開示す
る。 （１）半導体素子の金属導線の信頼性を強化するための
方法であって、少なくともふたつの金属導線をひとつの
基板上に形成し、低誘電率材を少なくとも前記二つの金
属導線の間に蒸着し、前記金属導体に接触して第一ダミ
ーバイアスを、ここで前記金属導線からの熱が前記第一
ダミーバイアスに伝達可能であり前記金属導線から放熱
される様に形成する、以上の手順を含む前記方法。
【００３６】（２）第１項記載の方法に於いて、前記金
属導線の間隔が一μｍ未満であり、前記低誘電率材がお
よそ３．５未満の誘電率を有する、前記方法。
【００３７】（３）第１項記載の方法に於いて、前記第
一ダミーバイアスを形成する手順が、前記金属導線を形
成する手順に先立って実施される、前記方法。
【００３８】（４）第１項記載の方法に於いて、前記金
属導線が１．５より大きな縦横比を有する、前記方法。
【００３９】（５）第１項記載の方法が更に、絶縁層を
少なくとも前記低誘電率材の上に蒸着する手順を、低誘
電率材の前記蒸着の後に含み、ここで前記第一ダミーバ
イアスが前記絶縁層の中に形成される、前記方法。
【００４０】（６）第５項記載の方法に於いて、前記絶
縁層がAlN,Si3 N4、またはその両方から成る熱伝導性物
質で構成される、前記方法。
【００４１】（７）第６項記載の方法に於いて、前記熱
伝導性絶縁材が前記低誘電率材の伝導性よりも大きな伝
導性を有する前記方法。
【００４２】（８）第５項記載の方法に於いて、更に前
記第一ダミーバイアスに接触する第一ダミー導線を形成
する手順を含む、前記方法。
【００４３】（９）第８項記載の方法に於いて、更に前
記第一ダミーバイアスに接触する第二ダミーバイアスを
形成する手順を含む、前記方法。
【００４４】（１０）第９項記載の方法に於いて、更に
前記第二ダミーバイアスに接触する第二ダミー導線を形
成する手順を含む、前記方法。
【００４５】（１１）サブミクロン半導体素子の金属導
線の信頼性を強化するための方法であって、金属内部連
結層を基板上に蒸着し、前記金属内部連結層を予め定め
られたパターンで少なくとも二つの金属導線を形成する
ようにエッチングし、低誘電率材を少なくとも前記金属
導線の間に蒸着し、絶縁層を前記低誘電率材並びに前記
金属導線の少なくとも表面上に蒸着し、前記絶縁層を前
記絶縁層の中に前記金属導線の前記表面に接するような
溝が残るようにエッチングし、そして金属層を前記絶縁
層の上に前記溝を満たして前記金属導線の表面に接触す
るダミーバイアスを生成するように蒸着する、以上の手
順を含む、前記方法。
【００４６】（１２）第１１項記載の方法に於いて、前
記低誘電率材がおよそ３．５未満の誘電率を有する、前
記方法。
【００４７】（１３）第１１項記載の方法に於いて、更
に前記ダミーバイアスに接触するダミー導線を形成する
手順を含む、前記方法。
【００４８】（１４）第１１項記載の方法に於いて、前
記絶縁層がAlN,Si3 N4、またはその両方から成る熱伝導
性物質で構成される、前記方法。
【００４９】（１５）第１１項記載の方法に於いて、更
に前記ダミーバイアスに接触するダミー導線を形成する
手順を含み、ここで前記絶縁層がAlN,Si3 N4、またはそ
の両方から成る熱伝導性物質で構成される、前記方法。
【００５０】（１６）改善された信頼性を具備した金属
導線を有する半導体素子であって：基板と、前記基板上
の少なくとも二つの金属導線と、少なくとも前記金属導
線の間にある低誘電率材と、そして前記金属導線に接触
している第一ダミーバイアスで、前記金属導線からの熱
が前記第一ダミーバイアスへ伝導可能であり、前記第一
ダミーバイアスが前記金属導線からの前記熱を放熱する
事の可能である前記第一ダミーバイアスとを含む、前記
半導体素子。
【００５１】（１７）第１６項記載の半導体素子に於い
て、前記金属導線の間の間隔が１μｍ未満であり、そし
て前記低誘電率材がおよそ３．５未満の誘電率を有する
前記半導体素子。
【００５２】（１８）第１６項記載の半導体素子に於い
て、前記金属導線が１．５より大きな縦横比を有する前
記半導体素子。
【００５３】（１９）第１６項記載の半導体素子が、更
に前記第一ダミーバイアスに接触した第一ダミー導線を
含み、ここで前記第一ダミー導線が前記金属導線から前
記熱を放熱することの可能な前記半導体素子。
【００５４】（２０）第１９項記載の半導体素子が、更
に前記第一ダミー導線に接触した第二ダミーバイアスを
含み、ここで前記第二ダミーバイアスが前記金属導線か
ら前記熱を放熱することの可能な前記半導体素子。
【００５５】（２１）第２０項記載の半導体素子が、更
に前記第二ダミーバイアスに接触した第二ダミー導線を
含み、ここで前記第二ダミー導線が前記金属導線から前
記熱を放熱することの可能な前記半導体素子。
【００５６】（２２）第１６項記載の半導体素子が、更
に少なくとも前記低誘電率材に接触した絶縁層を含み、
ここで前記第一ダミーバイアスが前記絶縁層の中に形成
されている、前記半導体素子。
【００５７】（２３）第２２項記載の半導体素子に於い
て、前記絶縁層がAlN,Si3 N4、またはその両方から成る
熱伝導性物質で構成される、前記方法。
【００５８】（２４）改善された信頼性を具備した金属
導線（１１４＋１３０）を有する半導体素子（並びにそ
の製造方法）であって、基板１１２上の金属導線（１１
４＋１３０）と、少なくとも金属導線（１１４＋１３
０）の間に低誘電率材（１１６）と、そして金属導線
（１１４＋１３０）に接触したダミーバイアス（１２２
＋１３４）とを含む。金属導線（１１４＋１３０）から
の熱はダミーバイアス（１２２＋１３４）に伝導可能で
あり、そしてダミーバイアス（１２２＋１３４）はその
熱を放熱する事が可能である。低誘電率材（１１６）は
およそ３．５未満の誘電率を有する。本発明の特長は低
誘電率材を使用し、特に水平方向がコンパクトな縮小さ
れた回路の中で金属導線の信頼性を改善することであ
る。
【００５９】関連する明細書の相互参照 以下の米国特許明細書は共通して委譲されており、此処
でも参照として引用されている：ＴＩケース シリアル番号 提出日時 発明者 名称 TI-18509 08/137,658 10/15/93 ユェン 線間キャパシタンス削減 のためのプレーナ構造 TI-18867 08/201,679 2/25/94 ユェンその他 狭い間隙の低誘電率材で の選択的充填 TI-18929 08/202,057 2/25/94 ユェン 組み込み形低誘電率絶縁 体を備えたプレーナ形多 重レベル内部接続手法 TI-19068 08/234,443 4/28/94 チョウ ＶＬＳＩアプリケーショ ンに於ける体誘電率絶縁 TI-19071 08/234,099 4/27/94 ヘイブマン 重合体物質内のバイアス フォーメーション TI-18941 08/247,195 5/20/94 グナダその他 電子アプリケーション用 低誘電率物質 TI-19072 08/246,432 5/20/94 ヘイブマン 集積された低密度誘電体 その他 を備えた内部連結構造 TI-19305 08/250,063 5/27/94 ヘイブマン 金属導線の間に形成され その他 た空気間隙を具備した多 重レベル内部連結構造 TI-19179 08/250,747 5/27/94 グナダその他 混合しにくいSol-gel を 介した低誘電率層 TI-19150 08/250,983 5/31/94 ヌマタ ダミー導線を使用した高 速ＬＳＩ内の金属導線の 信頼性改善 TI-18895 08/251,822 5/31/94 ヌマタ 熱伝導誘電体層を使用し た高速ＬＳＩ内の金属導 線の信頼性改善 TI-18896 08/250,888 5/31/94 ヌマタ ダミー導線と熱伝導誘 体層との両方を使用した 高速ＬＳＩ内の金属導線 の信頼性改善
【図面の簡単な説明】
【図１】半導体ウェハの金属導線の三次元図であってジ
ュール熱の悪影響を示し、Ａは半導体ウェハの金属導線
の透し図、Ｂは電流が流れることによりだんだんと細く
なった金属導線そしてＣは破断した金属導線を示す。
【図２】本発明の第一実施例の立断面図であり、図１で
示されるジュール熱の悪影響を避けるために半導体ウェ
ハ上の金属導線に接触して形成されたダミーバイアスを
示し、Ａは基板上に形成された金属導線を有する半導体
ウェハの断面図、Ｂは金属導線と基板との上に低誘電率
材が蒸着された図、Ｃは金属導線の少なくとも表面から
低誘電率材が取り除かれた図そしてＤは絶縁層が蒸着さ
れエッチングで溝が残された図を示す。
【図３】本発明の第一実施例の立断面図であり、図１で
示されるジュール熱の悪影響を避けるために半導体ウェ
ハ上の金属導線に接触して形成されたダミーバイアスを
示し、Ａは金属導線と絶縁層の上に第二障壁層が蒸着さ
れた図、Ｂはダミーバイアスが金属導線と接触する形で
溝の中に存在する図、そしてＣは機能金属導線が第二金
属内部連結層の中に形成された図を示す。
【図４】図３Ｂに全体として図示されている本発明の第
一実施例の透視図である。
【図５】金属導線の表面並びに底面の両方に接触したダ
ミーバイアスを備えた、本発明の第二実施例の立断面
図。
【図６】図５に全体として図示されている本発明の第二
実施例の透視図である。
【図７】本発明の第三実施例の立断面図であり、半導体
ウェハ上の金属導線に接触して形成されたダミーバイア
スを示し、ここでこのダミーバイアスはまた別の金属層
内のダミー導線にも接触している。
【図８】第四実施例の立断面図であり、ここで垂直熱伝
導経路が全ウェハを貫通して延びている。
【図９】第五実施例の立断面図であり、熱伝導性絶縁層
の使用を示す。
【図１０】第六実施例の立断面図であり、Ａは金属導線
を金属内部連結層から選択的に形成した図、Ｂは薄い絶
縁層を金属導線及び露出した基板の上に蒸着した図、Ｃ
は薄い絶縁層の上に低誘電率材を蒸着した図そしてＤは
絶縁層、低誘電率材をパターン取りしてエッチングし溝
を形成する図である。
【図１１】第六実施例の立断面図であり、Ａは第二障壁
層を絶縁層、金属導線表面並びに露出されている体誘電
率材の上に蒸着した図、Ｂは金属層が第二障壁層の上に
蒸着された図、そしてＣは金属層の表面が取り除かれ絶
縁層の表面に存在しダミーバイアスを形成する第二障壁
層を露出させる図である。
【符号の説明】
１１０ 半導体ウェハ １１２ 基板 １１４ 金属導線の第一金属内部連結部分 １１６ 低誘電率材 １１８ 絶縁層 １１９ 溝 １２０ 金属層 １２２ ダミーバイアスの金属層部分 １２４ 機能金属導線の第二金属内部連結部分 １２６ ダミー導線の第二内部連結部分 １２８ 良熱伝導絶縁層 １３０ 金属導線の第一障壁部分 １３２ 薄絶縁層 １３４ 第二障壁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｒ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の金属導線の信頼性を強化す
    るための方法であって、 少なくとも二つの金属導線を一つの基板上に形成し、 低誘電率材を少なくとも前記二つの金属導線の間に蒸着
    し、 前記金属導体に接触して第一ダミーバイアスを形成し、
    前記金属導線からの熱が前記第一ダミーバイアスに伝達
    可能であり前記金属導線から放熱されるようにする方
    法。
  2. 【請求項２】 改善された信頼性を具備した金属導線を
    有する半導体素子であって、 基板と、 前記基板上の少なくとも二つの金属導線と、 少なくとも前記金属導線の間にある低誘電率材と、 前記金属導線に接触している第一ダミーバイアスであっ
    て、前記金属導線からの熱が前記第一ダミーバイアスへ
    伝導可能で、前記第一ダミーバイアスが前記金属導線か
    らの前記熱を放熱できる前記第一ダミーバイアスとを備
    えた半導体素子。
JP7178925A 1994-07-15 1995-07-14 ダミーバイアスを使用した高速ｌｓｉ半導体の金属配線の改善方法および半導体素子 Pending JPH0883797A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/275,570 US5625232A (en) 1994-07-15 1994-07-15 Reliability of metal leads in high speed LSI semiconductors using dummy vias
US275570 1994-07-15

Publications (1)

Publication Number Publication Date
JPH0883797A true JPH0883797A (ja) 1996-03-26

Family

ID=23052884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7178925A Pending JPH0883797A (ja) 1994-07-15 1995-07-14 ダミーバイアスを使用した高速ｌｓｉ半導体の金属配線の改善方法および半導体素子

Country Status (4)

Country Link
US (2) US5625232A (ja)
EP (1) EP0692824B1 (ja)
JP (1) JPH0883797A (ja)
DE (1) DE69531085T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150389A (ja) * 2003-11-14 2005-06-09 Semiconductor Leading Edge Technologies Inc 半導体装置
WO2006061871A1 (ja) * 2004-12-06 2006-06-15 Fujitsu Limited 半導体装置
WO2008026520A1 (en) * 2006-08-28 2008-03-06 National University Corporation Tohoku University Semiconductor device and multilayer wiring board
WO2012053130A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 半導体装置

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
JP3847807B2 (ja) * 1995-01-30 2006-11-22 財団法人国際科学振興財団 半導体装置
JP3465411B2 (ja) * 1995-05-30 2003-11-10 ソニー株式会社 半導体装置の層間絶縁膜
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
JP3519214B2 (ja) * 1996-06-20 2004-04-12 株式会社半導体エネルギー研究所 集積回路およびその作製方法
US6143647A (en) * 1997-07-24 2000-11-07 Intel Corporation Silicon-rich block copolymers to achieve unbalanced vias
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5744865A (en) * 1996-10-22 1998-04-28 Texas Instruments Incorporated Highly thermally conductive interconnect structure for intergrated circuits
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
US6670265B2 (en) * 1997-05-12 2003-12-30 Advanced Micro Devices, Inc. Low K dielectic etch in high density plasma etcher
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US6294455B1 (en) * 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6309956B1 (en) 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
US6248168B1 (en) 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
EP0924760A3 (en) * 1997-12-19 2001-05-16 Texas Instruments Incorporated Address transition detection circuit
US6137155A (en) * 1997-12-31 2000-10-24 Intel Corporation Planar guard ring
US6081032A (en) * 1998-02-13 2000-06-27 Texas Instruments - Acer Incorporated Dual damascene multi-level metallization and interconnection structure
US6211073B1 (en) 1998-02-27 2001-04-03 Micron Technology, Inc. Methods for making copper and other metal interconnections in integrated circuits
JP3114864B2 (ja) * 1998-04-16 2000-12-04 日本電気株式会社 半導体基板における微細コンタクトおよびその形成方法
DE19834234C2 (de) 1998-07-29 2000-11-30 Siemens Ag Integrierter Halbleiterchip mit Füllstrukturen
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6288442B1 (en) 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
US6249032B1 (en) * 1998-10-01 2001-06-19 Advanced Micro Devices, Inc. Semiconductor device having patterned metal layer over a polysilicon line and method of fabrication thereof
US6573538B2 (en) 1998-11-12 2003-06-03 International Business Machines Corporation Semiconductor device with internal heat dissipation
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6331481B1 (en) 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
DE19907127C1 (de) * 1999-02-19 2000-08-10 Siemens Ag Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen
US20020127845A1 (en) * 1999-03-01 2002-09-12 Paul A. Farrar Conductive structures in integrated circuits
US6259115B1 (en) * 1999-03-04 2001-07-10 Advanced Micro Devices, Inc. Dummy patterning for semiconductor manufacturing processes
US6524974B1 (en) 1999-03-22 2003-02-25 Lsi Logic Corporation Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants
US6303047B1 (en) 1999-03-22 2001-10-16 Lsi Logic Corporation Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same
US6281583B1 (en) 1999-05-12 2001-08-28 International Business Machines Corporation Planar integrated circuit interconnect
US6265301B1 (en) * 1999-05-12 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
JP4363716B2 (ja) * 1999-06-25 2009-11-11 株式会社東芝 Ｌｓｉの配線構造の設計方法
US6413854B1 (en) * 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6391795B1 (en) 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6756674B1 (en) * 1999-10-22 2004-06-29 Lsi Logic Corporation Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US6316354B1 (en) 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
TW441017B (en) * 2000-01-13 2001-06-16 Taiwan Semiconductor Mfg Manufacturing method of metal interconnects
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6346490B1 (en) 2000-04-05 2002-02-12 Lsi Logic Corporation Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US7061111B2 (en) 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US6610592B1 (en) * 2000-04-24 2003-08-26 Taiwan Semiconductor Manufacturing Company Method for integrating low-K materials in semiconductor fabrication
US6506678B1 (en) 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6365528B1 (en) 2000-06-07 2002-04-02 Lsi Logic Corporation Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6346488B1 (en) 2000-06-27 2002-02-12 Lsi Logic Corporation Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions
US6503827B1 (en) 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
US6350700B1 (en) 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6368979B1 (en) 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
JP3917355B2 (ja) * 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
US6391768B1 (en) 2000-10-30 2002-05-21 Lsi Logic Corporation Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6420277B1 (en) 2000-11-01 2002-07-16 Lsi Logic Corporation Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6503840B2 (en) 2001-05-02 2003-01-07 Lsi Logic Corporation Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
WO2002087423A2 (en) * 2001-05-02 2002-11-07 Blanchette Rockefeller Neurosciences Institute Carbonic anhydrase activators for enhancing learning and memory
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6930056B1 (en) * 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6723653B1 (en) 2001-08-17 2004-04-20 Lsi Logic Corporation Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US20080004332A1 (en) * 2002-03-07 2008-01-03 Alkon Daniel L Methods for alzheimer's disease treatment and cognitive enhancement
US6825229B2 (en) 2002-03-07 2004-11-30 Blanchette Rockefeller Neurosciences Institute Methods for Alzheimer's Disease treatment and cognitive enhancement
US20050065205A1 (en) * 2002-03-07 2005-03-24 Daniel Alkon Methods for Alzheimer's disease treatment and cognitive enhance
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
JP2004031439A (ja) * 2002-06-21 2004-01-29 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US6995392B2 (en) * 2002-08-07 2006-02-07 International Business Machines Corporation Test structure for locating electromigration voids in dual damascene interconnects
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
US7268383B2 (en) * 2003-02-20 2007-09-11 Infineon Technologies Ag Capacitor and method of manufacturing a capacitor
US6693357B1 (en) 2003-03-13 2004-02-17 Texas Instruments Incorporated Methods and semiconductor devices with wiring layer fill structures to improve planarization uniformity
US7015582B2 (en) * 2003-04-01 2006-03-21 International Business Machines Corporation Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
JP2005086186A (ja) * 2003-09-11 2005-03-31 Matsushita Electric Ind Co Ltd 固体撮像装置とその製造方法
US7087350B2 (en) * 2003-11-24 2006-08-08 Taiwan Semiconductor Manufacturing Co. Ltd. Method for combining via patterns into a single mask
US7420277B2 (en) * 2004-03-16 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd System for heat dissipation in semiconductor devices
TW201207390A (en) * 2004-05-18 2012-02-16 Brni Neurosciences Inst Method for screening agent for antidepressant activity
CN1989608A (zh) * 2004-10-26 2007-06-27 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
WO2007016202A1 (en) * 2005-07-29 2007-02-08 Blanchette Rockefeller Neurosciences Institute Use of a pkc activator, alone or combined with a pkc inhibitor to enhance long term memory
US7301236B2 (en) * 2005-10-18 2007-11-27 International Business Machines Corporation Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via
US20070178389A1 (en) * 2006-02-01 2007-08-02 Yoo Chue S Universal photomask
US20080108215A1 (en) * 2006-11-07 2008-05-08 Applied Materials, Inc. Integrated circuit interconnect lines having reduced line resistance
US20080136012A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Imagine sensor package and forming method of the same
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US7858406B2 (en) 2007-02-06 2010-12-28 Infineon Technologies Ag Semiconductor device test structures and methods
CN101848726A (zh) * 2007-02-09 2010-09-29 布朗歇特洛克菲勒神经科学研究所 苔藓抑素、苔藓抑素类似物和其它相关物质对头部创伤引起的记忆缺陷和脑损伤的疗效
US7851237B2 (en) * 2007-02-23 2010-12-14 Infineon Technologies Ag Semiconductor device test structures and methods
US9646882B2 (en) 2009-04-23 2017-05-09 Huilong Zhu High quality electrical contacts between integrated circuit chips
US9490212B2 (en) * 2009-04-23 2016-11-08 Huilong Zhu High quality electrical contacts between integrated circuit chips

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
JPH04174541A (ja) * 1990-03-28 1992-06-22 Nec Corp 半導体集積回路及びその製造方法
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5476817A (en) * 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150389A (ja) * 2003-11-14 2005-06-09 Semiconductor Leading Edge Technologies Inc 半導体装置
WO2006061871A1 (ja) * 2004-12-06 2006-06-15 Fujitsu Limited 半導体装置
WO2008026520A1 (en) * 2006-08-28 2008-03-06 National University Corporation Tohoku University Semiconductor device and multilayer wiring board
US7977796B2 (en) 2006-08-28 2011-07-12 National University Corporation Tohoku University Semiconductor device and multilayer wiring board
WO2012053130A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 半導体装置
JPWO2012053130A1 (ja) * 2010-10-19 2014-02-24 パナソニック株式会社 半導体装置
JP5938712B2 (ja) * 2010-10-19 2016-06-22 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
DE69531085T2 (de) 2004-05-13
DE69531085D1 (de) 2003-07-24
EP0692824A2 (en) 1996-01-17
US5675187A (en) 1997-10-07
US5625232A (en) 1997-04-29
EP0692824A3 (en) 1997-07-16
EP0692824B1 (en) 2003-06-18

Similar Documents

Publication Publication Date Title
JPH0883797A (ja) ダミーバイアスを使用した高速ｌｓｉ半導体の金属配線の改善方法および半導体素子
US5476817A (en) Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
US5811352A (en) Method of making reliable metal leads in high speed LSI semiconductors using dummy leads
US7589014B2 (en) Semiconductor device having multiple wiring layers and method of producing the same
CN100423216C (zh) 在线后端处理中形成悬空传输线结构的方法
KR101059968B1 (ko) 장벽층 접착이 개선된 배선들
US5510293A (en) Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
US8785323B2 (en) Method of forming an interconnect structure having an enlarged region
US7323736B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
JP2005142351A (ja) 半導体装置およびその製造方法
US20050236716A1 (en) Heat dissipation structure and method thereof
JP2007116135A (ja) 複数の導電構造レベルを備えた集積回路構造、および、その製造方法
US10361095B2 (en) Metal interconnect processing for an integrated circuit metal stack
JPWO2006061871A1 (ja) 半導体装置
US20060180934A1 (en) Wiring structures for semiconductor devices
Mavoori Copper/low-k interconnects for smaller and faster circuits
JP4413393B2 (ja) 固体電子装置
JP2001057366A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050830