JP2007116135A - 複数の導電構造レベルを備えた集積回路構造、および、その製造方法 - Google Patents

複数の導電構造レベルを備えた集積回路構造、および、その製造方法 Download PDF

Info

Publication number
JP2007116135A
JP2007116135A JP2006255789A JP2006255789A JP2007116135A JP 2007116135 A JP2007116135 A JP 2007116135A JP 2006255789 A JP2006255789 A JP 2006255789A JP 2006255789 A JP2006255789 A JP 2006255789A JP 2007116135 A JP2007116135 A JP 2007116135A
Authority
JP
Japan
Prior art keywords
conduction path
substrate
component
path
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006255789A
Other languages
English (en)
Inventor
Martina Hommel
マルチナ，ホメル
Heinrich Koerner
ハインリッヒ，ケルナー
Markus Schwerd
マルクス，シュベルト
Martin Seck
マルティン，ゼック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2007116135A publication Critical patent/JP2007116135A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】伝導路抵抗の低減、電流要件の増大への適合等の電気特性の向上、特に、良好な電気特性を有する受動部品の製造と言った新たな応用の可能性を開く、金属配線を有する集積回路構造及びその製造方法の提供。
【解決手段】それぞれ細長い導電路３４、４８が配置された少なくとも３つの導電構造レベル２８、４２、５２を含む集積回路構造１０をシングルダマシンによって製作する。これにより、慣用的に使用されるビアレベルが省略され、種々の技術的効果と新規な適用可能性が生じる。
【選択図】図１

Description

発明の詳細な説明
本発明は、基板と、直接的に積層された少なくとも３つの導電構造レベルとを備えた、集積回路構造に関するものである。この基板は、特に、単結晶半導体基板、または、いわゆるＳＯＩ基板（シリコン・オン・インシュレータ）である。該導電構造レベルは、電極配線レベルとも呼ばれている。なぜなら、該導電構造レベルに含まれている導電構造が、通常、例えば、アルミニウムの比率が６０原子パーセントよりも大きいか、または、９０原子パーセントよりも大きいアルミニウム合金、または、銅の比率が６０原子パーセントよりも大きいか、または、９０原子パーセントよりも大きい銅合金、といった金属または合金を含んでいるからである。しかし、上記の導体材料には、例えばドープされた半導体材料といった他の材料も適している。
これらの導電構造では、横への電流移動のための伝導路と、縦の電流移動に用いられるいわゆるビアまたはコンタクトとは、異なっている。この場合、「縦の」とは、集積型半導体素子も配置された基板の主領域に対して垂直な方向を示している。あるいは、「縦の」は、上記垂直方向とは逆の方向を意味している。また、「横の」は、上記垂直方向を横断する方向、または、上記垂直方向に対して９０°の角度の方向を意味している。
導電構造レベルは、それぞれ、１つのレベルまたは１つの平面に配置された複数の導電構造を含んでいる。したがって、近年の平坦化方法（例えば、ＣＭＰ法（化学的機械研磨法）は、例えば、導電構造レベル間に基本的に平坦な伝導路を形成する。しかし、導電構造レベルの製造誤差のゆえに、平坦化によって完全には平坦にならないときは、導電構造レベルの指定が用いられる。個々のレベルは、他の構造の特性によって（例えば、導電構造レベル間の特定の中間層、または、レベルの下部領域と基板の主な領域との間の特定の間隔によって）、互いに異なっている。この場合、異なるレベルの特定の間隔の違いは、下部領域を有する伝導路が配置された導電構造レベルの下部領域の空間位置における製造誤差の、少なくとも２倍、または少なくとも３倍である。
これらの導電構造は、それぞれ、基板近傍に位置する少なくとも１つの下部領域と、基板から離れた上部領域とを含んでいる。下部領域に対して垂直な方向は、基板の主領域に対して垂直な方向とは逆である。上部領域に対して垂直な方向は、基板の主領域（つまり、半導体素子（例えば、トランジスタ）を含んだ領域）に対して垂直な方向である。
導電構造レベルのうちの１つにおける、導電構造の上部領域は、それぞれ、該導電構造レベルのレベル上部領域に位置している。このレベル上部領域は、例えば平面である。導電構造レベルのうちの１つにおける、導電構造の下部領域は、それぞれ、導電構造レベルのレベル下部領域に位置している。このレベル下部領域は、同様に、例えば平坦な面である。例えば隣接しあう導電構造レベルの導電構造が互いに連結されることにより、平坦なレベル上部領域または平坦なレベル下部領域のずれが生じる。
導電構造レベルのレベル上部領域とレベル下部領域との間に、例えば、導電構造レベルの導電構造の上部領域または下部領域を設けた中間域は存在しない。したがって、デュアルダマシン技術によって形成された導電構造は特に、異なる導電構造レベルに配置される。さらに、導電構造レベルを形成するために、シングルダマシン法、または、いわゆるサブトラクティブ法を用いる。該サブトラクティブ法では、パターニングの間に、形成される導電構造レベルから導電性材料を再び除去する（例えば、ＲＩＥ法（反応性イオンエッチング））。
各導電構造レベルの導電構造が設けられているこれらのレベルまたは平面は、基板の主領域に対して平行に、したがって互いに平行に、配置されていることが好ましい。
知られている電極配線または配線の典型例は、ビアのみを含んだビアレベル、および、伝導路と場合によってはビアまたはいわゆるランディングパッドとを含んだ伝導路レベルを、交互に使用したものである。この構造は、特に、回路構造の内部導電構造レベルでのみ用いられる。
本発明の目的は、電気特性を向上させ、特に、良好な電気特性を有する受動部品の製造といった新たな応用可能性を開く金属配線を有する集積回路構造を特定することにある。また、その意図は、製造方法を特定することにある。
この回路構造の目的は、請求項１に関連する特徴を有する回路構造によって達成される。改変が、従属請求項において特定されている。
本願発明に係る回路構造の場合、直接連続した少なくとも３つの導電構造レベルがあり、各導電構造レベルは、少なくとも１つの配線伝導路、または、複数の配線伝導路を含んでいる。ある構成では、各配線伝導路は、前記伝導路の幅の少なくとも５倍を超える長さを有する。前記伝導路の長さ及び幅は、横方向に測定される。前記伝導路がその経路に沿って異なる幅を有している場合は、例えばその部分の１つの伝導路の最小幅が基準幅として選択される。
この集積回路構造の動作中に、集積回路構造のフィラー構造、または、他の補助的構造とは結果として異なる配線伝導路を電流が流れる。
したがって、本発明に係る回路構造は、２つの配線伝導路レベルの間に設けられたビアレベルを現さない。このように、隣接する導電構造レベルの相互接続が、例えば、部分の幅の１０倍を超える長さを有する比較的長い部分に沿って互いに隣接する態様で配置されると、高いＱを有するコイルと、低い接触抵抗を有するキャパシタと、低い非反応性抵抗を有する動作電圧ラインと、同軸線と、他の受動素子を簡単に製造することができる。
さらには、ある構成において、本発明に係る配線は、３つの電極配線がそれぞれ全体の長さに比べて小さい部分、例えば、その端部でのみ他の電極配線レベルの導電構造に隣接する相互接続部を含んでいると、顕著な電気特性を有する。この場合、小さいとは、関連する導電構造レベル内の相互接続部の長さ全体の３分の１未満、または、１０分の１未満という意味である。部分の間の部分は、すべてのサイドにおいて誘電性部分に隣接している。
この構成において、３つの導電構造レベルの中央の１つは、中央配線伝導路を含む。基板から最も離れている３つの導電構造レベルの中の導電構造レベルは、基板から離れた配線伝導路を含む。基板に最も近い３つの導電構造レベルの中の導電構造レベルは、基板に近い配線伝導路を含む。中央配線伝導路、基板から離れた配線伝導路、及び基板に近い配線伝導路は、それぞれ、その上部領域及び下部領域が他の電極配線レベルの導電構造に隣接しない部分を有する。この部分は、少なくとも部分の幅、または、部分の幅の２倍、好ましくは、部分の幅の１０倍、または、５０倍の長さを有する。配線相互接続部には、それぞれ以下に示す構成の１つが設けられている。
−配線伝導路は、関連する導電構造レベルのすぐ下に設けられた導電構造レベルの少なくとも２つの導電構造においてのみ隣接し、上側の導電構造レベルのどの導電構造にも隣接しない。
−配線伝導路は、すぐ上に設けられた導電構造レベルの少なくとも２つの導電構造においてのみ隣接し、下側の導電構造レベルのどの導電構造にも隣接しない。
−配線伝導路は、すぐ下に設けられた導電構造レベルの少なくとも１つの導電構造と、すぐ上に設けられた導電構造レベルの少なくとも１つの導電構造とに隣接する。
すべての３つの可能性は、最小幅の少なくとも５倍の長さをそれぞれ有する配線伝導路を含む。この構成において、配線伝導路は、同じ方向に延びている。他の模範的な形態にでは、配線伝導路は、３つの伝導路の他の２つを横切る方向に、例えば、ｘ方向に延びており、一方、他の２つの伝導路は、ｙ方向に延びている。他の方向に延びている伝導路は、例えば、３つの伝導路のうちの下側の、中央の、または、上側の伝導路である。
次の構成では、中央配線伝導路は、基板から離れた配線伝導路と、接触領域において基板の近くにある配線伝導路とに隣接する。接触領域は、互いに横方向に離れて配置される。基板から離れた配線伝導路にも基板から離れた他の導電構造にも隣接しない上部領域を有する中間配線伝導路の部分が、接触領域の間に配置されている。中間配線伝導路の部分は、基板の近くの配線伝導路にも、他の導電構造にも隣接しない下部領域を有している。中間配線伝導路の部分は、少なくとも部分の幅、または、部分の幅の２倍、好ましくは、幅の１０倍を超える長さを有している。ビアを使用することなく、基板から離れた配線伝導路を通る第１中間配線伝導路による配線伝導路の近くから基板への、または、逆方向の垂直及び水平方向の電流転送が簡単確実に可能になる。
他の実施形態では、３つの導電構造レベルのうちの中間の導電構造レベルは、中間配線伝導路に加えて少なくとも１つの中間コンポーネント伝導路を含んでいる。
３つの導電構造レベルのうちの基板から最も離れた導電構造レベルは、基板から離れた配線伝導路に加えて基板から離れた少なくとも１つのコンポーネント伝導路を含む。３つの導電構造レベルのうちの基板に最も近い導電構造レベルは、基板近傍の配線伝導路に加えて基板近傍の少なくとも１つのコンポーネント伝導路を含む。中間コンポーネント伝導路は、コンポーネント部分において基板から離れたコンポーネント伝導路に隣接する。コンポーネント部分において、中間コンポーネント伝導路は、基板近傍のコンポーネント伝導路にさらに隣接する。コンポーネント部分は、コンポーネント部分の幅、例えば、最小幅の少なくとも４倍、または、少なくとも１０倍、または、５０倍の長さを有する。このような構成によれば、互いに平行に伸びている伝導路の大きな線断面と垂直キャパシタとのため、特に、高いＱを有するコイル、低い非反応性抵抗を有する同軸線または他の線といった受動素子を簡単に製造することができる。
コストとプロセスとの理由から、ダマシンアーキテクチャは、制限されたトラッククロス部分（いわゆるディッシングの結果としての幅の制限、コスト及びプロセス技術の理由による厚みの制限）のみを許容する。このため、また、伝導路平面は、今まで、ディスクリートなビアによって接続されていたので、コイルのＱといった達成可能な物理パラメータは、本発明またはその改変の１つを使用するときほど良好でない。
次の改変では、３つの導電構造レベルの導電構造は、アルミニウム、または、少なくとも６０原子パーセントのアルミニウムを含んでいる。他の改変では、３つの導電構造レベルの導電構造は、銅、または、少なくとも６０原子パーセントの銅を含んでいる。これにより、メタライゼーションが、技術的観点から適切にマスターされて処理された材料から製造される。
本発明に係る回路構造の他の改変では、３つの導電構造レベルは、回路構造の内部の導電構造レベルである。この改変は、内部導電構造レベルの場合、ビアレベルと伝導路レベルとは、良好な電気特性、特に、小さなＲＣ積を配線が確実に有するために、交互に配置しなければならないという不利益を克服する。
次の改変では、ビアレベルと伝導路とが交互に配置されたさらに他の導電構造レベルは、例えば、３つの導電構造レベルのうちの基板に最も近い導電構造レベルと基板との間に配置される。しかしながら、下側の導電構造レベルは、ビアと伝導路との双方を含むレベルに具現化され得る。
本発明は、本発明またはその改変の一つに係る回路構造を製造する方法に追加的に関連する。この方法では、３つの導電構造レベルが、シングルダマシン法によってそれぞれ製造される。シングルダマシン法では、各導電構造レベルの導電構造のために１つ以上の電気的絶縁層の堆積の後、２つのフォトリソグラフィ法を伴うデュアルダマシン法とは対照的に、絶縁層をパターニングするために、シングルフォトリソグラフィ法のみが使用される。デュアルダマシン法とは異なり、シングルダマシン法は、高効率で実施することができる。
本発明は、集積コイルを有する集積回路構造と、集積同軸線を有する集積回路構造と、キャパシタを有する集積回路構造とに追加的に関連する。これらの受動素子は、ビアレベルと伝導路レベルとが交互に配置された従来の伝導路レベルにも含まれている。しかしながら、このような受動素子は、先に説明した基板上の回路構造、特に、多結晶基板上において、例えば、複数の連続的な伝導路レベルの中、または、複数の連続的な伝導路レベルの下側または上側において、集積化される。
本発明またはその改変は、このため、「伝導路抵抗を低減し、」「増大する電流要件に適合し、」「熱消費をサポートし、」「極めて高いＱを有するコイルを実現し、」そして、「垂直キャパシタを実現する」という側面において大きな効果を伴うプロセス技術の見地から容易に実施化することができる設計の変更を提案する。
本発明、またはその改変に係る解決策によれば、垂直方向の電流転送に排他的に使用される標準伝導路のディスクリートなビアを備えた配線が、シングルダマシンアーキテクチャにおいて、伝導路平面によって、部分的にまたは全体的に、除去されまたは置き換えられる。このことは、各金属層が、この平面内において、垂直方向に及び横方向に電流を流し得ることを意味する。
本発明またはその改変は、ダマシン配線アーキテクチャ（例えば、銅電極配線、アルミニウム電極配線、タングステン電極配線）を使用するすべての半導体技術に使用され得る。しかしながら、基本的に、サブトラクティブアーキテクチャ（例えば、ＡＬ−ＲＩＥ、反応性イオンエッチング）を伴って実現され得る。
技術的効果
本発明またはその改変によれば、異なる平面において、極めて大きな断面と、これにより、及び、除去されたディスクリートビアによる低い抵抗とを有する伝導路を実現することができる。種々のさらなる技術的効果が、このことから導かれる。
−一般的に、標準的な電極配線に比較して、例えば、自動車への応用で重要になる、より大きい電流、及び／または、より長いサービスライン、及び／または、より高い動作速度が可能になる。
−同じ電流であれば、増大したトラック断面による電流密度と熱は、低くなるので、「ジュール熱」、即ち、高い動作電流と少ない熱消費の結果としての伝導路の熱は、著しく減少する。９０ｎｍの技術においても、主に、絶縁パワーバス伝導路において、「ジュール熱基準」は、使用可能な電流密度を、純粋なＤＣ基準（直流電流）よりも大きな程度に制限する。
−一般的に、より高い電流密度が可能である。従来技術による電極配線では、使用可能な電流密度の最大値は、ビア、または、しばしば、ビア／電極配線コンタクト領域の電流運搬容量によって制限されていた。本発明に係る解決手段によれば、平面間のコンタクト領域は、望むように選択され得る。
−銅の電極配線の抵抗率が１００ナノメータ未満の寸法において大きく増大し、即ち、特に、最小幅を有する下側の平面において現れる「寸法効果」は、本発明またはその改変によって著しく低減され得る。このことは、特にこれらの平面内のＲＣ要素が、標準アーキテクチャよりもより少ない程度に増大し、機械的に不安定な「ultra-low k」誘電体またはエアギャップの発生が遅れ、または、全く回避される。
本発明またはその改変によれば、今まで得られなかった物理的なＱを有する集積素子または受動素子を実現することができる。
−非常に厚い金属層を有して従来の伝導路平面を２倍化または３倍化することにより、極めて高いＱ、特に、低い直列抵抗を有するコイルを形成することができる。
−内部の、または内部レベルのベース上の直列の接触低抵抗によって、高いＱを有する大領域キャパシタンスの供給。
−完全に遮蔽された同軸ライン、または、例えば、１メガヘルツを超える、または、１ギガヘルツを超えるＲＦ（高周波）伝送伝導路の実現が、初めて確実に可能になった。
本発明またはその改変によれば、従来技術に比べて、より従属的でコスト的に有効なプロセスの実施が可能になる。
−本発明またはその改変によれば、殆どの場合、シングルダマシンアーキテクチャにおいて排他的に実現され得る構造を得ることができる。この構造は、製造的実施を殆ど必要としない複数回繰り返された単一のモジュールを含む。
−たとえば、ビアエッチング、洗浄、高いアスペクト比のフィリング、高い検査、リワーク率といったクリティカルで効率が制限されたプロセスが、本発明またはその改変において全体としてまたは部分的に使用される位置または平面において防止される。効率が高くなれば、チップあたりのコストが下がる。
−配線平面の総数を低減することができ、コストの低減にもつながる。
−今までよりも広いコンタクト領域が可能になったので、電極配線内の実装密度が高くなった。このため、実装密度に逆に影響するバイアス（オーバーラップ）が、最小コンタクト領域を確実にするために要求されることはない。
−もし、ｘ及びｙ方向に最小の寸法で、最も少ない数のディスクリートビアが使用されれば、従来技術において、より高い電流密度の保護、または、効率向上の目的で従来技術でしばしば設けられた冗長ビアの要求が、より簡単でよりシンプルに実現され得る。
−本発明またはその改変によれば、垂直方向の寸法の拡大による電極配線の断面が拡大し、そして、これにより、横方向寸法が低減され得るため、領域が節約され得る。
−本発明またはその改変によれば、設計における自由度とオプションとの度合いを高めることができる。
−従来技術（例えば、従来のアーキテクチャに基づく最小幅の下側の伝導路、新規なアーキテクチャに基づく上側のグローバルな伝導路）に基づくアーキテクチャと組み合わせても良い。
−「前の」ディスクリートビア平面内の伝導路の横寸法は、連続的に変化する態様で、（ダマシン）デザインルールのコンテクストにおいて任意に選択され得る。
−本発明またはその改変によれば、例えば、ＢｉＣＭＯＳ技術（バイポーラコンプリメンタリ金属酸化物半導体）における「厚い」及び「薄い」配線という組み合わせまたは複合技術の異なる要求を満足させることができる。
−本発明またはその改変によれば、チップに対する電流の分配をより好ましく、また、より一様にすることができる。
−従来技術に比較して伝導路抵抗が低いため、パワーロスが低くなり、設計に必要な「繰り返し」の数が減少する。
これは、手動的に最適化された「フルカスタム」レイアウトの場合のみならず、今や慣用されている配線コンセプトを使用すると、合成された「セミカスタム」ブロックにおいても利用され得る。６つのシングル伝導路平面と（パフォーマンス−クリティカルでないブロックにおける）５つのビア平面によって、または、４つのダブル伝導路平面と３つの（パフォーマンス−クリティカルなブロックにおける）ビア平面とによって、例えば、同じチップ上の要件に基づく１１の金属レベルを実現することができる。
配線は、これによって、すべての、または、選択された平面において、垂直電流転送に主に用いられる標準伝導路のディスクリートビアは、部分的にまたは全体に、防止され、伝導路平面によって置き換えられる。このことは、関連するメタルレベルが、このレベルまたは平面の中で、垂直または横方向に電流を運搬することができるということを意味する。
要約すると、本発明またはその改変は、以下の技術課題を低減し、または、解決することに関連することは真実である。
−将来の大規模集積半導体システムにおいて、配線が、常に複雑になったり、または、いわゆる「配線カタストロフィー」になったりすることを防止する。
−特に、電圧供給ライン（電力経路）とインダクタンスの場合の配線抵抗を低減する。
−例えば、バスシステムの場合のＲＣ要素を低減する。
−遮蔽クリティカルラインによる、特に、３Ｄ（３次元）配線、例えば、同軸、及び、ＲＦ伝導路による結合及びクロストークの回数を低減する。
−素子または集積回路構造の、特に、３．９未満または３未満の相対的許容性を有する「ｌｏｗ−ｋ 誘電」の使用を伴うパワーロス及び熱を低減する。
−将来の配線における、いわゆる「寸法効果」を低減する。これにより、銅伝導路の非反応性抵抗が、９０ｎｍ（ナノメータ）技術からのスケーリングによって純粋に期待されるよりも大きい程度に増大する。
−特に、電流密度／抵抗‐クリティカル伝導路／ビア遷移によってもたらされる信頼性ロスを低減する。
−特に、効率を制限するビアの必要な数を低減し、及び、要求の少ない「シングルダマシンアーキテクチャ」を使用することによる効率のロス及び狭い「プロセスウィンドウ」を伴うプロセスの実施化。
本発明の模範的な実施形態について図面を参照しながら以下で説明する。
図１は、集積回路構造を電極配線で切断した断面図である。
図２は、集積回路構造の電極配線を示す立体図である。
図３は、電極配線に配置されたコイルまたはインダクタンスを示す図である。
図４は、電極配線に配置された、集積された同軸線を示す図である。
図５は、電極配線に配置されたコイルを示す図である。
図６は、集積されたキャパシタを備えた電極配線を切断した断面図である。
図１は、集積回路構造１０の電極配線を切断した断面図を示している。この断面図の面は、基板２０の主領域に対して垂直な方向の面でもある。この基板は、複数の集積素子（例えば、集積されたバイポーラトランジスタまたは電界効果トランジスタ）を含んでいる。
直交座標系１２は、ｘ軸１４、ｙ軸１６、およびｚ軸１８を有している。図１に示した断面は、ｘ‐ｚ面である。これに対して、基板２０の主な領域は、ｘ‐ｙ面である。図２〜図６には、座標系１１２、２１２、３１２、４１２、５１２をそれぞれ示しており、これらの座標系の位置は、座標系１２と同じである。
基板２０のすぐ上に、回路構造１０は、例えばコンタクトＫ２、Ｋ４、Ｋ６、Ｋ８、Ｋ１０、Ｋ１２を含むコンタクトレベル２２を含んでいる。コンタクトＫ２〜Ｋ１２は、縦の電流移動に用いられる。例えば、コンタクトＫ２〜Ｋ１２は、タングステンとは異なる材料からなる導電性の内張り層を含んだタングステンから形成されている。コンタクトＫ２〜Ｋ１２の横寸法は、全て同じである。
コンタクトレベル２２の形成中に、電気的に絶縁した、例えば二酸化珪素からなる絶縁層２４を、形成する。コンタクトＫ２〜Ｋ１２のコンタクトホールを、フォトリソグラフィ法によって絶縁層２４にエッチングする。次に、コンタクトホールを内張りする材料を堆積する。その後に、コンタクトＫ２〜Ｋ１２の電極配線を堆積する。続いて、例えばＣＭＰ工程を行う。このＣＭＰ工程では、コンタクトＫ２〜Ｋ１２のコンタクトホールの外側にある、内張り層の材料およびコンタクトの材料を除去する。平坦化の後、電気的に絶縁している補助層２６を堆積する。この補助層２６は、絶縁層２４よりも薄い。絶縁層２４の厚さは、例えば１００ｎｍ〜５００ｎｍであり、補助層２６の厚さは、例えば３０ｎｍ〜７０ｎｍである。補助層２６は、エッチング停止層および／または銅の拡散に対する障壁層として用いられる。補助層２６に適した材料は、例えば窒化珪素である。
補助層２６の堆積に続いて、電気的に絶縁した材料からなる絶縁層３０を堆積する。この絶縁層の層厚は、例えば２００ｎｍ〜５００ｎｍである。フォトリソグラフィ法を用いて、電極配線レベル２８の導電構造を形成するために、トレンチと、切欠きまたはホールとを形成する。該電極配線レベル２８を、以下では電極配線レベル１とも示す。電極配線レベル２８の導電構造の寸法は、ｘ方向に互いに異なっている。さらには、ｙ方向の導電構造の寸法も、互いに異なっている。電極配線レベル２８の導電構造用のトレンチおよび切欠きをエッチングしている間、補助層２６を穿孔する。なぜなら、オーバーエッチングになってしまうからである。次に、部分伝導路３４、３６、３８に加えてビア４０も、特に従来のダマシン技術によって形成する。伝導路３４は、ｘ方向に延びており、コンタクトＫ２とＫ４とに接続している。それに対して、伝導路３６はｙ方向に延びており、コンタクトＫ６と、図示していない１つの導電構造またはコンタクトレベル２２の図示していない１つのコンタクトとの接続に用いられる。伝導路３８は、ｘ方向に延びており、コンタクトＫ８とＫ１０とに接続している。伝導路３４、３６、３８の最小の横幅は、例えば８０ｎｍ〜２００ｎｍである。また、伝導路３４、３６、３８の長さは、それぞれ、例えば５００ｎｍ（ナノメートル)よりも長く、１μｍ（マイクロメートル)よりも短く、特に、１０μｍよりも短い。
これに対して、ビア４０の横寸法は、ｘ方向およびｙ方向に同じであり、コンタクト１２と電極配線レベル２８の上に配置された電極配線レベル４２の伝導路との接続に用いられる。電極配線レベル４２を形成する前に、もう一度、ＣＭＰ工程によって平坦化を行う。
さらに、図１は、伝導路３４、３６、３８およびビア４０の、下部領域Ｂ２、Ｂ４、Ｂ６、Ｂ８と、さらには上部領域Ｄ２、Ｄ４、Ｄ６、Ｄ８とをそれぞれを示している。上部領域Ｄ２〜Ｄ８は、模範的な本実施形態では、一平面に位置している。これに対して、下部領域Ｂ２〜Ｂ８は、電極配線レベル２８へのコンタクトレベル２２のかみ合いがよくなるように、２つの平面に位置しているが、これら２つの平面間の間隔は、５０ｎｍよりも短く、特に２０ｎｍよりも短い。該間隔内で、電極配線レベル２２、２８は互いにかみ合っている。
ＣＭＰ工程の後、補助層３２を堆積する。該補助層３２の材料組成および厚さの説明は、補助層２６と同じである。補助層３２を堆積した後、電気的に絶縁している他の絶縁層４４を堆積する。この他の絶縁層４４は、本実施形態では、絶縁層３０よりも、例えば少なくとも５０ｎｍだけ厚くなっている。絶縁層４４には、特にシングルダマシン法によって、電極配線レベル４２の伝導路４８および５０を形成する。電極配線レベル４２は、さらに、ビア（図示せず）も含んでいる。それから、導電構造４８、５０は導電構造３４〜４０と同様に、銅からなる拡散障壁である内張り層（例えば、窒化タンタル層）によって内張りされている。伝導路４８は、ｘ方向に延びており、製造誤差以外は、伝導路３４と同じ長さを有している。したがって、伝導路４８は、伝導路３４と、伝導路４８上に配置された次に上に位置する電極配線レベル５２の導電構造との間の縦の電流移動に用いられ、同様に、コンタクトＫ２とＫ４との間の横の電流移動にも用いられる。伝導路５０は、ｙ方向に延びており、ビア４０の接続に用いられる。
ＣＭＰ工程の後、補助層４６を堆積する。該補助層４６の材料組成および厚さは、補助層２６に関してした説明と同じである。続いて、電気的に絶縁している絶縁層５４を堆積する。該絶縁層５４の厚さは、例えば絶縁層４４の厚さと同じであるか、または、絶縁層４４の厚さよりも５０ｎｍだけ厚い。絶縁層５４に、シングルダマシン法によって伝導路およびビア用の切欠きを形成する（参照：例えば、伝導路５８用の切欠き）。電気分解によって銅を堆積した後、再びＣＭＰ工程を行う。
続いて、電気的に絶縁している補助層５６を形成する。該補助層５６の材料組成および厚さは、補助層２６に関してした説明と同じである。
次に、電極配線レベル６０の電気的に絶縁している絶縁層６２を、形成する。該絶縁層６２に、ビアと伝導路と（例えば、６６、６８）を形成する。電極配線レベル６０の導電構造を、同様に、シングルダマシン法によって形成する。
次のＣＭＰ工程の後、補助層６４を形成する。該補助層６４に関する説明は、補助層２６に関してした説明と同じである。次に、絶縁層７２を形成する。該絶縁層７２では、電極配線レベル７０の導電構造７４、７６を形成する。他の電極配線レベル８０を点で示している。
伝導路５８は、ｘ方向に延びており、その左端部で伝導路４８に隣接している。伝導路５８の中央部分は、伝導路６６に隣接している。伝導路５８の右端部は、ｘ方向に延びる伝導路６８に隣接している。
伝導路７４は、ｙ方向に延びている。伝導路７６は、ｘ方向に延びており、その左端部で伝導路６８の右端部に隣接している。伝導路６８と伝導路５８との部分ＡＢ１〜ＡＢ３は、他のどの導電構造にも隣接していない。各部分ＡＢ１、ＡＢ２、ＡＢ３の長さは、それぞれ、伝導路５８、６８の幅の少なくとも５倍である。
このように、コンタクトレベル２２と、さらには電極配線レベル２８、４２、５２、６０、７０、８０とは、ｘ‐ｙ面において、基板２０の主な領域に対して平行に位置している。
図２は、回路構造１０と同様に、連続した複数の伝導路レベルＭ１〜Ｍ５を含む集積回路構造１１０の電極配線の立体図を示している。この集積回路構造１１０の導電構造は、同様に、シングルダマシン技術によって形成されているので、これについては図１に関する説明を参照されたい。
回路構造１１０は、同様に、例えば単結晶シリコンからなる半導体基板１２０を含んでいる。半導体基板１２０と図２に示した第１電極配線レベルとの間には、例えばコンタクトレベル２２と同様に形成されたコンタクトレベル１２２が位置している。該コンタクトレベル１２２上に位置する電極配線レベルＭ１に、ｙ方向に延びる伝導路１２４を示す。電極配線レベルＭ１上に配置された電極配線レベルＭ２には、特に伝導路１２６を配置する。この伝導路１２６は、連続した３つの部分Ａ２、Ａ４、Ａ６を有しており、２つの部分Ａ２、Ａ６は、ｙ方向に位置している。部分Ａ４は、部分Ａ２、Ａ６の端部に接続されており、ｘ方向に延びている。例えば、部分Ａ６は部分Ａ２よりも長い。
電極配線レベルＭ２上に配置された電極配線レベルＭ３に、２つの伝導路１２８、１３０を示す。伝導路１２８は、それが隣接している部分Ａ４の中央部分からｙ方向に延びている。これに対して、伝導路１３０は、それが隣接している部分Ａ６の自由端からｘ方向に延びている。例えば、電極配線レベルＭ３は、伝導路１２８の代わりに、部分Ａ２の自由端にビア１４０を含んでいてもよい。
電極配線レベルＭ４は、部分Ａ１０、Ａ１２、Ａ１４、Ａ１６を含んだ伝導路１３２を含んでいる。該部分は、順番にｙ方向、ｘ方向、ｙ方向、ｘ方向にあり、長方形の枠または正方形の枠のほぼ４分の３を構成している。部分Ａ１６は、伝導路１２８に隣接している。別の方法では、ビア１４０は部分Ａ１０に隣接している。
電極配線レベルＭ４上に配置された電極配線レベルＭ５に、伝導路１３４を示す。この伝導路１３４は、順に部分Ａ２０、Ａ２２、Ａ２４、Ａ２６を含んでいる。電極配線レベルＭ４の部分Ａ２０〜Ａ２６は、電極配線レベルＭ３の部分Ａ１０〜Ａ１６と同じ位置にある。これら２つのレベルでは、同じｘ、ｙ位置が、基準点として用いられる。したがって、例えば、部分Ａ２０は、部分Ａ１０のすぐ上に位置しており、その全長に沿って該部分Ａ１０に隣接している。したがって、伝導路１３２、１３４は、いわゆる「二重」伝導路を構成している。該二重伝導路の配線の断面は、伝導路１３２または１３４の断面よりも広く、例えば２倍である。他の模範的な形態では、例えば高電流が流れる配線、特に供給電圧線用に、３重または３重以上上下に配置された伝導路を用いる。
伝導路の部分間の境界線として、例えば、伝導路がその方向を変える位置の内部エッジと外部エッジとの間の接続領域と規定することができる（参照：例えば補助線１３６）。ここで、長さの表示は、例えば該補助線１３６の平均的な長さに関係している。
さらに、電極配線レベルＭ１〜Ｍ５の全てが、例えばビア導電構造（図示せず）を含んでいる。該ビア導電構造は、縦の電流移動にのみ用いられ、例えばｘ方向およびｙ方向に同じ寸法を有している。別の方法では、電極配線レベルＭ１〜Ｍ５にビアは存在しない。
図１および図２は、この解決策を概略的に示したものである。本発明が実施される平面の選択を、それぞれ、技術、必要性、要件、集積される素子に応じて行うことができる。この応用は、例えば、パワーレールまたは電力網(デジタル回路ブロック)、パワーバスライン、ＥＳＤバス（静電気放電）（アナログ信号回路ブロックまたは混合信号回路ブロック）、３Ｄ配線（同軸上）、インダクタンス、ＲＦ伝導路（無線周波数）、などでは、「広域伝導路」の１つまたは複数のレベルにおいて好ましい効果を奏する。しかし、この解決策は、「ローカル伝導路」については、例えば、ＥＳＤ保護素子を接続（静電気放電）する場合に用いられ、そこで、特定の観点から有用である。
図３は、集積回路構造２１０の電極配線の中に配置されたコイル２２１またはインダクタンスを示している。初めに、回路構造２１０を形成するために、基板２２０（例えば、Ｓｉウェハー）にマイクロ電子デバイスを形成するためのプロセス工程を行う。次に、コンタクトレベルのコンタクト（図示せず）を形成する。続いて、例えば２つのシングルダマシン法を順に行うことにより、電極配線レベルＭ１ａおよび電極配線レベルＭ２ａを形成する。図３は、電極配線レベルＭ１ａの伝導路２２２を示している。該伝導路２２２は、ｙ方向を向いており、コイル２２１に対する供給線を構成している。
電極配線レベルＭ２ａは、特に、伝導路２２２の一方の端部に隣接したビア２２４を含んでいる。電極配線レベルＭ２ａの伝導路（図３に示さず）が、伝導路２２２のもう一方の端部とコイル２２１の巻き線との間に位置している。
次の電極配線レベルＭ３ａを、例えばシングルダマシン（ＳＤ）アーキテクチャにおいて、ＳｉＯ２または低誘電率材料からなるＩＭＤ層（層間絶縁膜）と、任意のエッチング停止層と、ＡＲＣ（反射防止膜）と、ハードマスク層とを図１に記載した方法によって堆積することにより、形成する。次に、伝導路２２６のトレンチを、従来のレジスト塗布工程、リソグラフィ工程、エッチング工程、ストリッピング工程、および、洗浄工程によって形成する。トレンチの深さは、例えば０.５〜２マイクロメートルである。トレンチの幅は、例えば同じ範囲にある。障壁および伝導路材料の知られている堆積、および、それに続くＣＭＰ工程および洗浄工程、およびさらに、誘電性のキャップ層の堆積は、弛緩した形状でＳＤアーキテクチャにおいて電極配線レベルＭ３ａの形成を終える。伝導路２２６の内部エッジは、電極配線レベルＭ２ａにおけるコイル２２１の（図３のコイルの巻きによって隠された）伝導路に隣接している。さらには、電極配線レベルＭ３ａでは、電極配線レベルＭ２ａのビア２２４と同じ位置に、ビア２２８を形成する。
電極配線レベルＭ４ａが、この位置において、離散的なビアにより平面またはレベルを置き換える。第４電極配線レベルＭ４ａの横寸法は、形成されるコイルの位置において、電極配線レベルＭ３ａの横寸法に適合している。他の位置では、該横寸法は、（設計基準寸法との関連で）任意に選択される。トレンチの深さは、ここでも、上記した範囲内である。ＳＤアーキテクチャにおける電極配線レベルＭ４ａの一連の製造工程は、基本的に、電極配線レベルＭ３ａに関する上記記載と同じである。電極配線レベルＭ４ａにおいて、伝導路２３０を形成する。該伝導路２３０は、伝導路２２６と同じ方向に延びており、該伝導路２３０の全ての方向において伝導路２２６に隣接している。さらに、電極配線レベルＭ４ａは、ビア２２８上に、ビア２３２を含んでいる。
モジュール構造を用いて、同様にＳＤアーキテクチャにおいて同じプロセス工程によって電極配線レベルＭ５aを形成する。寸法は、前の工程と同じである。伝導路２３４を形成する。この場合、該伝導路２３４は、コイル２２１の領域において伝導路２３０と同じ方向に延びており、さらに、コイル２２１の他の接続を構成している。電極配線レベルＭ５ａは、さらにビア２３６を含んでおり、このビア２３６は、上記ビア２３２上に配置されている。
このようにして、図３から分かるように、例えば巻き線の高さが１．５〜６マイクロメートルの範囲内である、集積コイル２２１を形成した。従来のデュアルダマシンアーキテクチャの場合、このコイル２２１の実現は困難で、コストがかかる。巻き線の断面図（つまり、幅×高さ）は、標準的なアーキテクチャにおける類似の素子の断面図よりも十分に大きい。具体的には、巻き線の高さは、標準的なアーキテクチャにおける類似のコイルの高さの３倍であるが、少なくとも１．５倍である。したがって、このコイルは、寸法が同じであったとしても、該巻き線の高さの物理的Ｑ値を、基準コイルのそれよりも十分に高くすることができる。代案として、本発明のアーキテクチャによって、従来のコイルに相当するＱを有するコイルを、横寸法を低減することによって実現できるだろう。これにより、面積が著しく低減される。これらの接続の供給線および導線は、例えば最も上のレベル（つまり、ここでは電極配線レベルＭ５a）、または、下部の（ここでは第１の）レベルにおいて、「アンダーパス」を用いて効果を奏する。
コイル２２１は、１と３/４巻いている。この巻きは、３種類の伝導路２２６、２３０、２３４の連続した部分Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇによって形成されている。部分Ａ、Ｃ、Ｅ、Ｇは、ｙ方向に延びており、該部分の長さは、上記の順に短くなっている。これに対して、部分Ｂ、Ｄ、Ｆは、ｘ方向に延びており、該部分の長さもこの順に短くなっている。伝導路２２６、２３０、２３４の幅は、例えば、１〜１０マイクロメートルである。伝導路２２６、２３０、２３４の長さは、それぞれ、例えば１０〜５００マイクロメートルである。
他の模範的な形態では、コイル２２１は、他の電極配線レベルに位置しているか、または、巻き線は、２つ、４つ、またはそれ以上の電極配線レベルにのみ位置している。
図４は、集積回路構造３１０の電極配線に配置された同軸線３２１を示している。初めに、基板３２０（例えば、シリコンウェハー）に超小型電子素子を形成するためのプロセス工程を行う。続いて、従来技術において知られている手順によって、コンタクト（図４に示さず）および金属の電極配線レベルＭ１ｂを形成する。同軸線３２１の位置では、同軸線３２１の基材を構成している、外形が長方形である伝導路３２２が、特に広く、例えば幅が１０〜２０マイクロメートル、特に１４μｍに形成される。
続いて、従来の方法によって、ＩＭＤ層（ＳｉＯ２または低誘電率材料）と、任意のエッチング停止層と、ＡＲＣと、ハードマスク層とを堆積することにより、シングルダマシン（ＳＤ）アーキテクチャにおいて、電極配線レベルＭ２ｂを形成する。さらに続いて、従来のレジスト塗布工程、リソグラフィ工程、エッチング工程、ストリッピング工程、および、洗浄工程によって、例えば上記寸法を有するトレンチを形成する。障壁および伝導路材料の知られている堆積と、続くＣＭＰ工程および洗浄工程と、さらに、誘電性のキャップの堆積とは、弛緩した形状で、ＳＤアーキテクチャにおける電極配線レベルＭ２ｂの形成を終了する。例えば約２μｍを有する第２金属レベルの幅は、同軸線の位置において、より下のレベルの幅よりも著しく短い。電極配線レベルＭ２ｂの２つの伝導路３２４、３２６は、例えば伝導路３２２の長手方向の側面と同一平面上で終端する。
モジュール構造を用いて、ＳＤアーキテクチャの場合と同じプロセス工程によって、電極配線レベルＭ３ｂを形成する。伝導路３２８、３３２の位置、長さ、および、幅は、伝導路３２４、３２６の各電極配線レベルＭ２ｂにおいて選択された値に一致している。さらに、電極配線レベルＭ３ｂのマスクの中に、処理中に、幅が例えば２μｍである他の伝導路３３０が設けられ、形成される。伝導路３３０は、上記の電極配線レベルＭ３ｂにおいて、伝導路３２８と伝導路３３２との真ん中に位置している。伝導路３３０は、ｘ方向に延びる同軸線３２１全体と同様に、例えば５０マイクロメートルまたは１００マイクロメートルよりも長く延びている。
もう一度モジュール構造を用いて、ＳＤアーキテクチャの場合と同じプロセス工程によって、電極配線レベルＭ４ｂを形成する。伝導路３２８、３３２の位置、長さ、および、幅は、伝導路３２４、３２６の各電極配線レベルＭ２ｂにおいて選択された値に一致している。伝導路３２４、３２８、３３４は、同軸線３２１の一方の側壁を構成している。それに対して、伝導路３２６、３３２、３３６は、同軸線３２１のもう一方の側壁を構成している。
同様にモジュール構造を用いて、ここでもＳＤアーキテクチャの場合と同じプロセス工程によって、電極配線レベルＭ５ｂを形成する。同軸線３２１の上板を構成している伝導路３３８の位置、長さ、および、幅は、伝導路３２２の電極配線レベルＭ１ｂにおいて選択された値に一致している。したがって、電極配線レベルＭ３ｂに配置された中央の同軸伝導路３３０の周りには、周辺方向から完全に閉ざされた遮蔽被覆部が形成されている。
上記のプロセス工程では、ここまで、対象となる素子の寸法についてのみ説明してきた。言うまでもなく、設計基準寸法との関連で、他の回路部分の、特に図１〜図６を参照して説明した回路構造の他の横寸法を有するウェハ構造の他の位置に製造してもよい。
回路の他の処理および完成を、従来の方法およびプロセスによって行う。他の模範的な形態では、同軸線の形成に、５つよりも多い電極配線レベルを用いる。例えば、次に、２つの電極配線レベルの伝導路によって、遮蔽された中心線を形成する。また、他の模範的な実施形態では、互いに絶縁した複数の内部導体を備えた同軸線を形成する。該内部導体は、１つの電極配線レベルまたは複数の電極配線レベルに設けられており、上記の被覆部の輪郭は、同軸線の長手方向の軸に対して垂直の断面図において、例えば正方形または長方形になっている。他の模範的な実施形態では、同軸線の延びを、例えば、ｘ方向およびｙ方向に変えている。個々の電極配線レベルＭ１ｂ〜Ｍ５ｂにおける導電構造の寸法を、選択することもできる。例えば、側壁または内部導体用の、伝導路の最小横幅を、０.１マイクロメートル〜２マイクロメートルにしてもよい。
図５は、集積回路構造４１０の電極配線に配置されたコイル４２１を示している。初めに、基板４２０（例えば、シリコンウェハーなど）のマイクロ電子デバイスを形成するためのプロセス工程を行う。続いて、図３を参照して説明した技術を用いて、電極配線レベルＭ１ｃおよび電極配線レベルＭ２ｃの、コンタクトレベル（図示せず）と導電構造とのコンタクトを形成する。これにより、電極配線レベルＭ１ｃに伝導路４２２が生じる。この伝導路４２２は、寸法、位置、材料に関して、伝導路２２２と同じである。電極配線レベルＭ２ｃには、特に、ビア２２４に相当するビア４２４が生じる。伝導路４２５は、図２を参照して説明した電極配線レベルＭ２ａの伝導路に対応している。
電極配線レベルＭ３ｃを、電極配線レベルＭ３ａの形成と同様に形成する。特に、伝導路２２６に対応したコイル４２１の伝導路４２６と、ビア２２８に対応したビア４２８とを形成する。伝導路４２６に適した伝導路材料は、ＷまたはＣｕであるが、Ａｌ、Ａｕ、Ａｇ、または、それ以外の材料であってもよい。電極配線レベルＭ３ｃは、この位置で、離散したビアにより平面を置き換える。
次に、電極配線レベルＭ４ｃを、ＲＩＥまたは他のいくつかのサブトラクティブパターニング技術によって形成する。例えば、伝導路２３０に相当する伝導路４３０と、ビア２３２に相当するビア４３２とを形成する。事前に行われたＣＭＰプロセスの直後に、障壁層、または、障壁積層（例えば、厚さが１５ｎｍのＴａＮ、１０ｎｍのＴｉ、または、２０ｎｍのＴｉＮ）を堆積する。続いて、例えば２.８μｍのＡｌＣｕと、厚さが例えば約４０ｎｍの任意のＴｉＮ層とを堆積する。これらの堆積は、真空によって遮断されることなく、順にＰＶＴ手段（物理的気相成長法）によって行われる。第４電極配線レベルＭ４ｃの横寸法は、形成されるコイル４２１の位置において、電極配線レベルＭ３ｃの横寸法と同じであるか、または、第３電極配線レベルＭ３ｃの横寸法よりもわずかに長くなっている。該第４電極配線レベルＭ４ｃの横寸法は、他の位置において、（設計基準寸法との関連で）任意に選択される。次に、金属積層を、例えば、終点検出を用いた塩素含有プラズマＲＩＥプロセス（Ｃｌ２／ＢＣｌ３化学）によってパターニングする。
次に、代替案を示す。ａ）知られているパッシベーション保護層（例えば、ＳｉＯ２／Ｓｉ３Ｎ４）を堆積し、パターニングする。または、ｂ）例えばＰＢＣＶＤ‐ＳｉＯ２（プラズマ助長化学気相成長）と、十分な全体の厚さ（ここでは、少なくとも２．８μｍ）を有するＨＤＰ‐ＳｉＯ２（高密度プラズマ）とからなる平坦化された層間絶縁膜を堆積する。該相関絶縁膜をＣＭＰによって平坦化し、さらに、生成された平らな支持材上に単一のＰＥＣＶＤ‐ＳｉＯ２ＩＭＤを堆積する。該相関絶縁膜の厚さを、続く金属面の所望の厚さに応じて選択する。該金属面は、ここでもシングルダマシンアーキテクチャによって形成されている。ＳＤアーキテクチャにおける任意の電極配線レベルＭ５ｃの一連の製造工程は、基本的に、電極配線レベルＭ３ｃについて説明した工程と同じである。ここで、伝導路２３４に対応する伝導路４３４と、ビア２３６に対応するビア４３６とを形成する。
処理が終了した場合、上記の選択肢ａ）にしたがってパッシベーションを形成し、次に、従来のデュアルダマシンアーキテクチャでは困難でコストをかけなければ実現できないような集積コイル４２１を、巻き線全体の高さが約４.０μｍになるように形成した。同時に、例えば６０×８０μｍ２のアルミニウムパッド４４２の覆いを、パッシベーション層の開口部４１０を介して、とることができる。これらのパッド４４２は、知られているボンディングまたはコンタクトの形成に用いられる。アルミニウムパッドは同様に、電極配線レベルＭ４ｃの中に配置されている。したがって、ダマシンアーキテクチャとＲＩＥアーキテクチャとを組み合わせることにより、特に、Ｑの高いコイルを費用効果的に形成することができる。
伝導路４２６、４３０、４３４の部分ａ〜ｇの構造については、図３を参照して上記した伝導路２２６、２３０、２３４の各部分Ａ〜Ｇを参照されたい。回路の他の処理および完成を、従来の方法およびプロセスによって行う。
図６は、キャパシタ５２１を含む集積回路構造５１０の電極配線で切断した断面図を示している。キャパシタ構造５２１は、例えば、６つの電極配線レベル５３０〜５８０に広がっている。該電極配線レベル５３０〜５８０は、この順番に互いに直接隣接している。キャパシタ構造５２１は、以下のものを含んでいる。
‐電極配線レベル５３０のキャパシタ構造５２１の中央の導電構造よりも大きな面積を有する導電構造５８２。この導電構造５８２は、同時に、キャパシタ構造５２１の縦の電極用の基材および接続板を構成している。
‐電極配線レベル５８０のキャパシタ構造５２１の中央の導電構造よりも大きな面積を有する導電構造５８４。該電極配線レベル５８０の面積は、例えば、導電構造５８２と同じであり、該電極配線レベル５８０は、キャパシタ構造５２１の上板、または、該キャパシタ構造５２１の縦の電極用の接続板を構成している。
‐ｚ方向に延びる３つの導電構造６００、６０２、６０４を含んだ第１の縦の部分電極。該導電構造６００、６０２、６０４は、電極配線レベル５４０、５５０、５６０にそれぞれ上記の順序で設けられており、同じｘ位置を有している。導電構造６００は、導電構造５８２に隣接している。全ての３つの導電構造６００、６０２、６０４の長さは、それぞれ、それらの幅の５倍より大きい。
‐ｚ方向に延びる３つの導電構造６１０、６１２、６１４を含んだ第２の縦の部分電極。該導電構造６１０、６１２、６１４は、電極配線レベル５５０、５６０、５７０においてそれぞれ上記の順序で設けられており、同じｘ位置を有している。導電構造６１４は、導電構造５８４に隣接している。全ての３つの導電構造６１０、６１２、６１４の長さは、それぞれ、それらの幅の５倍より大きい。
‐ｚ方向に延びる３つの導電構造６２０、６２２、６２４を含んだ第３の縦の部分電極。該導電構造６２０、６２２、６２４は、電極配線レベル５４０、５５０、５６０においてそれぞれ上記の順序で設けられており、同じｘ位置を有している。導電構造６２０は、導電構造５８２に隣接している。全ての３つの導電構造６２０、６２２、６２４の長さは、それぞれ、それらの幅の５倍より大きい。
‐ｚ方向に延びる３つの導電構造６３０、６３２、６３４を含んだ第４の縦の部分電極。該導電構造６３０、６３２、６３４は、電極配線レベル５５０、５６０、５７０においてそれぞれ上記の順序で設けられており、同じｘ位置を有している。導電構造６３４は、導電構造５８４に隣接している。全ての３つの導電構造６３０、６３２、６３４の長さは、それぞれ、それらの幅の５倍より大きい。
‐ｚ方向に延びる３つの導電構造６４０、６４２、６４４を含んだ第５の縦の部分電極。該導電構造６４０、６４２、６４４は、電極配線レベル５４０、５５０、５６０においてそれぞれ上記の順序で設けられており、同じｘ位置を有している。導電構造６４０は、導電構造５８２に隣接している。全ての３つの導電構造６４０、６４２、６４４の長さは、それぞれ、それらの幅の５倍より大きい。
‐ｚ方向に延びる３つの導電構造６５０、６５２、６５４を含んだ第６の縦の部分電極。該導電構造６５０、６５２、６５４は、電極配線レベル５５０、５６０、５７０においてそれぞれ上記の順序で設けられており、同じｘ位置を有している。導電構造６５４は、導電構造５８４に隣接している。全ての３つの導電構造６５０、６５２、６５４の長さは、それぞれ、それらの幅の５倍より大きい。
キャパシタの第１の主な電極の部分を構成する第１の縦の電極、第３の縦の電極、および、第５の縦の電極は、したがって、キャパシタ５２１の第２の主な電極の部分を構成する第２の縦の電極、第４の縦の電極、および、第６の縦の電極に連結されている。縦の電極間には、絶縁材（図示せず)（例えば、二酸化珪素、または、比誘電率が４よりも大きい高誘電率材料）が配置されている。
他の模範的な実施形態では、中央の導電構造は、ｘ方向に延びている。６つの電極配線レベルよりも多くても少なくても、キャパシタ構造に用いることができる。縦の電極の数を、例えば２〜１００の間で変えてもよい。
模範的な本実施形態では、図６に示した導電構造を、シングルダマシン技術によって銅または銅の合金から形成する。一方、他の模範的な実施形態では、異なる金属および異なる形成技術（例えば、ＲＩＥ方法によってパターニングされたアルミニウム合金）を用いる。
図３〜図６を参照して説明した受動素子を、伝導路レベルとビアレベルとを交互に備えた従来の電極配線、および、連続した複数の伝導路レベルを備えた新たな電極配線に集積できる。
集積回路構造を電極配線で切断した断面図である。 集積回路構造の電極配線を示す立体図である。 電極配線に配置されたコイルまたはインダクタンスを示す図である。 電極配線に配置された、集積された同軸線を示す図である。 電極配線に配置されたコイルを示す図である。 集積されたキャパシタを備えた電極配線を切断した断面図である
符号の説明
１０ 集積回路構造
１２ 座標系
１４ x軸
１６ y軸
１８ z軸
２０ 半導体基板
２２ コンタクトレベル
Ｋ２〜Ｋ１２ コンタクト
２４ 絶縁層
２６ 補助層
２８ 第１電極配線レベル
３０ 絶縁層
３２ 補助層
３４〜３８ 伝導路
Ｂ２〜Ｂ８ 下部領域
Ｄ２〜Ｄ８ 上部領域
４０ ビア
４２ 第２電極配線レベル
４４ 絶縁層
４６ 補助層
４８、５０ 伝導路
５２ 第３電極配線レベル
５４ 絶縁層
５６ 補助層
５８ 伝導路
６０ 第４電極配線レベル
６２ 誘電体
６４ 補助層
６６、６８ 伝導路
７０ 第５電極配線レベル
７２ 絶縁層
７４、７６ 伝導路
８０ 電極配線レベル
１１０ 回路構造
１１２ 座標系
１２０ 半導体基板
１２２ コンタクト層
Ｍ１〜Ｍ５ 電極配線レベル
１２４、１２６ 伝導路
Ａ２〜Ａ６ 部分
１２８〜１３４ 伝導路
１３６ 補助層
Ａ１０〜Ａ２６ 部分
１４０ ビア
２１０ 回路構造
２１２ 座標系
２２０ 基板
Ｍ１ａ〜Ｍ５ａ 電極配線レベル
２２１ コイル
２２２ 伝導路
２２４ ビア
２２６ 伝導路
２２８ ビア
２３０ 伝導路
２３２ ビア
２３４ 伝導路
２３６ ビア
Ａ〜Ｇ 部分
３１０ 回路構造
３１２ 座標系
３２０ 基板
Ｍ１ｂ〜Ｍ５ｂ 電極配線レベル
３２１ 同軸線
３２２〜３２８ 伝導路
４１０ 回路構造
４１２ 座標系
４２０ 基板
Ｍ１ｃ〜Ｍ５ｃ 電極配線レベル
４２１ コイル
４２２ 伝導路
４２４ ビア
４２５、４２６ 伝導路
４２８ ビア
４３０ 伝導路
４３２ ビア
４３４ 伝導路
４３６ ビア
ａ〜ｇ 部分
４４０ 切欠き
４４２ 接続パッド
５１０ 回路構造
５１２ 座標系
５２１ キャパシタ
５３０〜５８０ 電極配線レベル
５８２〜６５４ 導電構造

Claims (19)

  1. 基板を有して複数の集積半導体素子を内部に配置した集積回路構造であって、
    基板の近傍の配線伝導路と、中間配線伝導路と、前記基板から離れた配線伝導路とを有し、これらの配線伝導路は、この順番に前記基板からの距離が増大するように配置されており、
    前記配線伝導路は、誘電性をもって隣接する平坦な下部領域と平坦な上部領域とを含んでおり、前記基板から離れた前記配線伝導路の前記下部領域は、前記中間配線伝導路の前記上部領域が延びている平面を延びており、または、前記基板から離れた前記配線伝導路の前記下部領域は、前記中間配線伝導路の前記上部領域が延びている前記平面よりも前記基板に近づいている平面を延びており、
    前記中間配線伝導路の前記下部領域は、前記基板に近い前記配線伝導路の前記上部領域が延びている平面を延びており、または、前記中間配線伝導路の前記下部領域は、前記基板の近くの前記配線伝導路の前記上部領域が延びている平面よりも前記基板に近い平面を延びていることを特徴とする集積回路構造。
  2. 基板の近傍のコンポーネント伝導路と、中間コンポーネント伝導路と、前記基板から離れたコンポーネント伝導路とによって特徴付けられ、これらのコンポーネント伝導路は、この順番に前記基板からの距離が増大するように配置されており、コンポーネント部分において同一の経路を有しており、
    前記コンポーネント伝導路は、前記コンポーネント部分において平坦な下部領域及び平坦な上部領域を含んでおり、
    前記コンポーネント部分において、前記コンポーネント伝導路は、少なくとも幅よりも５倍を超えて大きい長さ、または、少なくとも幅よりも１０倍を超えて大きい長さを有しており、
    前記コンポーネント部分において、前記コンポーネント伝導路の前記上部領域は、前記基板から離れた前記コンポーネント伝導路の前記下部領域に隣接し、
    前記コンポーネント部分において、前記中間コンポーネント伝導路の前記下部領域は、前記基板の近傍の前記コンポーネント伝導路の前記上部領域に隣接し、
    前記基板から離れた前記コンポーネント伝導路、及び前記基板から離れた前記配線伝導路の前記上部領域は、１つの平面上を延びており、
    前記基板から離れた前記配線伝導路、及び前記基板から離れた前記コンポーネント伝導路の前記下部領域は、１つの平面上を延びており、
    前記中間配線伝導路、及び前記中間コンポーネント伝導路の前記上部領域は、１つの平面上を延びており、
    前記中間配線伝導路、及び前記中間コンポーネント伝導路の前記下部領域は、１つの平面上を延びており、
    前記基板の近傍の前記配線伝導路の前記上部領域は、１つの平面上を延びており、
    前記基板の近傍の前記配線伝導路、及び前記基板の近傍の前記コンポーネント伝導路の前記下部領域は、１つの平面上を延びている請求項１記載の集積回路構造。
  3. 前記コンポーネント部分（Ａ〜Ｇ）は、一巻きの、または、少なくとも二巻きのコイル（２２１）を形成する請求項２記載の集積回路構造（２１０）。
  4. 前記コンポーネント部分は、同軸線（３２１）の側壁を形成する請求項２記載の集積回路構造(３１０)。
  5. 前記コンポーネント部分は、キャパシタ電極、または、キャパシタ電極の一部分を形成し、前記キャパシタ電極、または、前記一部分は、１０マイクロメートルよりも大きいか、または、５０マイクロメートルよりも大きい長さを有している請求項２記載の集積回路構造（５１０）。
  6. 中間コンポーネント伝導路（２３０）の前記上部領域は、前記コンポーネント部分（Ａ〜Ｇ）の全体に沿った前記基板から離れた前記コンポーネント伝導路（２３４）の前記下部領域に隣接し、および／または、前記中間コンポーネント伝導路（２３０）の前記下部領域は、前記コンポーネント部分（Ａ〜Ｇ）の全体に沿った、または、少なくとも５０マイクロメートルの長さに沿った前記基板の近傍の前記コンポーネント伝導路（２２６）の前記上部領域に隣接する請求項１〜５のうちの１つに記載の集積回路構造（１０）。
  7. 各伝導路は、アルミニウム、または、少なくとも６０原子パーセントのアルミニウムを含み、もしくは、各伝導路は、銅、または、少なくとも６０原子パーセントの銅を含む請求項１〜６のうちの１つに記載の集積回路構造（１０）。
  8. 前記伝導路は、前記回路構造（１０）の内部伝導路であり、
    前記基板から離れた前記伝導路（７６）よりも前記基板から離れて配置された導電構造レベルが設けられている請求項１〜７のうちの１つに記載の集積回路構造（１０）。
  9. 前記基板の近傍の前記伝導路（５８）と、前記基板（２０）との間の少なくとも１つの導電構造レベル（２２）、または、少なくとも２つの導電構造レベル（２２）を有する請求項１〜８のうちの１つに記載の集積回路構造（１０）。
  10. 前記基板の近傍のコンポーネント伝導路と前記基板から離れたコンポーネント伝導路とによって特徴付けられ、これらのコンポーネント伝導路は、この順番に前記基板からの距離が増大するように配置されており、コンポーネント部分において同一の経路を有しており、
    各コンポーネント伝導路は、前記コンポーネント部分において平坦な下部領域と平坦な上部領域とを有しており、
    前記コンポーネント部分において、各コンポーネント伝導路は、幅の少なくとも５倍を超える長さ、または、幅の少なくとも１０倍を超える長さを有しており、
    前記コンポーネント部分において、前記基板の近傍の前記コンポーネント伝導路の前記上部領域は、前記基板から離れた前記コンポーネント伝導路の前記下部領域に隣接しており、
    前記基板から離れた前記配線伝導路、及び、前記基板から離れた前記コンポーネント伝導路の前記上部領域が、１つの平面を延びているか、または、
    前記基板から離れた前記配線伝導路、及び、前記基板から離れた前記コンポーネント伝導路の前記下部領域が、１つの平面を延びているか、または、
    前記中間配線伝導路、及び、前記基板から離れた前記コンポーネント伝導路の前記上部領域が、１つの平面を延びているか、または、
    前記配線伝導路、及び、前記基板の近傍の前記コンポーネント伝導路の前記下部領域が、１つの平面を延びているか、または、
    前記中間配線伝導路、及び、前記基板から離れた前記コンポーネント伝導路（４３０）の前記上部領域が、１つの平面を延びており、
    前記中間配線伝導路、及び、前記基板から離れた前記コンポーネント伝導路の前記下部領域が、１つの平面を延びており、
    前記基板の近傍の前記配線伝導路、及び、前記基板の近傍の前記コンポーネント伝導路の前記上部領域は、１つの平面を延びており、
    前記基板の近傍の前記配線伝導路、及び、前記基板の近傍の前記コンポーネント伝導路の前記下部領域が、１つの平面を延びている請求項１記載の集積回路構造。
  11. 前記コンポーネント部分は、一巻きの、または、少なくとも二巻きのコイル（２２１）を形成するか、または、前記コンポーネント部分は、同軸線(３２１)の側壁を形成するか、または、前記コンポーネント部分は、キャパシタ電極またはキャパシタ電極の一部を形成し、前記キャパシタ電極または前記一部は、１０マイクロメートルを超える長さ、または、５０マイクロメートルを超える長さを有している請求項１０記載の集積回路構造（２１０）。
  12. 各伝導路が、アルミニウム、または、少なくとも６０原子パーセントのアルミニウムを含むか、もしくは、各伝導路が、銅、または、少なくとも６０原子パーセントの銅を含むか、もしくは、前記基板から離れた前記伝導路が、アルミニウム、または、少なくとも６０原子パーセントのアルミニウムを含み、前記基板の近傍の前記伝導路が、銅、または、少なくとも６０原子パーセントの銅を含む請求項１０または請求項１１に記載の集積回路構造。
  13. 前記基板の近傍の前記コンポーネント伝導路の前記上部領域は、前記コンポーネント部分の全体に沿った、または、少なくとも５０マイクロメートルの長さに沿った前記基板から離れた前記コンポーネント伝導路の前記下部領域に隣接する請求項１０〜１２のうちの１つに記載の集積回路構造。
  14. 各配線伝導路（５８、６８、７６）は、他の導電構造レベルのどの導電構造にも隣接しない中央部分と、前記伝導路の各端から離れた伝導路の長さの少なくとも３分の１である中央部分とを有する請求項１〜１３のうちの１つに記載の集積回路構造。
  15. 前記基板から離れた前記伝導路の前記下部領域は、前記基板から離れた前記伝導路の高さの２０パーセント未満、または、１０パーセント未満の前記中央伝導路の前記上部領域が延びている平面から最大限の距離に位置しており、
    及び／または、前記中央伝導路の前記下部領域は、前記中央伝導路の高さの２０パーセント未満、または、１０パーセント未満の前記基板の近傍の前記伝導路の前記上部領域が延びている平面から最大限の距離に位置している請求項１〜１４のうちの１つに記載の集積回路構造。
  16. 前記基板から離れた前記伝導路の前記下部領域の全体は、前記距離に位置しており、
    及び／または、前記中央伝導路の前記下部領域の全体は、前記距離に位置している請求項１５記載の集積回路構造。
  17. 導電構造レベルの前記導電構造は、前記導電構造レベル内において、前記導電構造レベルの最大高さに対して２０パーセント未満、または、１０パーセント未満だけ変化した高さを有している請求項１〜１６のうちの１つに記載の集積回路構造。
  18. 各導電構造レベルの伝導路のための電気的絶縁層の堆積の後に、シングルフォトリソグラフィ法のみを、前記絶縁層をパターニングするために使用するシングルダマシン法によって、伝導路をそれぞれ形成する請求項１〜１７のうちの１つに記載の集積回路構造を製造する方法。
  19. 前記基板から離れた前記伝導路は、サブトラクティブ法、特に、反応性イオンエッチング法によってパターニングされ、
    中央伝導路、または、前記基板の近傍の前記伝導路は、添加法、特に、ダマシン法によってパターニングされる請求項１〜１７のうちの１つに記載の方法。
JP2006255789A 2005-09-21 2006-09-21 複数の導電構造レベルを備えた集積回路構造、および、その製造方法 Pending JP2007116135A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005045060A DE102005045060B4 (de) 2005-09-21 2005-09-21 Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
JP2007116135A true JP2007116135A (ja) 2007-05-10

Family

ID=37514239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006255789A Pending JP2007116135A (ja) 2005-09-21 2006-09-21 複数の導電構造レベルを備えた集積回路構造、および、その製造方法

Country Status (5)

Country Link
US (1) US8258628B2 (ja)
EP (1) EP1768180B1 (ja)
JP (1) JP2007116135A (ja)
KR (1) KR100873450B1 (ja)
DE (2) DE102005045060B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005045059B4 (de) * 2005-09-21 2011-05-19 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung
KR102169865B1 (ko) * 2013-09-27 2020-10-26 에스케이하이닉스 주식회사 반도체 장치
US9502350B1 (en) 2016-01-28 2016-11-22 International Business Machines Corporation Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer
US11942414B2 (en) * 2021-09-17 2024-03-26 Qualcomm Incorporated Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269211A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置
JP2001515654A (ja) * 1995-09-21 2001-09-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路用配線方式
JP2003309181A (ja) * 2002-04-16 2003-10-31 Mitsubishi Electric Corp 半導体装置の製造方法及び、キャパシタの製造方法
US20050104157A1 (en) * 2003-11-19 2005-05-19 International Business Machines Corporation Tri-metal and dual-metal stacked inductors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227659A (en) * 1990-06-08 1993-07-13 Trustees Of Boston University Integrated circuit inductor
JPH0451525A (ja) * 1990-06-20 1992-02-20 Canon Inc 半導体装置およびその製造方法
BR9709105A (pt) * 1996-05-20 1999-08-03 Darwin Discovery Ltd Sulfonamidas de quinolina como inibidoras de tnf e como inobidoras de pde-iv
GB9727421D0 (en) 1997-12-30 1998-02-25 Perkins Ltd Apparatus and method for connecting a fuel pressure tube to a fuel injector of an internal combustion engine
DE10217566A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001515654A (ja) * 1995-09-21 2001-09-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路用配線方式
JP2000269211A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置
JP2003309181A (ja) * 2002-04-16 2003-10-31 Mitsubishi Electric Corp 半導体装置の製造方法及び、キャパシタの製造方法
US20050104157A1 (en) * 2003-11-19 2005-05-19 International Business Machines Corporation Tri-metal and dual-metal stacked inductors

Also Published As

Publication number Publication date
DE502006007151D1 (de) 2010-07-22
US8258628B2 (en) 2012-09-04
EP1768180A2 (de) 2007-03-28
KR100873450B1 (ko) 2008-12-11
DE102005045060B4 (de) 2007-07-05
KR20070033300A (ko) 2007-03-26
DE102005045060A1 (de) 2007-03-22
EP1768180B1 (de) 2010-06-09
EP1768180A3 (de) 2008-07-02
US20080224318A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
US7667256B2 (en) Integrated circuit arrangement having a plurality of conductive structure levels and capacitor, and a method for producing the integrated circuit arrangement
KR100275099B1 (ko) 집적 회로의 금속층간의 저저항 콘택트 및그 형성 방법
JP3779243B2 (ja) 半導体装置及びその製造方法
JP2001515654A (ja) 集積回路用配線方式
TWI708353B (zh) 形成互連及形成半導體結構的方法
JP4182054B2 (ja) 接続層を有する集積回路装置および関連する製造方法
CN111128960A (zh) 集成电路
JP2014179545A (ja) 半導体装置の製造方法および半導体装置
US12107041B2 (en) Metal plate corner structure on metal insulator metal
KR100650907B1 (ko) 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
US10763160B1 (en) Semiconductor device with selective insulator for improved capacitance
JP2007116135A (ja) 複数の導電構造レベルを備えた集積回路構造、および、その製造方法
CN108183087A (zh) 用于形成应力降低装置的方法
US8809998B2 (en) Semiconductor device including in wafer inductors, related method and design structure
JP5090688B2 (ja) 半導体装置
US11114338B2 (en) Fully aligned via in ground rule region
US7060193B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US7656037B2 (en) Integrated circuit with improved component interconnections
CN108630651A (zh) 具有浮岛的片上电容器
US20230026305A1 (en) Semiconductor Device And Method Of Manufacturing The Same
US20240113013A1 (en) Semiconductor structures with stacked interconnects
US20230187343A1 (en) Top via interconnect structure with texture suppression layers
US20240071920A1 (en) Barrier-Less Jumper Structure for Line-to-Line Connections
JP2001057366A (ja) 半導体集積回路装置およびその製造方法
KR20070050201A (ko) 플래쉬 메모리 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419