KR100650907B1 - 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 - Google Patents

구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 Download PDF

Info

Publication number
KR100650907B1
KR100650907B1 KR1020050134461A KR20050134461A KR100650907B1 KR 100650907 B1 KR100650907 B1 KR 100650907B1 KR 1020050134461 A KR1020050134461 A KR 1020050134461A KR 20050134461 A KR20050134461 A KR 20050134461A KR 100650907 B1 KR100650907 B1 KR 100650907B1
Authority
KR
South Korea
Prior art keywords
layer
metal
trench
inductor
copper
Prior art date
Application number
KR1020050134461A
Other languages
English (en)
Inventor
강명일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134461A priority Critical patent/KR100650907B1/ko
Application granted granted Critical
Publication of KR100650907B1 publication Critical patent/KR100650907B1/ko
Priority to US11/617,197 priority patent/US20070155152A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 구리 인덕터는 (1A) 반도체 기판에 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2A) 상기 적층층에 트렌치를 형성한 다음 (3A) 상기 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제1 금속 배선층을 형성하는 단계와, 상기 제1 금속 배선층 위에 (1B) 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2B) 이 적층층에 이중 다마신 구조의 트렌치를 형성한 다음 (3B) 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제2 금속 배선층을 형성하는 단계 및 이 제2 금속 배선층 형성 단계와 동일한 단계를 반복하여 복수의 금속 배선층을 형성하는 단계를 포함한다. 금속 배선층은 상하부가 상부 금속층의 이중 다마신 트렌치 구조에 포함되어 있는 비아 접속부에 의해 전기적으로 연결되며, 반도체 기판의 수직 방향을 따라 사각 나선형 구조로 되어 있다.
인덕터, 구리, 나선형

Description

구리 금속으로 된 집적회로 인덕터 및 그 제조 방법{Copper Metal Inductor and Method for Fabricating the Same}
도 1a는 본 발명에 따른 구리 인덕터의 평면도이고, 도 1b는 도 1a를 선 1B-1B를 따라 절단한 단면도이며, 도 1c는 도 1a를 선 1C-1C를 따라 절단한 단면도.
도 2a 내지 도 2d는 본 발명에 따른 구리 인덕터를 제조하는 데에 사용되는 다마신 공정을 설명하기 위한 단면도.
본 발명은 반도체 제조 기술에 관한 것으로서, 좀 더 구체적으로는 반도체 칩 내에 집적될 수 있는 구리 인덕터(inductor) 및 그 제조 방법에 관한 것이다.
인덕터는 고주파 송수신을 위한 회로 부품으로, 무선통신 시장의 확대에 따라 부상하고 있는 RF 소자 및 아날로그 소자에 필수적으로 사용되는 부품이다. 인덕터는 주로 나선형 구조로 이루어진다. 이러한 나선형 구조의 인덕터는 금속배선 사이의 기생 커패시턴스(parasitic capacitance)로 인하여 인덕터의 자기공진 주파수(self resonance frequency)가 줄어드는 단점이 있다. 흔히 주파수가 증가하면 서 인덕터의 경우 인덕턴스와 커패시턴스가 바뀌는 지점을 자기 공진 주파수라 하는데, 인덕터는 이 자기 공진 주파수보다 낮은 주파수에서 주로 사용한다. 나선형 구조의 인덕터의 경우, 소자 값이 커질수록 소자 구조도 커지고 기생 성분도 늘어나 자기공진 주파수가 작아지기 때문에 실제 사용 주파수 대역이 줄어드는 현상이 발생한다.
한편, 반도체 집적회로 소자에서는 인덕터를 외부의 별도 기판에 형성하고 이것을 소자 내부 회로와 연결하여 사용한다. 그 이유는 나선형 구조의 인덕터는 반도체 기판에 수직으로 발생하는 자기장에 의하여 국부적으로 반도체 기판의 다른 소자에 영향을 미치기 때문이다. 즉, 인덕터는 그 주변에 있는 반도체 소자에 전류를 유도하고 이 유도 전류는 다시 전기장을 형성하여 인덕터의 성능이 떨어진다. 이러한 이유로 종래에는 인덕터를 단일 칩 내에 집적하는 것이 어려웠고, 단일 칩 내에 구성하는 경우에도 주로 알루미늄 금속으로 인덕터를 형성하기 때문에 인덕터를 구성하는 도전체의 전기전도도가 떨어지는 등의 문제가 있다.
본 발명의 목적은 반도체 집적회로 소자가 형성되는 하나의 칩 내에 집적될 수 있는 인덕터 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 집적회로 인덕터를 구현하면서도 도전체의 전기저항을 개선하고 다른 회로 소자에 미치는 영향을 최소로 할 수 있는 인덕터 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 칩 내에서 차지하는 면적을 최소로 할 수 있는 인덕터 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 구리 인덕터 제조 방법은 (1A) 반도체 기판에 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2A) 상기 적층층에 트렌치를 형성한 다음 (3A) 상기 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제1 금속 배선층을 형성하는 단계와, 상기 제1 금속 배선층 위에 (1B) 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2B) 이 적층층에 이중 다마신 구조의 트렌치를 형성한 다음 (3B) 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제2 금속 배선층을 형성하는 단계와, 상기 제2 금속 배선층 위에 (1C) 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2C) 이 적층층에 이중 다마신 구조의 트렌치를 형성한 다음 (3C) 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제3 금속 배선층을 형성하는 단계를 포함하며, 상기 제1 금속층과 제2 금속층은 제2 금속층의 상기 이중 다마신 트렌치 구조에 포함되어 있는 비아 접속부에 의해 전기적으로 연결되며, 제2 금속층과 제3 금속층은 제3 금속층의 상기 이중 다마신 트렌치 구조에 포함되어 있는 바이 접속부에 의해 전기적으로 서로 연결되어 있다.
상기 층간 절연막은 제1 캐핑층, FSG (fluorinated silicate glass) 층, 제 2 캐핑층이 순서대로 적층되어 있으며, 상기 제1 내지 제3 금속 배선층은 상기 반도체 기판의 수직 방향으로 직사각 나선형으로 배열되어 있으며 제1 금속 배선층의 끝부분과 제3 금속 배선층의 끝부분이 인덕터의 양단자를 구성한다.
구현예
이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.
도 1a는 본 발명에 따른 구리 인덕터의 평면도이고, 도 1b는 도 1a를 선 1B-1B를 따라 절단한 단면도이며, 도 1c는 도 1a를 선 1C-1C를 따라 절단한 단면도이다.
도 1a 내지 도 1c를 참조하면 본 발명의 구리 인덕터(100)는 반도체 기판(도시하지 않음) 위에 수직 방향으로 적층되어 있는 5개의 층(L1, L2, L3, L4, L5)으로 되어 있고, 각각의 층에는 구리 금속층(M1, M2, M3, M4, M5)이 형성되어 있다. 도 1에는 5개의 층으로 된 구리 인덕터를 나타내었지만, 층의 개수는 이에 한정되지 않고 집적하고자 하는 인덕터의 용량에 따라 층의 수를 달리 할 수 있다. 각각의 구리 금속층은 인덕터의 도전체를 구성한다.
도 1c에서 보는 것처럼, 본 발명의 구리 인덕터(100)는 반도체 기판의 수직 방향으로 직사각 나선형으로 구리 금속층들이 연결된 구조로 되어 있다. 도 1c에서 'A'와 'B'는 인덕터(100)의 양 단자이다. 이처럼 본 발명의 구리 인덕터(100)는 반도체 기판의 수직 방향으로 직사각 나선형으로 배열되어 있기 때문에, 반도체 칩의 수평 공간을 많이 차지하지 않는다. 즉, 본 발명의 구리 인덕터는 면적이 작은 공간에 형성할 수 있다. 예컨대, 트랜지스터와 같은 회로 소자가 형성되지 않은 좁고 긴 모서리 영역에 인덕터를 형성할 수 있다.
본 발명의 구리 인덕터(100)의 제조 공정은 다음과 같다.
반도체 기판에 장벽 절연층(110a), 제1 캐핑층(120a), FSG (fluorinated silicate glass) 층(130a), 제2 캐핑층(140a)을 차례로 적층하고 이 적층층에 트렌치(150a)를 형성한다. 트렌치(150a) 내벽에 장벽 금속층(152a)을 도포하고, 그 위에 트렌치(150a)를 완전히 채우도록 구리 금속층(160a)을 형성한다. 구리 금속층(160a)은 인덕터(100)의 제1 금속 배선(M1)에 해당한다. 이렇게 하여 제1 층(L1)을 형성한다. 도 1a에는 나타내지 않았지만, 장벽 절연층(110a) 아래에는 예컨대, MOS (Metal Oxide Semiconductor) 트랜지스터와 같은 회로 소자가 형성되어 있고, 이 회로 소자들은 절연층이 덮고 있다.
그 다음 제1 층(L1)을 형성한 것과 동일한 과정으로 제1 층(L1) 위에 제2 층(L2)을 형성한다. 즉, 제1 층(L1) 위에 장벽 절연층(110b), 제1 캐핑층(120b), FSG 층(130b), 제2 캐핑층(140b)을 차례로 적층하고 이 적층층에 트렌치(150b)를 형성한 다음, 트렌치(150b) 내벽에 장벽 금속층(152b)을 도포하고, 그 위에 트렌치(150b)를 완전히 채우도록 구리 금속층(160b)을 형성하여 인덕터의 제2 금속 배선(M2)을 구성하는 제2 층(L2)을 형성한다.
그 다음 제3 층(L3), 제4 층(L4), 제5 층(L5)을 위와 같은 방법으로 적층한다. 제1~5층의 금속 배선(M1~M5)은 이중 다마신 구조를 통해 아래 위 금속 배선이 연결되어 있다. 도 1a의 단면도에는 제1 금속 배선과 제2 금속 배선의 접속부나 나타나 있지 않아서 M1, M2에 대해서는 이중 다마신이 표현되어 있지 않다. 본 발명에서는 이중 다마신 구조로 된 금속 배선(M1~M5)의 비아에 의해 아래 위의 금속 배선들이 전기적으로 서로 연결된다.
이중 다마신에 의한 금속 배선의 형성은 도 2a 내지 도 2d를 참조로 설명한다.
도 2a를 참조하면, 하부 금속 배선(12)이 형성된 제1 층간 절연막(10) 위에 장벽 절연막(14)을 형성한다. 여기서 하부 금속 배선(12)은 제1~제4 금속 배선 중 하나이고, 제1 층간 절연막(10)은 도 1a에서 제1 캐핑층(120), FSG 층(130), 제2 캐핑층(140)을 통칭한 것이다. FSG 층(130)은 유전율이 낮은 반면 불소 가스를 방출하기 때문에 산화막을 부식시키는 작용을 한다. 따라서, FSG 층(130) 아래 위에 캐핑층(120, 140)을 도포하여 FSG 층(130)에 의한 산화막 부식 현상을 방지할 필요가 있다. 캐핑층(120, 140)은 예컨대, SiH4이다. 제1 층간 절연막(10)은 인덕터(100)를 구성하는 금속 배선층의 두께를 충분히 확보할 수 있는 정도의 두께로 도포한다. 한편, 장벽 절연막(14)은 다마신 패턴을 형성하는 과정에서 식각 저지막의 역할을 하며, 예컨대 실리콘 질화막(SiN)이나 실리콘 카바이드(SiC) 등올 만든다.
장벽 절연막(14)을 형성한 다음에는 그 위에 다시 제2 층간 절연막(16)을 형성한다. 제2 층간 절연막(16)은 제1 층간 절연막(10)과 동일한 물질을 동일한 과정으로 형성한다.
제2 층간 절연막(16)을 형성한 다음에는, 장벽 절연막(14)을 식각 저지막으로 사용하여, 제2 층간 절연막(16)에 비아(16a) 및 트렌치(16b)로 이루어진 다마신 패턴을 만든다. 그리고, 비아(16b)에 의해 노출된 장벽 절연막(14)의 일부를 제거한 후, 제2 층간 절연막(16)의 전면에 장벽 금속층(18)을 형성한다. 장벽 금속층(18)은 비아(16a) 및 트렌치(16b)의 내벽을 따라 균일하게 도포된다. 장벽 금속층(18)은 구리의 확산을 방지하는 것으로 구리와의 접착력이 우수하고 확산 방지를 효과적으로 할 수 있는 Ta 계열의 화합물(예컨대, TaN)로 만들거나 Ti/TiN, TaSiN, WNx 등으로 만들 수 있다.
다음으로 도 2b에 나타낸 것처럼, 장벽 금속층(18) 위에 구리 시드층(19, seed layer)을 도포한다.
그 다음 도 2c에 나타낸 것처럼, 전기화학 도금법(ECP: Electro-Chemical Plating)으로 구리 시드층(19) 위에 비아(16a)와 트렌치(16b)를 충분히 채우는 구리층(20)을 형성한다.
도 2d를 참조하면, 구리층(20)을 화학 기계적 연마 공정(CMP: Chemical Mechanical Polishing)으로 절연막(16)이 노출될 때까지 구리층(20)을 연마하여 구리 금속 배선(22)을 완성한다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면 저항이 작은 구리 금속을 이용하여 인덕터를 형성하기 때문에, 온도 변화에 따른 인덕터의 기능 저하를 줄일 수 있다. 그리고, 별도의 인덕터 소자를 위한 칩 내부에 많은 면적이 요구되지 않고 좁고 긴 모서리를 이용하여 인덕터를 제조할 수 있다.
또한 본 발명에 따르면, 별도의 기판에 인덕터를 형성하기 않고 하나의 칩 내에 집적회로 소자와 인덕터를 같이 형성하기 때문에 인덕터가 포함된 단일 칩을 구현할 수 있다.

Claims (5)

  1. 구리 인덕터를 제조하는 방법으로서,
    (1A) 반도체 기판에 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2A) 상기 적층층에 트렌치를 형성한 다음 (3A) 상기 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제1 금속 배선층을 형성하는 단계와,
    상기 제1 금속 배선층 위에 (1B) 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2B) 이 적층층에 이중 다마신 구조의 트렌치를 형성한 다음 (3B) 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제2 금속 배선층을 형성하는 단계와,
    상기 제2 금속 배선층 위에 (1C) 장벽 절연층, 층간 절연막을 차례로 적층하여 상기 장벽 절연층과 층간 절연막으로 된 적층층을 형성하고, (2C) 이 적층층에 이중 다마신 구조의 트렌치를 형성한 다음 (3C) 트렌치 내벽에 장벽 금속층을 도포하고, 그 위에 트렌치를 완전히 채우도록 구리 금속층을 형성하여 제3 금속 배선층을 형성하는 단계를 포함하며,
    상기 제1 금속층과 제2 금속층은 제2 금속층의 상기 이중 다마신 트렌치 구조에 포함되어 있는 비아 접속부에 의해 전기적으로 연결되며, 제2 금속층과 제3 금속층은 제3 금속층의 상기 이중 다마신 트렌치 구조에 포함되어 있는 바이 접속 부에 의해 전기적으로 서로 연결되어 있는 것을 특징으로 하는 구리 인덕터 제조 방법.
  2. 제1항에서,
    상기 층간 절연막은 제1 캐핑층, FSG (fluorinated silicate glass) 층, 제2 캐핑층이 순서대로 적층되어 있는 것을 특징으로 하는 구리 인덕터 제조 방법.
  3. 제1항에서,
    상기 제1 내지 제3 금속 배선층은 상기 반도체 기판의 수직 방향으로 직사각 나선형으로 배열되어 있으며 제1 금속 배선층의 끝부분과 제3 금속 배선층의 끝부분이 인덕터의 양단자를 구성하는 것을 특징으로 하는 구리 인덕터 제조 방법.
  4. 제1항에서,
    상기 장벽 절연층은 SiN과 SiC를 포함하는 것을 특징으로 하는 구리 인덕터 제조 방법.
  5. 제1항의 방법으로 제조되는 구리 인덕터로서,
    상기 제1 내지 제3 금속 배선층은 상기 반도체 기판의 수직 방향으로 직사각 나선형으로 배열되어 있으며 제1 금속 배선층의 끝부분과 제3 금속 배선층의 끝부분이 인덕터의 양단자를 구성하는 것을 특징으로 하는 구리 인덕터.
KR1020050134461A 2005-12-29 2005-12-29 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 KR100650907B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050134461A KR100650907B1 (ko) 2005-12-29 2005-12-29 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
US11/617,197 US20070155152A1 (en) 2005-12-29 2006-12-28 Method of manufacturing a copper inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134461A KR100650907B1 (ko) 2005-12-29 2005-12-29 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100650907B1 true KR100650907B1 (ko) 2006-11-28

Family

ID=37713999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134461A KR100650907B1 (ko) 2005-12-29 2005-12-29 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20070155152A1 (ko)
KR (1) KR100650907B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940529B1 (ko) * 2007-05-31 2010-02-10 한국전자통신연구원 수직한 방향으로 형성되는 인덕터 및 상기 인덕터를포함하는 전자 소자
US7733207B2 (en) 2007-05-31 2010-06-08 Electronics And Telecommunications Research Institute Vertically formed inductor and electronic device having the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824635B1 (ko) * 2006-09-13 2008-04-24 동부일렉트로닉스 주식회사 시스템 인 패키지를 이용한 인덕터 제조 방법
JP2010153543A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
US10553354B2 (en) 2017-03-10 2020-02-04 International Business Machines Corporation Method of manufacturing inductor with ferromagnetic cores
CN110943072A (zh) * 2018-09-21 2020-03-31 世界先进积体电路股份有限公司 电感结构
US10903117B2 (en) * 2019-03-04 2021-01-26 International Business Machines Corporation Fabricating vias with lower resistance
US20220328237A1 (en) * 2021-04-09 2022-10-13 Qualcomm Incorporated Three dimensional (3d) vertical spiral inductor and transformer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154705A (ja) 1997-08-04 1999-02-26 Nec Corp 半導体集積回路装置及びその製造方法
JP2000124403A (ja) 1998-10-12 2000-04-28 Nec Corp 半導体装置
KR20050113923A (ko) * 2004-05-31 2005-12-05 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성방법
KR20060078922A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자용 인덕터

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245662B1 (en) * 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
US6800533B1 (en) * 2000-03-06 2004-10-05 Chartered Semiconductor Manufacturing Ltd. Integrated vertical spiral inductor on semiconductor material
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
KR100611474B1 (ko) * 2003-12-30 2006-08-09 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154705A (ja) 1997-08-04 1999-02-26 Nec Corp 半導体集積回路装置及びその製造方法
JP2000124403A (ja) 1998-10-12 2000-04-28 Nec Corp 半導体装置
KR20050113923A (ko) * 2004-05-31 2005-12-05 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성방법
KR20060078922A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자용 인덕터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940529B1 (ko) * 2007-05-31 2010-02-10 한국전자통신연구원 수직한 방향으로 형성되는 인덕터 및 상기 인덕터를포함하는 전자 소자
US7733207B2 (en) 2007-05-31 2010-06-08 Electronics And Telecommunications Research Institute Vertically formed inductor and electronic device having the same

Also Published As

Publication number Publication date
US20070155152A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100650907B1 (ko) 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
US6744090B2 (en) Damascene capacitor formed in metal interconnection layer
JP5089575B2 (ja) 相互接続構造体及びその製造方法
CN1319170C (zh) 具有高品质因子的电感及其制造方法
US10032711B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
US20050124131A1 (en) Method of forming an inductor with continuous metal deposition
US11621283B2 (en) Semiconductor device, image pickup device, and method for manufacturing semiconductor device
US7781892B2 (en) Interconnect structure and method of fabricating same
CN103811414B (zh) 铜蚀刻集成方法
US7323736B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
JPH10284600A (ja) 半導体装置及びその製造方法
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
KR19990061043A (ko) 반도체 소자의 금속배선 형성방법
US6281134B1 (en) Method for combining logic circuit and capacitor
KR100954920B1 (ko) 인덕터 구조물
US20010048162A1 (en) Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof
KR20060114181A (ko) 반도체 소자의 구리배선 형성방법
US20090072402A1 (en) Semiconductor device and method of fabricating the same
US6709975B2 (en) Method of forming inter-metal dielectric
KR0168164B1 (ko) 반도체 소자의 제조방법
JP2004273593A (ja) 半導体装置及びその製造方法
KR20040077307A (ko) 다마신 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee