KR100611474B1 - 반도체 소자의 인덕터 제조 방법 - Google Patents
반도체 소자의 인덕터 제조 방법 Download PDFInfo
- Publication number
- KR100611474B1 KR100611474B1 KR1020030100167A KR20030100167A KR100611474B1 KR 100611474 B1 KR100611474 B1 KR 100611474B1 KR 1020030100167 A KR1020030100167 A KR 1020030100167A KR 20030100167 A KR20030100167 A KR 20030100167A KR 100611474 B1 KR100611474 B1 KR 100611474B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- exposure
- inductor
- photoresist layer
- photoresist
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000002265 prevention Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 18
- 239000000243 solution Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000002904 solvent Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 239000003929 acidic solution Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005339 levitation Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 5
- 239000010949 copper Substances 0.000 abstract description 5
- 238000005137 deposition process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자인 인덕터 제조 방법에 관한 것으로, 하부 전극을 갖는 기판 상에 하부 포토레지스트층, 중간 노광방지층, 상부 포토레지스트층을 순차적으로 형성하고, 제 1 마스크를 사용한 노광 및 현상 공정으로 상부 포토레지스트층을 패터닝 하고, 노출된 중간 노광방지층을 하부 포토레지스트층이 충분히 노출될 때까지 식각하여 불완전 비아홀을 형성하고, 제 2 마스크를 사용한 노광 및 현상 공정으로 상부 포토레지스트층 및 불완전 비아홀을 통해 노출된 하부 포토레지스트층을 패터닝하여 트렌치 및 비아홀로 이루어진 다마신 패턴을 형성하고, 다마신 패턴 내에 도전성 물질층을 채워 구리 인덕터를 형성하므로, 라인 부분인 트렌치의 두께와 콘택 부분인 비아홀의 두께를 균일하게 조절할 수 있을 뿐만 아니라 높이 조절이 용이하여 고품질의 인덕터를 제조할 수 있다.
고주파 소자, MEMS, 인덕터, TLR
Description
도 1a 내지 도 1f는 종래의 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20: 기판 21-1: 금속 시드층
11, 21: 하부전극 12: 포토레지스트층
22-1: 하부 포토레지스트층 22-2: 중간 노광방지층
22-3: 상부 포토레지스트층 12H, 22H: 제 1 노광영역
12T, 22T: 제 2 노광영역 13, 23: 제 1 마스크
14, 24: 제 2 마스크 15, 25: 트렌치
16, 26: 비아홀 17, 27: 인덕터
220: 인덕터 형성틀층
본 발명은 반도체 소자의 인덕터 제조 방법에 관한 것으로, 특히 RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자(passive device)인 인덕터(inductor)의 라인 부분 및 콘택 부분의 두께를 균일하게 고품질 인덕터(high Q inductor)를 제조 가능하게 하는 반도체 소자의 인덕터 제조 방법에 관한 것이다.
RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자인 인덕터는 소자의 고집적화에 따라 다마신(damascene) 공정을 적용하여 형성하고 있으며, 고품질의 인덕터가 요구되고 있다.
도 1a 내지 도 1f는 종래 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 구성하는 소정의 하부 구조가 형성된 기판(10) 상부에 구리 등 전도성 물질로 하부전극(11)을 형성하고, 하부전극(11)을 포함한 기판(10) 상부에 포토레지스트층(12)을 도포한다.
도 1b를 참조하면, 포토레지스트층(12)의 일부분을 제 1 마스크(13)를 이용하여 하부전극(11) 까지 1차 노광하여 인덕터의 콘택이 형성될 부분에 제 1 노광영역(12H)을 형성한다.
도 1c를 참조하면, 포토레지스트층(12)의 일부분을 제 2 마스크(14)를 이용하여 일정 두께 2차 노광하여 인덕터의 라인이 형성될 부분에 제 2 노광영역(12T) 을 형성한다.
도 1d를 참조하면, 제 1 및 제 2 노광영역(12H 및 12T)을 현상(development)하여 인덕터의 라인이 형성될 트렌치(15)와 인덕터의 콘택이 형성될 비아홀(16)이 형성된다.
도 1e를 참조하면, 트렌치(15) 및 비아홀(16)을 구리로 매립하여 인덕터(17)를 형성한다.
도 1f를 참조하면, 포토레지스트층(12)을 제거하여 기판(10)으로부터 일정 거리 떨어진 인덕터(17)가 완성된다.
RF 인덕터와 같이 최근 통신용 소자 등은 미세가공기술(MEMS)을 이용하여 반도체 소자 상에 집적하여 제작하고 있는 추세이며, 선폭이 수십 ㎛ 두께 이내까지 제조 가능하다. 그 원리는 페러데이의 법칙(Faraday's Law), 렌츠의 법칙(Lenz's Law) 등에 근거하여 도전체가 복수로 감긴 원형 코일 형태를 유지하고 있는 것을 특징으로 하고 있다. 이와 같은 소자의 효율을 높이는 방법 중 하나로 도전체와 기판 또는 도전체와 도전체 사이의 유전율을 낮추는 것이며, 최근 기판 상단에 공기 중에 회로를 노출시켜 제작하는 방법이 주목받고 있다. 상기한 종래 방법에서는 포토레지스트를 이용한 2차례의 노광공정으로 회로를 공기 중에 노출시키는 것을 설명하였는데, 노광공정 중에는 도 1c에 도시된 바와 같이 인덕터 라인 부분인 트렌치(15)를 형성하기 위한 얕은 노광(shallow exposure) 공정을 포함한다. 얕은 노광 공정은 빛을 조사하는 에너지로 포토레지스트층이 현상되는 깊이를 조절하여 최종적으로 형성되는 인덕터의 라인의 두께가 결정되는데, 이러한 방법으로는 정확하고 균일한 라인 두께를 조절하는데 어려움이 있다. 그 이유는 공정 진행 당시 포토레지스트의 조성, 사용 포토레지스트 현상액(PR developer)의 성분이나 조성, 사용 공정 조건, 조사되는 빛의 이미지 콘트라스트 및 에너지 등 여러 가지 외부 환경에 의해 현상되는 포토레지스트의 양이 불균일하기 때문이다. 따라서 도 1d에 도시된 트렌치(15)의 형상(profile)과 같이 얕은 노광 공정의 특성상 패턴이 에지(edge) 부분에서 곡화되어 공정상 재현성이 부족하고, 이로 인하여 도 1f에 도시된 바와 같이 최종 인덕터(17)의 신뢰도 저하 및 고품질 인덕터 제조를 어렵게 하는 문제가 있다.
따라서, 본 발명은 인덕터의 라인 부분 및 콘택 부분의 두께를 균일하게 하여 공정상 재현성을 향상시키면서 고품질 인덕터(high Q inductor)를 제조 가능하게 하는 반도체 소자의 인덕터 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 측면에 따른 반도체 소자의 인덕터 제조 방법은 하부전극이 형성된 기판 상에 하부 포토레지스트층, 중간 노광방지층 및 상부 포토레지스트층이 순차적으로 적층된 인덕터 형성틀층을 형성하는 단계; 제 1 마스크를 사용한 노광 및 현상 공정으로 상부 포토레지스트층을 패터닝하는 단계; 패터닝된 상부 포토레지스트층을 이용한 식각 공정으로 중간 노광방지층의 노출된 부분을 식각하여 불완전 비아홀을 형성하는 단계; 제 2 마스크를 사용한 노광 및 현상 공정으로 상부 포토레지스트층 및 불완전 비아홀을 통해 노출된 하부 포토레지스트층을 패터닝하여 트렌치 및 비아홀을 형성하는 단계; 및 트렌치 및 비아홀에 인덕터 형성 물질을 채우고, 인덕터 형성틀층을 제거하는 단계를 포함한다.
상기에서, 하부 포토레지스트층은 1 내지 90㎛의 두께로 형성하고, 중간 노광방지층은 0.5 내지 10㎛의 두께로 형성하고, 상부 포토레지스트층은 1 내지 20㎛의 두께로 형성한다.
중간 노광방지층은 산화물, 질화물 또는 적어도 인덕터 형성 물질과 식각 선택비가 큰 물질로 형성한다.
중간 노광방지층은 적어도 노광 방지 역할 및 저온 증착 특성을 갖춘 물질로 형성한다.
중간 노광방지층은 약 250℃ 이하의 저온에서 플라즈마 화학기상증착 방법을 이용하여 다공성 산화물로 형성한다.
중간 노광방지층이 산화물로 형성된 경우, 인덕터 형성틀층 제거 공정은 HF 용액이나 BOE 용액을 함유한 묽은 습식 식각 용액, 포토레지스트 제거 용매 또는 이들의 혼합물을 이용하여 실시한다.
중간 노광방지층이 질화물로 형성된 경우, 상기 인덕터 형성틀층 제거 공정은, 상부 포토레지스트층을 포토레지스트 제거 용매 또는 산소 플라즈마를 이용하여 제거하는 단계; 중간 노광방지층을 H3PO4 용액을 이용하여 제거하는 단계; 및 하 부 포토레지스트층을 포토레지스트 제거 용매 또는 산소 플라즈마를 이용하여 제거하는 단계를 포함한다.
하부전극을 형성하기 전에 기판 상에 금속 시드층을 형성하는 단계와, 인덕터 형성틀층을 제거한 후에 하부 전극 이외의 부분에서 노출되는 금속 시드층을 제거하는 단계를 더 포함하며, 금속 시드층은 H2O2와 같은 산성 용액을 이용하여 제거한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의하여 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따라 RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 소자와 같은 고주파 소자의 수동 소자인 인덕터의 제조 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 소자를 구성하는 소정의 하부 구조가 형성된 기판(20) 상부에 금속 시드층(21-1)을 형성한다. 금속 시드층(21-1)은 후속 금속 인덕터 등을 패턴내에 선택적으로 도금할 수 있도록 TiW 등과 같은 금속 물질로 형성한다. 금속 시드층(21-1)의 일부분에 구리 등 전도성 물질로 하부전극(21)을 형성한다. 하부전극(21)을 포함한 기판(20) 상부에 하부 포토레지스트층(22-1), 중간 노광방지층(22-2) 및 상부 포토레지스트층(22-3)이 순차적으로 적층된 인덕터 형성틀층(220)을 형성한다.
상기에서, 하부 포토레지스트층(22-1)은 1 내지 90㎛의 두께로, 중간 노광방지층(22-2)은 0.5 내지 10㎛의 두께로, 상부 포토레지스트층(22-3)은 1 내지 20㎛의 두께로 형성한다.
중간 노광방지층(22-2)은 산화물, 질화물, 도전물 등 상부 포토레지스트층(22-3)을 노광할 때 하부 포토레지스트층(22-1)이 노광되는 것을 방지하는 특성을 갖는 모든 물질로 형성할 수 있다. 중간 노광방지층(22-2)은 노광 방지 역할뿐만 아니라 상부 포토레지스트층(22-3)의 노광 공정을 용이하게 실시할 수 있도록 반사방지 특성을 갖는 물질이 바람직하다. 또한, 중간 노광방지층(22-2)은 인덕터를 형성한 후에 포토레지스트층들(22-1 및 22-3)과 같이 제거하여야 하는데, 제거 공정을 용이하게 실시하기 위하여 포토레지스트층들(22-1 및 22-3)과 식 각 선택비가 유사한 물질이 더욱 바람직하다. 더욱이, 중간 노광방지층(22-2)은 하부 포토레지스트층(22-1)을 형성한 후에 증착 공정이 진행되기 때문에 하부 포토레지스트층(22-1)이 증착 온도에 의해 경화되지 않을 정도의 저온 예를 들어 약 250℃ 이하의 저온 증착 공정으로 증착할 수 있는 물질이 바람직하다. 다시 말해서, 중간 노광방지층(22-2)은 노광 방지 역할, 반사방지 특성, 포토레지스트와의 식각 선택비가 유사한 특성 및 저온 증착 특성을 모두 갖춘 물질이면 가장 바람직하겠지만, 적어도 노광 방지 역할 및 저온 증착 특성은 갖춘 물질로 형성하여야만 된다. 예를 들어, 플라즈마 화학기상증착(plasma CVD) 방법에 의하여 200 ℃ 이하의 온도에서 증착하는 저온 다공질 산화막은 좋은 중간 노광방지층으로 사용될 수 있다.
도 2b를 참조하면, 비아홀 패턴 형상을 갖는 제 1 마스크(23)를 상부 포토레지스트층(22-3) 위에 위치시키고, 제 1 노광 공정을 실시하여 상부 포토레지스트층(22-3)의 일부분에 제 1 노광 영역(22H)을 형성한다. 이때, 중간 노광방지층(22-2)은 하부 포토레지스트층(22-1)이 노광되는 것을 방지한다.
도 2c를 참조하면, 제 1 노광 영역(22H)을 제 1 현상 공정을 통해 현상하여 상부 포토레지스트층(22-3)을 패터닝하고, 패터닝된 상부 포토레지스트층(22-3)을 식각 마스크로 한 식각 공정으로 중간 노광방지층(22-2)을 하부 포토레지스트층(22-1)이 충분히 노출될 때까지 제거한다. 이에 따라 상부 포토레지스트층(22-3) 및 중간 노광방지층(22-2)의 패터닝에 의해 불완전 비아홀(partial via hole; 26P)이 정의(define)된다.
도 2d를 참조하면, 트렌치 패턴 형상을 갖는 제 2 마스크(24)를 불완전 비아 홀(26P)이 형성된 상부 포토레지스트층(22-3) 위에 위치시키고, 제 2 노광 공정을 실시하여 불완전 비아홀(26P)이 형성된 부분이 적어도 포함되는 상부 포토레지스트층(22-3)의 일부분 및 불완전 비아홀(26P)을 통해 노출된 하부 포토레지스트층(22-1)의 일부분에 제 2 노광 영역(22T)을 형성한다.
도 2e를 참조하면, 제 2 노광 영역(22T)을 제 2 현상 공정을 통해 현상하여 상부 포토레지스트층(22-3) 및 하부 포토레지스트층(22-1)을 패터닝하고, 이로 인하여 상부 포토레지스트층(22-3)에는 인덕터의 라인이 형성될 트렌치(25)가 형성되고, 하부 포토레지스트층(22-1)에는 트렌치(25)와 연결되며 인덕터의 콘택이 형성될 비아홀(26)이 형성된다.
도 2f를 참조하면, 트렌치(25) 및 비아홀(26)로 이루어진 다마신 패턴을 인덕터 형성 물질 예를 들어 구리, 알루미늄, 텅스텐 등등 반도체 소자에 적용되고 있는 인덕터 형성 물질을 사용하여 통상의 다양한 증착 공정 또는 도금 공정 등을 통해 매립하고, 화학적 기계적 연마(CMP) 공정 등을 통해 연마하여 인덕터(27)를 형성한다. 이때 인덕터(27)는 시드층(21-1)을 이용하여 선택적으로 인덕터 패턴 내부에만 형성되는 방법을 사용할 수도 있다. 이러한 경우 후속 화학적 기계적 연마 공정 없이 인덕터(27)를 형성한다.
도 2g를 참조하면, 하부 포토레지스트층(22-1), 중간 노광방지층(22-2) 및 상부 포토레지스트층(22-3)으로 이루어진 인덕터 형성틀층(220)을 제거하고, 하부 전극(21) 이외의 부분에서 노출된 시드층(21-1)을 제거하여, 공중 부양된 (air-suspended) 인덕터(27)를 완성시킨다.
상기에서, 인덕터 형성틀층(220) 제거 공정은 중간 노광방지층(22-1)이 어떤 물질로 이루어졌느냐에 따라 달라지는데, 산화물로 형성된 경우에는 HF 용액이나 BOE 용액을 함유한 묽은 습식 식각 용액, 포토레지스트 제거 용매 또는 이들의 혼합물을 이용하여 한꺼번에 3개의 층(22-1, 22-2 및 22-3)을 모두 제거하고, 질화물로 형성된 경우에는 먼저 상부 포토레지스트층(22-3)을 포토레지스트 제거 용매 또는 산소 플라즈마를 이용하여 제거하고, 그 다음으로 H3PO4 용액을 이용하여 질화물로 된 중간 노광방지층(22-2)을 제거하고, 마지막으로 하부 포토레지스트층(22-1)을 상부 포토레지스트층(22-3)과 유사한 방법으로 제거하고, 그 밖에 다른 물질로 형성된 경우에는 그 물질에 적절한 식각제(etchant)를 이용하여 실시한다. 시드층(21-1)은 TiW로 형성한 경우 H2O2 등의 산성 용액에서 제거하거나 다른 금속 물질로 형성한 경우 이에 맞는 적절한 식각제를 이용하여 제거한다.
상술한 바와 같이, 본 발명은 RE MEMS, RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자(passive device)인 인덕터(inductor)의 라인 부분인 트렌치의 두께와 콘택 부분인 비아홀의 두께를 균일하게 조절할 수 있어 공정상의 재현성을 향상시킬 수 있을 뿐만 아니라 균일한 두께로 수 내지 수십 ㎛의 높이를 갖는 고품질 인덕터(high Q inductor)를 제조 가능하게 하여, 소자의 신뢰성 및 고집적화를 실현할 수 있다.
Claims (9)
- 하부전극이 형성된 기판상에 하부 포토레지스트층, 중간 노광방지층 및 상부 포토레지스트층을 순차적으로 적층하는 단계;제 1 마스크를 사용한 노광 및 현상 공정으로 상기 상부 포토레지스트층을 패터닝하는 단계;상기 패터닝된 상부 포토레지스트층을 이용한 식각 공정으로 상기 중간 노광방지층의 노출된 부분을 식각하여 불완전 비아홀을 형성하는 단계;제 2 마스크를 사용한 노광 및 현상 공정으로 상기 상부 포토레지스트층 및 상기 불완전 비아홀을 통해 노출된 상기 하부 포토레지스트층을 패터닝하여 트렌치 및 비아홀을 갖는 인덕터 형성틀층을 형성하는 단계; 및상기 트렌치 및 비아홀에 인덕터 형성 물질을 채우고, 상기 인덕터 형성틀층을 제거하여 공중 부양된 인덕터를 형성하는 단계를 포함하는 반도체 소자의 인덕터 제조 방법.
- 제 1 항에 있어서, 상기 하부 포토레지스트층은 1 내지 90㎛의 두께로 형성하고, 상기 중간 노광방지층은 0.5 내지 10㎛의 두께로 형성하고, 상기 상부 포토레지스트층은 1 내지 20㎛의 두께로 형성하는 반도체 소자의 인덕터 제조 방법.
- 제 1 항에 있어서, 상기 중간 노광방지층은 산화물, 질화물 또는 적어도 인덕터 형성 물질과 식각 선택비가 큰 도전물로 형성하는 반도체 소자의 인덕터 제조 방법.
- 제 1 항에 있어서, 상기 중간 노광방지층은 적어도 노광 방지 역할 및 저온 증착 특성을 갖춘 물질로 형성하는 반도체 소자의 인덕터 제조 방법.
- 제 1 항 또는 제 4 항에 있어서, 상기 중간 노광방지층은 약 250℃ 이하의 저온에서 플라즈마 화학기상증착 방법을 이용하여 다공성 산화물로 형성하는 반도체 소자의 인덕터 제조 방법.
- 제 1 항에 있어서, 상기 중간 노광방지층이 산화물로 형성된 경우, 상기 인덕터 형성틀층 제거 공정은 HF 용액이나 BOE 용액을 함유한 묽은 습식 식각 용액, 포토레지스트 제거 용매 또는 이들의 혼합물을 이용하여 실시하는 반도체 소자의 인덕터 제조 방법.
- 제 1 항에 있어서, 상기 중간 노광방지층이 질화물로 형성된 경우, 상기 인덕터 형성틀층 제거 공정은,상기 상부 포토레지스트층을 포토레지스트 제거 용매 또는 산소 플라즈마를 이용하여 제거하는 단계;상기 중간 노광방지층을 H3PO4 용액을 이용하여 제거하는 단계; 및상기 하부 포토레지스트층을 포토레지스트 제거 용매 또는 산소 플라즈마를 이용하여 제거하는 단계를 포함하는 반도체 소자의 인덕터 제조 방법.
- 제 1 항에 있어서, 상기 하부전극을 형성하기 전에 상기 기판 상에 금속 시드층을 형성하는 단계와, 상기 인덕터 형성틀층을 제거한 후에 상기 하부 전극 이외의 부분에서 노출되는 상기 금속 시드층을 제거하는 단계를 더 포함하는 반도체 소자의 인덕터 제조 방법.
- 제 8 항에 있어서, 상기 금속 시드층은 H2O2와 같은 산성 용액을 이용하여 제거하는 반도체 소자의 인덕터 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100167A KR100611474B1 (ko) | 2003-12-30 | 2003-12-30 | 반도체 소자의 인덕터 제조 방법 |
| US10/878,361 US6998321B2 (en) | 2003-12-30 | 2004-06-29 | Method for forming inductor in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030100167A KR100611474B1 (ko) | 2003-12-30 | 2003-12-30 | 반도체 소자의 인덕터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068581A KR20050068581A (ko) | 2005-07-05 |
| KR100611474B1 true KR100611474B1 (ko) | 2006-08-09 |
Family
ID=34698741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030100167A KR100611474B1 (ko) | 2003-12-30 | 2003-12-30 | 반도체 소자의 인덕터 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6998321B2 (ko) |
| KR (1) | KR100611474B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10345498B4 (de) * | 2003-09-30 | 2016-06-02 | Intel Deutschland Gmbh | Integrierte Leistungs-Verstärkeranordnung |
| KR100650907B1 (ko) * | 2005-12-29 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법 |
| US7776705B2 (en) * | 2006-09-06 | 2010-08-17 | Atmel Corporation | Method for fabricating a thick copper line and copper inductor resulting therefrom |
| KR100905370B1 (ko) * | 2007-10-08 | 2009-07-01 | 주식회사 동부하이텍 | 고주파 반도체 소자의 인덕터 형성방법 |
| US8791024B1 (en) * | 2013-05-14 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to define multiple layer patterns using a single exposure |
| JP6235353B2 (ja) * | 2014-01-22 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9653398B1 (en) * | 2015-12-08 | 2017-05-16 | Northrop Grumman Systems Corporation | Non-oxide based dielectrics for superconductor devices |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980059911A (ko) * | 1996-12-31 | 1998-10-07 | 구자홍 | 반도체 소자내의 인덕터 제조방법 |
| KR19990047343A (ko) * | 1997-12-03 | 1999-07-05 | 정선종 | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 |
| JP2000208432A (ja) * | 1999-01-14 | 2000-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| US6400027B1 (en) * | 1997-03-14 | 2002-06-04 | Nec Corporation | Semiconductor device having micro-wires designed for reduced capacitive coupling |
| KR20050059936A (ko) * | 2003-12-15 | 2005-06-21 | 매그나칩 반도체 유한회사 | 고주파 반도체 장치의 인덕터 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407782A (en) * | 1991-09-06 | 1995-04-18 | Kawasaki Steel Corporation | Method of forming resist pattern in a multilayer resist |
| US6284642B1 (en) * | 1999-08-11 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Integrated method of damascene and borderless via process |
| JP2002217287A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6861347B2 (en) * | 2001-05-17 | 2005-03-01 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
-
2003
- 2003-12-30 KR KR1020030100167A patent/KR100611474B1/ko active IP Right Grant
-
2004
- 2004-06-29 US US10/878,361 patent/US6998321B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980059911A (ko) * | 1996-12-31 | 1998-10-07 | 구자홍 | 반도체 소자내의 인덕터 제조방법 |
| US6400027B1 (en) * | 1997-03-14 | 2002-06-04 | Nec Corporation | Semiconductor device having micro-wires designed for reduced capacitive coupling |
| KR19990047343A (ko) * | 1997-12-03 | 1999-07-05 | 정선종 | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 |
| JP2000208432A (ja) * | 1999-01-14 | 2000-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| KR20050059936A (ko) * | 2003-12-15 | 2005-06-21 | 매그나칩 반도체 유한회사 | 고주파 반도체 장치의 인덕터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050068581A (ko) | 2005-07-05 |
| US20050142778A1 (en) | 2005-06-30 |
| US6998321B2 (en) | 2006-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0046525B1 (en) | Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure | |
| JP2004508712A (ja) | 多孔性誘電性層及びエアギャップを有する半導体装置の製造方法 | |
| US6440839B1 (en) | Selective air gap insulation | |
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| EP0482247A1 (en) | Method for producing an integrated circuit structure with a dense multilayer metallization pattern | |
| KR19980080906A (ko) | 반도체 장치내의 금속화 방법 | |
| KR100190010B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100611474B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100345516B1 (ko) | 고주파 집적회로 장치 및 그 제조 방법 | |
| US7211495B2 (en) | Semiconductor devices having a capacitor and methods of manufacturing the same | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| KR100528795B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100644525B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법 | |
| US20030186536A1 (en) | Via formation in integrated circuits by use of sacrificial structures | |
| US6777284B2 (en) | Method of manufacturing an electronic device | |
| JP2006517342A (ja) | 半導体装置の製造方法とそのような方法により得られる半導体装置 | |
| US20070148945A1 (en) | Method for forming a fine pattern of a semiconductor device | |
| US20020096490A1 (en) | Photolithographic and etching method | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100333540B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100909162B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101016341B1 (ko) | 반도체 소자의 인덕터 제조 방법 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 14 |