KR100905370B1 - 고주파 반도체 소자의 인덕터 형성방법 - Google Patents

고주파 반도체 소자의 인덕터 형성방법 Download PDF

Info

Publication number
KR100905370B1
KR100905370B1 KR1020070100748A KR20070100748A KR100905370B1 KR 100905370 B1 KR100905370 B1 KR 100905370B1 KR 1020070100748 A KR1020070100748 A KR 1020070100748A KR 20070100748 A KR20070100748 A KR 20070100748A KR 100905370 B1 KR100905370 B1 KR 100905370B1
Authority
KR
South Korea
Prior art keywords
inductor
forming
high frequency
semiconductor device
pad
Prior art date
Application number
KR1020070100748A
Other languages
English (en)
Other versions
KR20090035789A (ko
Inventor
김상철
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070100748A priority Critical patent/KR100905370B1/ko
Publication of KR20090035789A publication Critical patent/KR20090035789A/ko
Application granted granted Critical
Publication of KR100905370B1 publication Critical patent/KR100905370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Abstract

본 발명은 고주파 반도체 소자의 인덕터 형성방법에 관한 것으로, 더욱 상세하게는 기생 저항을 줄임으로써 양호도를 높일 수 있는 고주파 반도체 소자의 인덕터 형성방법에 관한 것이다.
본 발명의 고주파 반도체 소자의 인덕터 형성방법은 구리 상감법에 의하여 하부 인덕터 및 하부 패드가 패터닝된 반도체 기판상에 알루미늄 금속을 증착하고 패드 메탈을 패터닝하는 제1 단계; 금속간 절연막을 증착하고 평탄화하는 제2 단계; 포토리소그래피 공정 및 트렌치 식각 공정을 수행하여 인덕터의 트렌치 패턴을 형성하고나서 전기화학적 도금방식에 의하여 구리금속층을 형성한 후 화학적기계적 연마에 의하여 상부 인덕터를 형성하는 제3 단계; 그리고 보호막을 증착하고나서 패드 포토리소그래피 공정 및 식각 공정을 수행하는 제4 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명에 따른 고주파 반도체 소자의 인덕터 형성방법에 의하면 비저항이 높은 알루미늄 대신에 구리 금속을 형성함으로써 고주파 반도체 소자의 크기에 변함이 없이 기생 저항을 낮추고 양호도를 높일 수 있는 효과가 있다.
고주파 반도체, RF IC, 인덕터, 양호도(quality factor)

Description

고주파 반도체 소자의 인덕터 형성방법{Inductor manufacturing method of RF integrated circuit}
본 발명은 고주파 반도체 소자의 인덕터 형성방법에 관한 것으로, 더욱 상세하게는 기생 저항을 줄임으로써 양호도를 높일 수 있는 고주파 반도체 소자의 인덕터 형성방법에 관한 것이다.
최근 들어 전파 이용의 확산 및 이동통신 기술의 발달과 함께 개인용 단말기의 급속한 수요증가로 인하여 무선통신 기기의 주요 핵심부품인 RF IC의 중요성이 한층 부각되고 있다.
종래 RF IC는 일부 국가에서 고가, 고성능의 군사 장비용으로 개발되었으나 현재는 개인용 이동통신 기기의 소형 경량화, 대량 생산 및 저가화를 위한 핵심기술로 인식되고 있다.
RF IC(Radio Frequency Integrated Circuit; 이하 'RF IC'라 한다)라 함은 능동소자와 수동소자를 사용하여 하나의 반도체 칩 위에 고주파 회로를 구현한 것을 말한다. RF IC의 능동소자로는 주로 MESFET(MEtal Semiconductor Field Effect Transistor)이 사용되며, 수동소자로는 인덕터(inductor), 커패시터(capacitor), 저항(resistor), 마이크로스트립 선로(microstrip line) 등이 사용된다.
하나의 칩으로 제조되는 RF IC는 형태와 특성이 다양한 많은 수의 개별소자를 사용하여 제조되는 하이브리드 MIC(Microwave Integrated Circuits)에 비해 대량 생산이 가능하고 양산시 가격이 저렴하며 신뢰성이 높다는 장점을 갖는다.
이러한 RF IC 기술은 소자 제작기술, 회로 설계기술 및 고주파 패키지 기술의 조합으로 이루어지며, 각 기술이 균형적으로 발전하여야만 경쟁력 있는 RF-CMOS 소자를 개발할 수 있다. 따라서 가장 중요한 것 중의 하나가 제작 단가의 절감에 관한 연구가 필요하며, 이를 위하여 공정을 단순화하고 안정화하여 공정 단가를 줄일 수 있는 저가의 고주파 RF-CMOS 개발이 필요하다.
전술한 바와 같이 RF-CMOS 또는 Bipolar/BiCMOS 소자의 주된 구성요소들은 RF MOSFET, 인덕터, 버랙터(Varactor), MIM 커패시터(Metal Insulator Metal Capacitor), 저항 등으로 되어 있으며, 이 중에서 RF-CMOS, Bipolar/BiCMOS 소자 모두 인덕터의 양호도(quality factor; Q)가 낮다는 단점이 있다.
인덕터의 양호도는 아래 식 1에 의하여 정의되고, 아래 식 2에 의하여 구체적인 양호도의 값을 구할 수 있다.
Figure 112007071888272-pat00001
- - - - 식 1
Figure 112007071888272-pat00002
- - - - 식 2
여기서 ω는 주파수(frequency), Ls는 직렬 인덕턴스(series inductance), Rs는 직렬 저항(series resistance), Cs는 직렬 커패시턴스(series capacitance), Lp는 병렬 인덕턴스(parallel inductance), Cp는 병렬 커패시턴스(parallel capacitance)를 각각 의미한다.
이러한 인덕터는 감은 회수(turns), 금속배선 폭, 금속배선 두께, 금속배선 사이의 간격, 반경(radius), 모양(shape)에 따라 양호도가 다르게 나타난다. RF 인덕터의 양호도를 높이기 위해서는 소자 형태 이외에 낮은 저항의 금속을 두껍게 증착하는 방법이 제시되고 있다.
위의 식 2에서와 같이 양호도(Q)를 높이기 위해서는 Rs를 낮출 필요가 있고, 이를 위해서 낮은 비저항(resistivity) 값을 가지는 물질을 배선으로 사용하거나 배선의 면적을 크게 하는 것이 필요하다.
최근 RF IC 제조를 위한 화합물 반도체 기술을 대체하여 가격 경쟁력이 우수 한 CMOS 공정을 이용한 RF 회로 및 시스템에 대한 기술적 요구가 커지고 있다. 이는 실리콘 기판 내에서 디지털 회로 및 아날로그 회로의 집적화가 가능하게 되어 궁극적으로 시스템 온 칩(System on Chip; SoC)을 구현할 수 있기 때문이다.
이러한 CMOS 공정을 이용한 RF IC를 구현하기 위하여 반드시 해결해야 할 문제들이 많으나, CMOS 공정 RF IC에서 가장 만들기 어려운 인덕터의 양호도를 개선하는 것이 급선무이다.
그러나 전도도가 우수한 실리콘 기판 위에 제조된 인덕터는 실리콘 기판과의 용량성 에너지의 결합으로 인하여 양호도가 저하된다. 다시 말해서, 인덕터가 동작되면, 인덕터의 자계(magnetic field)가 실리콘 기판으로 향하는 벡터 성분 때문에 양호도를 저하시키는 원인이 된다. 또한, 기존의 반도체 공정으로 제조된 나선형 인덕터는 유도성 에너지를 저장하는 부분이 없기 때문이다.
도 1a 내지 도 1e는 종래의 기술에 따른 고주파 반도체 소자의 인덕터 형성방법을 설명하기 위한 반도체 소자의 단면도이다.
첨부된 도 1a에 도시된 바와 같이, 다층 금속배선의 최상의 금속층에 형성된 하부 인덕터(21)와 하부 금속 패드(31)가 상감법에 의하여 구현된다. 예를 들어 인덕터의 형상은 나선형(spiral)으로 형성될 수 있으며, 비아 컨택(via contact, 도시되지 않음) 및 언더패스(underpass, 도시되지 않음)를 통하여 주변 소자와 전기적으로 연결된다.
첨부된 도 1b 내지 도 1c에 도시된 바와 같이, 패드 금속으로 사용되는 알루미늄 금속을 증착하고, 포토리소그래피(photolithography) 공정을 진행하여 상부 금속 패드(32)를 패터닝한다. 이때 인덕터의 저항을 낮추기 위해 인덕터가 형성되는 부분에도 알루미늄 금속이 동시에 패터닝되어 상부 인덕터(22)가 형성된다.
첨부된 도 1d 내지 도 1e에 도시된 바와 같이, 보호막(passivation layer)(60) 형성 공정 및 패드 리소그래피/식각 공정을 진행하여 종래의 기술에 따른 고주파 반도체 소자의 인덕터 형성방법을 완성한다.
종래의 기술에 따른 고주파 반도체 소자의 인덕터 형성방법은 첨부된 도 1c에 도시한 바와 같이 알루미늄을 추가적으로 증착하여 금속 저항을 낮추었다. 그러나 알루미늄은 메탈 패드를 구현할 때 동시에 구현 가능하므로 공정 단가를 낮춘다는 장점은 있지만 구리 금속(Cu) 보다 비저항이 상대적으로 높다는 문제점이 있다.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 고주파 반도체 소자의 크기에 변함이 없이 기생 저항을 줄임으로써 양호도를 높일 수 있는 고주파 반도체 소자의 인덕터 형성방법을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 고주파 반도체 소자의 인덕터 형성방법은 구리 상감법에 의하여 하부 인덕터 및 하부 패드가 패터닝된 반도체 기판상에 알루미늄 금속을 증착하고 패드 메탈을 패터닝하는 제1 단계; 금속간 절연막을 증착하고 평탄화하는 제2 단계; 포토리소그래피 공정 및 트렌치 식각 공정을 수행하여 인덕터의 트렌치 패턴을 형성하고나서 전기화학적 도금방식에 의하여 구리금속층을 형성한 후 화학적기계적 연마에 의하여 상부 인덕터를 형성하는 제3 단계; 그리고 보호막을 증착하고나서 패드 포토리소그래피 공정 및 식각 공정을 수행하는 제4 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 제2 단계는 금속간 절연막의 두께가 하부 인덕터의 두께의 1.5 ~ 2.5 배의 두께로 형성하는 것을 특징으로 한다.
또한, 상기 제2 단계는 SOG계열의 저유전율막으로 금속간 절연막을 형성하는 것을 특징으로 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 고주파 반도체 소자의 인덕터 형성방법에 의하면 비저항이 높은 알루미늄 대신에 구리 금속을 형성함으로써 고주파 반도체 소자의 크기에 변함이 없이 기생 저항을 낮추고 양호도를 높일 수 있는 효과가 있다.
본 발명의 일실시예에 따른 고주파 반도체 소자의 인덕터 형성방법은 제1 단계 내지 제4 단계를 포함하여 이루어져 있다.
상기 제1 단계는 구리 상감법에 의하여 하부 인덕터 및 하부 패드가 패터닝된 반도체 기판상에 알루미늄 금속을 증착하고 패드 메탈을 패터닝하는 단계이다.
상기 제2 단계는 금속간 절연막을 증착하고 평탄화하는 단계이다.
상기 제3 단계는 포토리소그래피 공정 및 트렌치 식각 공정을 수행하여 인덕터의 트렌치 패턴을 형성하고나서 전기화학적 도금방식에 의하여 구리금속층을 형성한 후 화학적기계적 연마에 의하여 상부 인덕터를 형성하는 단계이다.
상기 제4 단계는 보호막을 증착하고나서 패드 포토리소그래피 공정 및 식각 공정을 수행하는 단계이다.
본 발명의 다른 일실시예에 따른 고주파 반도체 소자의 인덕터 형성방법에서, 상기 제2 단계는 금속간 절연막의 두께가 하부 인덕터의 두께의 1.5 ~ 2.5 배의 두께로 형성하는 것이 바람직하다.
본 발명의 또 다른 일실시예에 따른 고주파 반도체 소자의 인덕터 형성방법에서, 상기 제2 단계는 SOG계열의 저유전율막으로 금속간 절연막을 형성하는 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 고주파 반도체 소자의 인덕터 형성방법을 설명하기 위한 반도체 소자의 단면도이다.
첨부된 도 2a 내지 도 2b를 참조하면, 구리 상감법에 의하여 하부 인덕터(21) 및 하부 패드(31)가 패터닝된 반도체 기판상에 알루미늄 금속을 증착하고 패드 메탈을 패터닝하여 상부 패드(32)를 형성한다. 따라서 종래의 기술에 따른 고주파 반도체 소자의 인덕터 형성방법과는 달리, 인덕터가 형성되는 부분에는 알루미늄 금속 패턴이 형성되지 아니한다. 여기서 하부 인덕터의 형상은 원형(circular type), 팔각형(octagonal type), 사각형(rectangular type) 등으로 형성될 수 있다.
첨부된 도 2c를 참조하면, 금속간 절연막(inter metal dielectric)(70)을 증착하고 평탄화한다. 여기서 금속간 절연막(70)의 두께가 하부 인덕터 두께의 1.5 ~ 2.5 배의 두께로 형성하고 SOG(spin on glass) 계열의 저유전율막(low-K dielectric)을 사용하는 것이 바람직하다.
첨부된 도 2d 내지 도 2e를 참조하면, 포토리소그래피 공정 및 트렌치(trench) 식각 공정을 수행하여 인덕터의 트렌치 패턴을 형성하고나서 전기화학적 도금(electrochemical plating) 방식에 의하여 구리금속층을 형성한 후 화학적 기계적 연마에 의하여 상부 인덕터(220)를 형성한다. 따라서 인덕터의 저항을 낮추기 위해 인덕터가 형성되는 부분에 구리 금속의 상부 인덕터(220)가 추가로 패터닝된다.
첨부된 도 2f 내지 도 2g를 참조하면, 보호막(60)을 증착하고나서 패드 포토리소그래피 공정 및 식각 공정을 수행하여 본 발명의 일실시예에 따른 고주파 반도체 소자의 인덕터 형성방법을 완성한다. 이때 사용되는 보호막(60)은 실리콘 리치 산화막(silicon rich oxide)과 PE 질화막(plasma enhanced nitride)의 이중막으로 형성하는 것이 바람직하다.
따라서 본 발명의 일실시예에 따른 고주파 반도체 소자의 인덕터 형성방법에 의하면, 첨부된 도 2e 내지 도 2g에 도시한 바와 같이, 비저항이 높은 알루미늄 대신에 구리 금속을 형성함으로써 고주파 반도체 소자의 크기에 변함이 없이 기생 저항을 낮추고 양호도를 높일 수 있는 것이다.
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1a 내지 도 1e는 종래의 기술에 따른 고주파 반도체 소자의 인덕터 형성방법을 설명하기 위한 반도체 소자의 단면도,
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 고주파 반도체 소자의 인덕터 형성방법을 설명하기 위한 반도체 소자의 단면도.
*도면의 주요부분에 대한 부호의 설명*
10 : 절연막 21 : 하부 인덕터
22, 220 : 상부 인덕터 31 : 하부 금속 패드
32 : 상부 금속 패드 40 : 알루미늄 금속
50 : 감광막 60 : 보호막
70 : 금속간 절연막

Claims (3)

  1. 구리 상감법에 의하여 하부 인덕터 및 하부 패드가 패터닝된 반도체 기판상에 알루미늄 금속을 증착하고 패드 메탈을 패터닝하는 제1 단계; 금속간 절연막을 증착하고 평탄화하는 제2 단계; 포토리소그래피 공정 및 트렌치 식각 공정을 수행하여 인덕터의 트렌치 패턴을 형성하고나서 전기화학적 도금방식에 의하여 구리금속층을 형성한 후 화학적기계적 연마에 의하여 상부 인덕터를 형성하는 제3 단계; 그리고 보호막을 증착하고나서 패드 포토리소그래피 공정 및 식각 공정을 수행하는 제4 단계를 포함하여 이루어진 것을 특징으로 하는 고주파 반도체 소자의 인덕터 형성방법.
  2. 제1항에 있어서, 상기 제2 단계는 금속간 절연막의 두께가 하부 인덕터의 두께의 1.5 ~ 2.5 배의 두께로 형성하는 것을 특징으로 하는 고주파 반도체 소자의 인덕터 형성방법.
  3. 제1항에 있어서, 상기 제2 단계는 SOG계열의 저유전율막으로 금속간 절연막을 형성하는 것을 특징으로 하는 고주파 반도체 소자의 인덕터 형성방법.
KR1020070100748A 2007-10-08 2007-10-08 고주파 반도체 소자의 인덕터 형성방법 KR100905370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100748A KR100905370B1 (ko) 2007-10-08 2007-10-08 고주파 반도체 소자의 인덕터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100748A KR100905370B1 (ko) 2007-10-08 2007-10-08 고주파 반도체 소자의 인덕터 형성방법

Publications (2)

Publication Number Publication Date
KR20090035789A KR20090035789A (ko) 2009-04-13
KR100905370B1 true KR100905370B1 (ko) 2009-07-01

Family

ID=40760936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100748A KR100905370B1 (ko) 2007-10-08 2007-10-08 고주파 반도체 소자의 인덕터 형성방법

Country Status (1)

Country Link
KR (1) KR100905370B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102127811B1 (ko) 2015-10-19 2020-06-29 삼성전기주식회사 적층 전자부품 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050021642A (ko) * 2003-08-25 2005-03-07 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
KR20050059936A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 고주파 반도체 장치의 인덕터 제조방법
KR20050068581A (ko) * 2003-12-30 2005-07-05 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
KR20050115143A (ko) * 2004-06-03 2005-12-07 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050021642A (ko) * 2003-08-25 2005-03-07 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
KR20050059936A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 고주파 반도체 장치의 인덕터 제조방법
KR20050068581A (ko) * 2003-12-30 2005-07-05 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
KR20050115143A (ko) * 2004-06-03 2005-12-07 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조방법

Also Published As

Publication number Publication date
KR20090035789A (ko) 2009-04-13

Similar Documents

Publication Publication Date Title
US6287931B1 (en) Method of fabricating on-chip inductor
US6303423B1 (en) Method for forming high performance system-on-chip using post passivation process
US6486529B2 (en) Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US6636139B2 (en) Structure to reduce the degradation of the Q value of an inductor caused by via resistance
US7381607B2 (en) Method of forming a spiral inductor in a semiconductor substrate
US20060270098A1 (en) Method to fabricate passive components using conductive polymer
US6515369B1 (en) High performance system-on-chip using post passivation process
US20050124131A1 (en) Method of forming an inductor with continuous metal deposition
KR100929125B1 (ko) 반도체 기판에 형성되는 박막 다층 하이 ｑ 변압기
KR20050111415A (ko) 반도체 장치의 제조방법
US8384189B2 (en) High performance system-on-chip using post passivation process
KR100905370B1 (ko) 고주파 반도체 소자의 인덕터 형성방법
KR100744464B1 (ko) 집적형 인덕터 및 그 제조방법
US20080171418A1 (en) Method to Fabricate Passive Components Using Conductive Polymer
KR101015528B1 (ko) 반도체 소자의 인덕터 제조방법
Chong et al. Three-dimensional impedance engineering for mixed-signal system-on-chip applications
TW200427049A (en) High performance system-on-chip discrete components using post passivation process
KR20050062069A (ko) 고주파 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee