KR100929125B1 - 반도체 기판에 형성되는 박막 다층 하이 ｑ 변압기 - Google Patents
반도체 기판에 형성되는 박막 다층 하이 ｑ 변압기 Download PDFInfo
- Publication number
- KR100929125B1 KR100929125B1 KR1020020060414A KR20020060414A KR100929125B1 KR 100929125 B1 KR100929125 B1 KR 100929125B1 KR 1020020060414 A KR1020020060414 A KR 1020020060414A KR 20020060414 A KR20020060414 A KR 20020060414A KR 100929125 B1 KR100929125 B1 KR 100929125B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- level metal
- forming
- metal runners
- runner
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 title abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 238000004804 winding Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 26
- 230000001154 acute effect Effects 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 130
- 230000004888 barrier function Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 25
- 239000000463 material Substances 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 229910052802 copper Inorganic materials 0.000 description 19
- 239000010949 copper Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 235000014653 Carica parviflora Nutrition 0.000 description 2
- 241000243321 Cnidaria Species 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 박막 다층 하이 Q 변압기(high Q transformer)에 관한 것이다. 외부 변압기 권선을 형성하기 위해, 복수의 평행한 제 1 레벨 금속 러너(runner)가 반도체 기판의 상부에 위치하는 제 1 절연층에 형성된다. 복수의 수직 도전성 비아(via)는 제 3 및 제 4 절연층에 형성되어 제 1 레벨 금속 러너의 각각의 단부와 전기적으로 접속된다. 제 4 절연층은 제 3 절연층의 상부에 배치되며 부가의 수직 도전성 비아 및 제 4 레벨 금속 러너가 내부에 형성된다. 따라서, 제 4 레벨 금속 러너 및 개재된 수직 도전성 비아는 일반적으로 나선 형상을 갖는 연속적인 도전성 구조체를 형성하기 위해 제 1 레벨 금속 러너의 각각을 접속시킨다. 변압기의 내부 권선은 유사하게 형성된다. 복수의 평행한 제 2 레벨 금속 러너가 제 2 절연층 내에 형성되며, 복수의 도전성 비아 및 제 3 레벨 금속 러너는 제 3 절연층 내에 형성되어, 일반적으로 나선 형상을 가지며 외부 변압기 권선 내에 적어도 부분적으로 배치되는 연속적인 도전성 구조체를 형성하기 위해 복수의 제 2 레벨 금속 러너를 상호 접속시킨다.
반도체 기판, 변압기, 금속 러너, 절연층, 도전성 비아, 도전성 구조체
Description
도 1 내지 도 11은 순차적인 제조 단계 중의 본 발명의 실시예들에 따른 변압기 구조체의 단면도.
도 12, 도 13 및 도 14는 본 발명의 다수의 실시예들에 따른 변압기 구조체의 평면도.
*도면의 주요 부분에 대한 부호의 설명*
20 : 배리어층 22 : 절연층
24 : 하드 마스크층 30 : 트렌치
34 : 금속-1 러너 48 : 에칭 중단층
60, 62 : 비아 개구 92, 94, 96 : 도전성 비아
112 : 유전층 132 : 도전성 구조체
본 특허 출원은 2001년 6월 28일 출원된 가 특허 출원 제60/301,285호에 대한 우선권을 주장한다.
본 발명은 일반적으로 집적 회로 기판 상에 형성된 변압기에 관한 것이며, 보다 구체적으로는 집적 회로 기판의 적어도 3개의 금속 층들에 걸쳐 있는 외측 코어를 갖는 변압기들에 관한 것이다.
현재의 무선 통신들의 발전 및 소형 무선 통신 디바이스에 대한 요구는 무선 통신 전자 디바이스의 최적화 및 소형화에 관한 상당한 성과를 초래하였다. 이들 디바이스들의 수동 소자들(인덕터들(inductors), 커패시터들(capacitors) 및 변압기들 등)은 디바이스들의 동작에 있어 중요한 역할을 하며, 따라서 이러한 소자들의 크기를 감소시키고 제조 효율을 향상시키기 위한 노력들이 시도되고 있다.
전자 통신 디바이스들의 성능에 있어 필수적인 역할을 하는 변압기들은 1차 및 2차 권선을 포함하는 전자기 소자이다. 일반적으로, 권선들은 폐쇄 루프 자기 회로를 형성하는 공통 코어 상에 감겨진다. 철 코어들이 변압기 효율을 증가시키는데 일반적으로 사용되지만, 반드시 필요한 것은 아니다. 각각의 권선은 복수의 권수들(turns)을 포함한다. 1차 및 2차 전압 사이의 관계는 1차 대 2차 권수비(turns ratio)의 함수이며, 1차 및 2차 전류 사이의 관계는 권수비의 역함수이다. 알려진 바와 같이, 변압기 권선들 및 코어에 있어서 다수의 상이한 물리적 구조들이 존재한다. 한 실시예에서는, 예를 들면 1차 및 2차 권선은, 1차 권선에 의해 형성된 개구 내에 2차 권선이 배향되어 있는 나선형 구조를 형성한다. 변압기는 또한 오디오 주파수로부터 무선 주파수(RF)까지의 주파수에서의 임피던스 정합 및 인가 전압의 승압 및 강압을 위한 전력 적용을 포함하는 다양한 적용에서 기능한다. 고주파 대역으로의 작동 통신 주파수의 연속적인 할당에 의해, 임피던스 정합 적용에 사용되는 변압기는 상승된 와전류(eddy current) 및 표면 효과 손실들로 인해 성능이 손상된다.
Q(또는 품질 팩터(factor))가 변압기의 중요한 성능 지수이다. Q는 변압기 권선 내의 유도 저항에 대한 유도 리액턴스(reactance)의 비를 측정한다. 하이 Q 변압기(high Q transformer)들은 변압기 전류가 입력 신호 주파수의 함수로서 도식화될 때, 변압기가 공진하는 주파수를 표시하는 피크(peak)를 갖는 좁은 피크를 표시한다. 하이 Q 변압기들은 협대역폭들로 동작하는 주파수 의존 회로에서의 사용에 있어 특히 중요하다. Q 값은 변압기 저항의 역함수이기 때문에, Q를 증가시키기 위해 저항을 최소화하는 것이 특히 중요하다.
대부분의 개인 통신 디바이스들은 실리콘 또는 갈륨-비소와 같은, 반도체 기술들을 사용하여 제조된 집적 회로 능동 소자를 포함한다. 종래에는 소정의 집적 유도 구조체(토로이달(torroidal) 또는 나선형 인덕터를 포함)가 실리콘 기반 집적 회로 제조 프로세스와의 호환성을 성취하도록 개발되었다. 두 개의 이러한 인덕터가 근접하게 형성되면, 하나의 권선(1차)을 통해 다른 권선(2차)의 권선 영역으로 흐르는 전류에 의해 형성된 자기장의 결합은 변압기 동작 및 2차 권선에서의 전류의 흐름을 발생시킨다. 그러나, 이러한 평면형 인덕터들은 관심 동작 주파수에서의 높은 손실 및 낮은 Q 팩터의 단점이 있다. 이러한 손실 및 낮은 Q 팩터는 일반적으로 변압기 구조체의 얇으며 비교적 높은 고유 저항 도전체들(resistivity conductors)의 사용에 의한 기생 커패시턴스들(parasitic capacitances) 및 저항 손실에 의해 발생하는 유전 손실들에 기인한다. 종래의 평면형 인덕터들 및 상기 인덕터로 형성된 변압기들의 또 다른 단점은 변압기의 상부, 측부 및 하부의 유전층들 및 반도체에 진입하는 자기장 라인들(반도체 기판 표면에 수직인)의 발생이다. 이는 유도 손실을 증가시키고 변압기의 Q 팩터를 감소시킨다. 또한, 변압기가 실리콘으로 형성된 능동 전류 소자들로부터 상당한 거리만큼 이격되어 배치되지 않으면, 자기장 라인들은 전류를 유도하고 따라서 능동 소자들의 동작을 중단시킨다.
집적 회로 능동 소자들이 점점 소형화되고 고속으로 동작함에 따라, 상호 접속 시스템은 디바이스 신호들에 처리 지연들을 부가하지 않아야 한다. 종래의 알루미늄 상호 접속 금속화의 사용은 보다 긴 상호 접속부 및 보다 소형의 상호 접속 단면이 상호 접속 저항을 증가시키기 때문에 회로 작동 속도를 제한한다. 또한, 알루미늄 및 실리콘 표면 사이의 비교적 소형의 접촉 저항은 회로 소자의 수가 증가함에 따라 상당한 총 저항을 발생시킨다. 또한 비아 및 플러그에서의 높은 종횡비를 갖는 알루미늄을 증착하는 것이 어려우며, 여기서 종횡비는 플러그 두께 대 직경의 비로서 정의된다.
이러한 단점들에 의해, 구리가 상호 접속부로서 선택되었는데, 이는 구리가 알루미늄보다 양호한 도전체이며(알루미늄의 3.1μΩcm와 비교하여 1.7μΩcm의 저항을 가짐), 전자 이동(electromigration)에 덜 민감하며, 낮은 온도에서 증착 가능하며(따라서 기기 불순물 프로파일들에 해로운 영향을 방지함), 높은 종횡비의 플러그의 플러그 재료로서 사용하기에 적합하기 때문이다. 구리 상호 접속부는 화학 기상 증착, 스퍼터링(sputtering), 전기 도금 및 전해 도금에 의해 형성될 수 있다.
능동 소자 구리 상호 접속부를 형성하기 위한 한 기술은 다마신 프로세스(damascene process)이다. 트렌치(trench)가 표면 유전층에 형성되며, 그 후 구리 재료가 내부에 증착된다. 통상적으로 트렌치는 과충전되어, 표면을 재평탄화하기 위한 화학적 및 기계적 연마 단계가 요구된다. 이러한 프로세스는 우수한 치수 제어를 제공하는데, 이는 통상의 패턴 및 에칭 상호 접속 프로세스에서 발생하는 치수 편차를 배제하기 때문이다. 2중 다마신 프로세스는, 구리로부터 상호 접속 트렌치 및 기초 도전성 비아 모두를 동시에 형성하는, 다마신 프로세스의 확장 프로세스이다. 먼저, 비아 개구가 형성되며, 이어서 상호 접속될 두 개의 비아 개구 사이에 트렌치가 형성된다. 차후의 금속 증착 단계는 비아 개구 및 트렌치를 충전하여, 일체형 금속층 및 금속층 하부로의 도전성 비아를 형성한다. 화학적 및 기계적 연마 단계에서 상부 표면 또는 기판을 평탄화한다. 2중 다마신 프로세스는 본원에 참조로서 관련되어 있는 하기의 참조 문헌들: C.K. Hu 등의 Proceedings MRS Symposium on VLSI, 제 5 권, 369 페이지(1990); B. Luther 등의 Proceedings VMIC, 제 10 권, 15 페이지(1994); D. Edelstein의 Proceedings ECS Mtg., 제 96-2 권, 335 페이지(1996)에 상세히 설명되어 있다.
반도체 기판 상의 능동 기기들과 관련하는 변압기의 제조에 있어서의 부가의 진보를 제공하기 위해, 집적 회로의 통상의 금속층 내에 이러한 변압기를 형성하기 위한 구조 및 프로세스가 제공되며, 여기서 변압기 코어 영역은 종래의 변압기 보다 크며, 높은 인덕턴스 값 및 높은 Q 성능 지수를 제공한다. 또한, 본 발명에 따라 형성된 변압기는 집적 회로의 비교적 콤팩트한 영역에서 바람직한 낮은 저항(따라서 높은 Q)을 갖는다.
본 발명의 한 실시예에 따르면, 복수의 평행한 하부 도전성 스트립들이 능동 소자들이 미리 형성되어 있는 반도체 기판의 상부에 형성된다. 제 1 및 제 2 수직 도전성 비아 개구들이 각각의 하부 도전성 스트립의 제 1 및 제 2 대향 에지들 위에 형성되며, 도전성 재료가 제 1 및 제 2 도전성 비아를 형성하도록 비아 개구들 내에 증착된다. 두 개의 부가적인 비아 개구들인 제 1 및 제 2 도전성 비아와 수직 정렬되어 형성되며 제 3 및 제 4 도전성 비아를 형성하도록 금속으로 충전된다. 그 후, 복수의 상부 도전성 스트립들이 형성되며, 상기 상부 도전성 스트립의 평면은, 하나의 상부 도전성 스트립의 제 1 에지가 하부 도전성 스트립의 제 1 에지 상에 위치하도록 하부 도전성 스트립의 평면을 교차하며, 두 개의 에지들은 제 1 및 제 3 도전성 비아에 의해 상호 접속된다. 상부 도전성 스트립의 제 2 에지는 다음의 평행한 하부 도전성 스트립의 제 2 에지 상에 위치되며, 상기 에지들은 제 2 및 제 4 도전성 비아에 의해 전기적으로 접속된다. 따라서 변압기의 외부 나선형 권선이 형성된다. 변압기의 내부 권선은 유사하게 형성된다. 내부 권선의 하부 세그먼트는 외부 권선의 하부 세그먼트의 상부의 적어도 하나의 금속층으로 형성되며, 내부 권선의 상부 세그먼트는 내부 권선의 상부 세그먼트 하부의 적어도 하나의 금속층이다. 변압기는 적어도 4개의 금속층(즉, 내부 및 외부 권선의 하부 세그먼트, 내부 및 외부 권선의 상부 세그먼트)으로 형성되어야 하지만, 다수의 권선 세그먼트들 사이에 하나 이상의 금속층이 제공될 수 있으며, 외부 권선의 하부 세그먼트는 부가의 권선 세그먼트가 상부에 형성된 상태로 임의의 집적 회로 금속층 상에 형성될 수 있다.
본 발명의 기술에 따른 변압기를 구성하기 위한 특정 레이아웃(layout) 및 금속화 기술들의 사용은 도전성 재료의 보다 낮은 저항 손실을 야기하며, 이에 의해 와전류 손실을 감소시키며 또한 변압기 Q 팩터를 증가시킨다. 본 발명의 한 실시예에 따르면, 다층 2중 다마신 금속화 기술이 변압기를 형성하는데 사용된다. 복수의 평행한 금속-1 러너들(metal-1 runners)이 절연 재료의 제 1 스택에 형성된다. 절연 재료들의 제 2 스택은 제 1 스택 위에 배치되며 복수의 제 1 및 제 2 비아 개구들이 내부에 형성되며, 상기 복수의 제 1 비아 개구들의 각각은 금속-1 러너의 제 1 단부에 접촉하며, 복수의 제 2 비아 개구들의 각각은 금속-1 러너의 제 2 단부에 접촉한다. 금속-2 트렌치가 제 2 스택의 하나 이상의 상부층들 내에 형성되며, 그 후 제 1 및 제 2 비아 개구 및 트렌치는 구리로 충전된다. 금속-2 러너는 금속-1 러너의 수직 평면으로부터 이격되어 배치된다. 절연층의 제 3 스택은 제 2 스택 위에 배치되며 4개의 비아 개구가 내부에 형성된다. 제 3 및 제 4 비아 개구는 각각 제 1 및 제 2 도전성 비아 중 하나와 전기적으로 접촉된다. 제 5 비아 개구는 금속-2 트렌치의 제 1 단부와 접촉하며, 제 6 비아 개구는 금속-2 트렌치의 제 2 단부와 접촉한다. 금속-3 트렌치가 형성되어 제 5 및 제 6 비아 개구의 상단부를 상호 접속하지만, 금속-3 트렌치는 두 개의 연속적인 금속-2 러너들을연결한다. 따라서, 금속-3 트렌치의 한 단부는 금속-2 러너의 제 6 비아 개구에 접속되며, 금속-3 트렌치의 다른 단부는 복수의 평행한 금속-2 러너의 다음의 금속-2 러너의 제 5 비아 개구와 접속된다. 다음, 제 3, 제 4, 제 5 및 제 6 비아 개구와 금속-3 트렌치는 구리로 충전된다. 절연층의 제 4 스택은 구조체 위에 배치되며 제 7 및 제 8 비아 개구가 내부에 형성되어 제 3 및 제 4 도전성 비아와 각각 수직으로 정렬된다. 금속-4 러너의 한 단부가 제 8 비아 개구와 접촉하며 금속-4 트렌치의 다른 단부는 복수의 평행한 금속-1 러너의 다음의 금속-1 러너의 제 7 비아 개구와 접촉하는 상태로, 금속-4 트렌치가 상부 절연 스택의 상부 부분에 형성된다. 이러한 방식으로, 금속-4 트렌치는 두 개의 연속적인 금속-1 러너들을 상호 접속한다. 금속-4 트렌치와 제 7 및 제 8 비아 개구는 구리로 충전된다. 단면도에 있어서, 최종 구조체는 도전성 재료의 두 개의 동심 직사각형들을 형성한다. 평면도에 있어서, 금속-1 및 금속-4 러너들은 각각의 금속-4 러너가 연속적인 금속-1 러너를 상호 접속시키는 나선을 형성한다. 유사하게, 금속-2 및 금속-3 러너는 각각의 금속-3 러너가 연속적인 금속-2 러너를 전기적으로 상호 접속시키는 나선을 형성한다. 최종 구조체는, 금속-1 및 금속-4 러너에 의해 형성된 외부 권선과 금속-2 및 금속-3 러너에 의해 형성된 내부 권선을 갖는 변압기를 포함한다.
본 발명은 본 발명의 상세한 설명 및 첨부 도면에 기초하여 고려할 때 보다 용이하게 이해할 수 있으며 부가의 장점 및 용도가 더욱 명백해질 것이다.
도면에 있어서, 통상의 실시예 따르면, 다수의 설명된 기기 특징부들은 실제 척도로 도시되지 않았으며, 본 발명과 관련된 특정 특징부들을 강조하기 위해 도시되었다. 도면 부호들은 도면 및 명세서에 걸쳐 유사한 요소들을 나타낸다.
하기에 설명하는 변압기를 형성하는 방법의 설명은 일반적으로 외부 및 내부 변압기 코일의 단일 권선과 관련된 소자들의 형성에 관한 것이다. 당 기술 분야의 숙련자들은 복수의 이러한 권선들이 집적 회로 기판에 동시에 형성된다는 것을 이 해할 수 있을 것이다. 그러나, 하기의 설명에서는, 또한 연속적인 권선들 사이의 상호 접속부를 빈번히 언급할 필요가 있다.
본 발명에 따른 바람직한 프로세스는, 통상적으로 복수의 능동 소자들을 포함하는 존재하는 집적 회로 기판 상부에 복수의 절연층이 형성되어 있는 도 1에 도시한 바와 같이 개시된다. 통상적으로, 종래의 제조 프로세스의 이 시점에서, 금속 상호 접속층이 상호 접속 능동 기기 영역에 형성되지 않으며, 능동 기기 영역으로의 접근을 얻기 위한 비아들 또는 윈도우들만이 형성되어 있다. 배리어층(barrier layer ; 20)이 반도체 기판의 표면 위에 위치되며, 적합하게는 탄탈(tantalum), 탄탈 니트라이드(tantalum-nitride), 티타늄(titanium) 또는 티타늄 니트라이드(titanium-nitride)로 형성된다. 다음, 비교적 낮은 유전 상수 재료의 절연층(22)이 배리어층(20) 상부에 형성된다. 저유전성 이산화 실리콘, 블랙 다이아몬드 및 코랄(coral)이 절연층(22)에 있어 적합한 재료이다. 이산화 실리콘의 비유전 상수(relative dielectric constant)는 약 3.9이다. 따라서, 낮은 비유전 상수는 일반적으로 약 3.0 미만으로 고려된다. 낮은 유전 상수 재료는 층간 커패시턴스를 감소시키며, 따라서 유전층에 인접한 금속 상호 접속부 상에 전달되는 신호들 사이의 전위 누화를 감소시킨다. 배리어층(20) 및 절연층(22)은 화학 기상 증착에 의해 형성될 수 있다.
양호한 실시예에서, 절연층(22) 위에 위치되는 층(24)은 이산화 실리콘의 하드 마스크(hard mask)를 포함한다. 하드 마스크 하부에 층 또는 층들을 에칭하기 위해, 포토레지스트(photoresist) 재료가 하드 마스크 위에 인가되며, 포토레지스트는 패터닝(patterned)되며, 다음 패턴은 포토레지스트로부터 하드 마스크로 전사된다. 포토레지스트는 제거되며, 하드 마스크 패턴을 사용하여 에칭 작업이 수행된다. 이러한 프로세스는 에칭된 특징부들의 양호한 치수 제어를 유리하게 제공한다. 하드 마스크 대신에, 통상적인 포토레지스트 패터닝 및 에칭 작업이 사용될 수 있다. 어떤 경우든, 도 2에 도시한 바와 같이, 윈도우 또는 트렌치(30)가 적절한 에칭제들을 사용하여 배리어층(20), 절연층(22) 및 하드 마스크층(24)에 형성된다. 평면도에서, 트렌치(30)는 원형 또는 타원형이다. 일반적으로, 패터닝 및 에칭 작업은 첨예한 코너를 갖는 구조 형상의 형성을 허용하지 않으며, 따라서 상부로부터 볼 때, 윈도우 및 트렌치는 통상적으로 원형, 타원형이며, 또는 비교적 직선형 에지들 및 상기 에지들 사이에 둥근 코너들을 갖는다.
도 3을 참조하면, 배리어 및 시드층(seed layer ; 32)이 증착된다. 통상적으로, 이는 두 개의 단계들로 성취된다. 먼저, 배리어 재료가 트렌치(30) 내로 스퍼터링된다. 탄탈, 탄탈 니트라이드, 티타늄 및 티타늄 니트라이드가 배리어층에 적절한 재료이다. 다음, 얇은 구리 시드층이 적합하게는 스퍼터링에 의해 증착된다. 시드층은 전기 도금 구리에 대한 개시층으로서 필요하다. 배리어 재료 및 배리어의 시드 재료와 시드층(32) 모두는 또한 종래의 화학 기상 증착 및 전기 도금 프로세스에 의해 증착될 수 있다. 금속-1 러너층(34)이 적합하게는 구리를 전기 도금함으로써 형성된다. 전기 도금은 비교적 적은 비용으로 낮은 온도에서 수행될 수 있기 때문에 특히 유리하다. 저온 증착 특징은 불순물 프로파일의 변경을 방지하기 때문에 유리하다. 그 후, 기판은 금속-1 러너(34) 내부를 제외한 모든 영역으로부터 전기 도금 구리를 제거하기 위해 화학 기계적으로 연마된다. 절연층 내에 구리층을 증착하기 위한 이러한 프로세스는 다마신 프로세스로서 알려져 있다. 이는 비아 및 상호 접속부가 두 개의 개별 단계에서 형성되는 종래의 금속 패터닝 및 에칭 프로세스에서 유발되는 편차를 배제하기 때문에 우수한 치수 제어를 제공한다.
특정 회로 구조들에 있어서, 금속-1 러너(34)를 기판의 기초 영역에 연결하는 것이 필요할 수 있다. 예를 들면, 금속-1 러너의 한 단부는 회로의 다른 소자에 대한 접속을 위한 변압기 터미널로서 기능할 수 있다. 이는 금속-1 러너의 한 단부를 기초 기기 영역에 접속하는 비아 개구를 먼저 형성함으로써 2중 다마신 프로세스에 의해 성취될 수 있다. 제 2 단계에서는 트렌치(30)를 형성하며, 제 3 단계에서는 도전성 비아 및 금속-1 러너(34)를 형성하도록 비아 개구 및 트렌치(30)를 동시에 충전한다. 따라서, 이러한 기술에 의해 금속-1 러너는 기초 디바이스 영역에 접속된다.
본 발명은 금속-1 층에 형성된 외부 권선의 하부 세그먼트(및 금속-4 층에 형성된 그의 상부 권선 세그먼트)가 도시된 도면에 설명되고 도시되어 있으며, 따라서 금속-1 러너를 참조하여 설명하지만, 본 발명의 사상은 금속층(1) 상부의 금속층에 하부 권선 세그먼트를 형성하는데 적용될 수 있다. 예를 들면, 외부 권선의 하부 권선 세그먼트는 금속-2 러너로 형성될 수 있으며, 상부 권선 세그먼트는 금속-5 러너로 형성될 수 있다. 유사하게, 내부 권선 상부 및 하부 금속 세그먼트는, 상기 세그먼트들이 외부 권선 상부 및 하부 세그먼트 사이에 형성되는 한, 다양한 층으로 형성될 수 있다.
도 4에 도시한 바와 같이, 금속-1 러너(34) 및 층들(20, 22, 24)의 인접 영역들 위에 제 2의 4층 스택이 형성된다. 4층 스택의 하부층은 도시된 바와 같은 배리어층(40)(적합하게는 티타늄 니트라이드인)을 포함한다. 적합하게는 비교적 낮은 유전 상수를 갖는 절연층(42)이 배리어층(40) 상부에 형성되며 낮은 유전 상수의 이산화 실리콘, 블랙 다이아몬드 또는 코랄을 포함한다. 낮은 유전 상수 재료의 사용은 층간 커패시턴스 및 따라서 층간 누화를 감소시키는데 유리하지만, 절연층(42)이 저유전성 재료를 포함해야 할 필요는 없다. 예를 들면 실리콘 니트라이드로 형성된 에칭 중단층(48)이 절연층(42) 위에 형성된다. 적합하게는 낮은 유전 상수를 갖는 또 다른 절연층(50)이 에칭 중단층(48) 위에 형성된다. 하드 마스크층(52)이 절연층(50) 위에 형성된다. 논의된 바와 같이, 종래의 포토레지스트, 마스킹 및 패터닝 프로세스가 하드 마스크층(52) 대신에 사용될 수 있다.
도 5를 참조하면, 하드 마스크층(52)을 사용하는 마스킹 단계는 2차 레벨 비아 개구들(60, 62)이 형성되는 영역을 규정한다. 규정된 패턴을 사용하여, 다음, 2차 레벨 비아 개구들(60, 62)은 배리어층(40)에 하향으로 에칭된다. 다음, 부가의 에칭 단계가 비아 개구들(60, 62)의 베이스로부터 배리어층(40)을 제거하는데 사용된다. 제조 프로세스의 이러한 시점에서, 상기 레벨에서 비아 개구를 또한 필요로 하는 집적 회로의 다른 영역이 존재할 수 있으며, 따라서 비아 개구들(60, 62)과 동시에 형성될 수 있다. 일반적으로, 변압기와 연관된 임의의 층들이 형성되는 경우에, 집적 회로의 다른 영역들에 요구되는 비아 개구들 및 트렌치들이 동시에 형성된다. 따라서, 본 발명의 방법은 집적 회로 형성 프로세스에 임의의 부가의 마스킹 단계를 부가하지 않는다. 단지, 비아를 사용하는 마스크 내의 변압기 구조체를 위한 부가의 영역을 형성하여 집적 회로 전체에 걸쳐 상호 접속하기만 하면 된다.
도 6에 또한 도시한 바와 같이, 트렌치(63)가 형성되어, 에칭 중단층(48)까지 하향으로 연장된다. 양호한 실시예에서, 에칭 중단층(48)에서 에칭 프로세스를 효과적으로 중단하기 위해, 에칭 프로세스는 재료로부터 에칭되는 부산물을 분석하도록 모니터링된다. 이 경우, 에칭 중단층(48)의 재료가 검출될 때, 에칭 프로세스는 종료된다. 이 결과, 트렌치(63)는 마스크층(52) 및 절연층(50)을 통해 하향으로 연장되어, 에칭 중단층(48) 내에서 종료된다. 도 12의 최종 구조체에서 알 수 있는 바와 같이, 적합하게는 트렌치(63)는 금속-1 러너(34)의 수직 평면으로부터 편위되어, 트렌치(63)의 수직 평면은 금속-1 러너(34)의 수직 평면 후방에 위치된다.
배리어 및 시드층(64)은 비아 개구들(60, 62) 및 트렌치(63) 내에 증착된다. 프로세스 및 재료들은 도 3의 배리어 및 시드층(32)과 관련하여 설명한 것과 동일하다. 도 7에 도시한 바와 같이, 그 후 구리가 비아 개구들(60, 62) 및 트렌치(63) 내에 적합하게 전기 도금되며, 그 후 화학적 및 기계적 연마 작업에 의해 상부 표면을 평탄화한다. 이 시점에서, 비아 개구(60, 62)의 하부 부분의 두 개의 구리 영역은 도전성 비아(65, 66)로서 칭한다. 비아 개구(60, 62)의 상부 영역{즉, 트렌치(63)와 동일한 수평 평면}에서의 구리 재료는 각각 금속-2 비아층(67, 68)으로서 칭한다. 트렌치(63) 내의 구리 재료는 금속-2 러너(69)로서 칭한다.
도 8에 도시한 바와 같이, 기존 층들 위에 다층 스택이 형성되며, 적합하게는 개별층의 재료는 도 4와 관련하여 설명한 다층 스택에 사용된 재료들과 동일하다. 특히, 형성된 층들은, 순차적으로, 배리어층(70), 절연층(72)(적합하게는, 낮은 유전 상수를 갖는 재료를 포함하는), 에칭 중단층(74), 절연층(76)(또한 적합하게는, 낮은 유전 상수 재료를 포함하는), 및 하드 마스크층(78)을 포함한다.
도 9에 도시한 바와 같이, 하드 마스크층(78)은 4개의 비아 개구들을 형성하도록 패터닝되며 에칭된다. 두 개의 비아 개구들(80, 81)이 하드 마스크층(78)으로부터 배리어층(70)의 상부 표면으로 각각 금속-2 비아층들(67, 68)과 실질적으로 수직 정렬되어 하향으로 연장된다. 두 개의 부가의 비아 개구들(82, 83)은 하드 마스크층(78)으로부터 금속-2 러너(69)의 단부 영역들(84, 85)과 수직 정렬되어 하향으로 연장된다. 금속-2 러너는 금속-1 러너(34)의 후방의 평면에 위치하며, 따라서 비아 개구들(82, 83)은 비아 개구들(80, 81)의 후방의 수직 평면에 위치한다는 것을 상기한다. 한 실시예에서, 비아 개구들(80, 81, 82, 83)은 도 9의 수평 치수와 동일한 크기를 갖는다. 다음, 비아 개구들(80, 81, 82, 83)의 하부에서의 노출 배리어층(70)이 부가의 에칭 단계에서 제거된다. 하드 마스크층(78)은, 하드 마스크층(78)으로부터 에칭 중단층(74)의 상부 표면으로 수직으로 연장되는 트렌치(87)를 형성하도록 다시 패터닝되며 에칭된다. 도 12의 평면도로부터 알 수 있는 바와 같이, 트렌치(87)는 금속-2 러너(69)의 수직 평면을 교차하는 수직 평면에 위치한다. 따라서, 트렌치(87)는 두 개의 연속적인 평행한 금속-2 러너(69)를 상호 접속하기 위해 금속-2 러너(69)의 수직 평면으로부터 후방으로 연장된다.
그 후, 배리어층(90)이 4개의 비아 개구들(80, 81, 82, 83) 및 트렌치(87)의 내부 표면들에 적용된다. 다음, 금속이 비아 개구들(80, 81, 82, 83) 및 트렌치(87) 내에 증착 또는 전기 도금된다. 따라서, 도전성 비아들(92, 94)이 비아 개구들(80, 81) 내에 각각 형성된다. 비아 개구들(82, 83)의 하부 부분의 두 개의 도전성 영역들은 각각 도전성 비아들(96, 98)로서 칭한다. 비아 개구들(82, 83)의 상부 영역의 도전성 재료는 금속-3 비아층(100, 102)으로서 각각 칭한다. 트렌치(87) 내의 도전성 재료는 금속-3 러너(104)로서 칭한다. 최종 구조체는 도 10에 도시되어 있지만, 금속-3 러너(104)가 도 10에는 필수적으로 나타내지 않은, 두 개의 연속 금속-2 러너(69)를 상호 접속시킨다는 것을 또한 주목한다. 도 12의 평면도에 따르면, 금속-3 러너(104)의 단부는 제 1 수직 평면의 도전성 비아(98) 및 금속-2 러너(69)와 전기 접촉하며, 금속-3 러너(104)의 다른 단부는, 제 1 수직 평면 후방의 제 2 수직 평면에 있는 다음의 후방 금속-2 러너(69)의 도전성 비아(96)와 전기 접촉한다.
본 발명의 변압기의 형성을 완료하기 위해, 절연층의 다른 스택이 도 10의 구조체의 상부 표면에 증착된다. 도 11에 도시한 바와 같이, 상기 절연층의 스택은 배리어층(110), 유전층(112)(적합하게는 비교적 낮은 유전 상수를 갖는 재료로 형성된), 에칭 중단층(114)(적합하게는 실리콘 니트라이드로 형성된), 유전층(116)(적합하게는 비교적 낮은 유전 상수를 갖는 재료로 형성된), 및 하드 마스크층(118)을 포함한다. 하드 마스크층(118)으로 마스킹된 패턴을 사용하는 패터닝 및 에칭 프로세스는, 하드 마스크(118)로부터 배리어층(110)의 상부 표면으로 하향으로 연장되며 도전성 비아들(92, 94)과 실질적으로 수직 정렬되는 한 쌍의 비아 개구를 형성한다. 그 후, 한 쌍의 비아 개구들의 하부에서의 배리어층(110)의 노출부가 제거된다. 제 2 마스킹 및 에칭 단계에서, 한 쌍의 비아 개구들 사이로 연장되며 에칭 중단층(114)의 상부 표면에 인접한 하부면을 갖는 트렌치가 형성된다. 도 11에 도시한 배리어층(120)은 한 쌍의 비아 및 트렌치의 내부 표면상에 적층된다. 금속, 적합하게는 구리가 증착되어 도전성 비아들(122, 124) 및 상기 비아들과 수직으로 정렬된 금속-4 비아층들(126, 128)을 각각 형성한다. 도 11에 도시한 도전성 비아의 두 개의 스택을 통해 두 개의 연속적인 금속-1 러너를 상호 접속하기 위해 상호 접속 금속-4 러너(130)가 또한 형성된다. 따라서, 금속-4 러너(130)의 한 단부는 도전성 비아(124), 및 금속-1 러너(34)에 접속된 금속-4 비아층(128)과 동일 수직 평면 상에 위치하며, 금속-4 러너의 다른 단부는 금속-4 비아층(126), 및 복수의 평행한 금속-1 러너(34)의 다음의 금속-1 러너(34)에 접속된 도전성 비아(122)에 접속된다.
도 11에 따르면, 변압기는 외부 및 내부 권선을 형성하는 두 개의 동심 폐다각형들(도 11의 직사각형)로서 도시되어 있다. 본 발명의 사상에 따라 구성된 변압기의 평면도는 도 12에 도시하며, 다양한 변압기 소자들의 3차원 방위를 나타낸다. 두 개의 연속적인 평행한 금속-1 러너(34)는 수직 도전성 구조체(130, 132)를 통해 사선형 금속-4 러너(126)에 의해 상호 접속된다. 상기 수직 도전성 구조체(132)는 도전성 비아(65), 금속-2 비아층(67), 도전성 비아(92), 도전성 비아(122) 및 금속-4 비아층(126)을 포함한다. 수직 도전성 구조체(130)는 도전성 비아(66), 금속-2 비아층(68), 도전성 비아(94), 도전성 비아(124) 및 금속-4 비아층(128)을 포함한다. 유사하게, 두 개의 연속적인 평행한 금속-2 러너들(69)은 수직 도전성 구조체(136, 138)를 통해 사선형 금속-3 러너(104)에 의해 상호 접속된다. 수직 도전성 구조체(138)는 도전성 비아(96)와 금속-3 비아층(100)을 포함한다. 수직 도전성 구조체(136)는 도전성 비아(98) 및 금속-3 비아층(102)을 포함한다.
복수의 금속-1 러너들(34) 및 복수의 금속-4 러너들(126)은 다양한 다른 방위들 및 상호 접속 구성들을 취할 수 있다. 예를 들면, 각각의 금속-1 러너(34)와 금속-4 러너(126) 사이의 각도는 평면도에서 지그재그 패턴을 형성하도록 90°이상으로 형성될 수 있다. 도 13을 참조한다. 대안으로서, 금속-1 러너(34) 및 금속-4 러너(126) 모두는 L 형상일 수 있으며, 한 러너의 짧은 레그가 다음의 러너의 기다란 레그에 접속되도록 상호 접속될 수 있다. 도 14를 참조한다. 통상적으로, 금속-2 러너(69) 및 금속-3 러너(104)를 포함하는, 변압기 2차 권선은 1차 권선과 동일한 형상 및 방위를 갖는다. 도 12, 도 13 및 도 14를 참조한다.
변압기의 외부 및 내부 권선(그 중 하나는 1차 권선으로서 작동할 수 있으며, 다른 하나는 2차 권선으로서 작동할 수 있는) 사이의 권수비는 연속적인 금속-1 러너(34) 사이의 거리에 대한 연속적인 금속-2 러너(69) 사이의 거리를 변경함으로써 변형될 수 있으므로, 금속-2 러너(69) 및 금속-3 러너(104)를 포함하는 다수 또는 소수의 코일 또는 권선부가 연속적인 금속-1 러너(34) 사이에 배치된다.
본원의 도면 및 명세서는 집적 회로의 금속-1 및 금속-4 층의 외부 권선의 하부 및 상부 금속층의 배치를 도시하였지만, 본 발명의 특징은, 변압기 구조체가 다른 금속층들에 걸치도록, 예를 들면 외부 권선의 하부 세그먼트가 금속-2 층 및 금속 5-층 내의 세그먼트내에 배치될 수 있도록 적용될 수 있다. 내부 권선은 유사하게 외부 권선이 걸쳐 있는 금속층들 사이의 임의의 수의 금속층들에 걸친다. 상이한 금속층들이 걸쳐 있는 다른 실시예들이 본 발명의 범주 내에 고려된다.
유리하게, 본 발명의 사상에 따라 형성된 다층 변압기는 통상의 CMOS 백플로우(back flow)(즉, 상호 접속) 처리와 호환 가능하며, CMOS 디바이스들을 제조하는 프로세스 중에 임의의 부가의 마스킹 단계를 필요로 하지 않는다. 도전성 구조체는 구리로 형성되기 때문에, 최종 도전체는 알루미늄으로 형성된 도전체 보다 비교적 낮은 저항을 가지며, 따라서 높은 Q를 갖는다. 내부 권선은 외부 권선 내에 완전히 포위되어, 비교적 높은 결합 팩터를 초래한다. 상술한 처리 단계들에 의해 설명한 바와 같이, 변압기는 다른 능동 소자들과의 온-칩형 또는 공통 기판 상에 구성된 다중 모듈 디바이스의 부분으로서 매우 일체화 가능하다. 변압기 작동을 제공하기 위한 동시 용도로 일반적으로 두 개의 권선들이 설계되지만, 인덕터로서 개별적으로 사용될 수도 있다.
본 발명에 따른 변압기의 외부 및 내부 권선의 형성은 다마신 프로세스를 사용하여 설명하였지만, 본 발명은 이에 한정되지 않는다. 변압기 권선은 또한, 상부 및 하부 권선 세그먼트를 형성하는 금속층이 적어도 3개의 금속층들에 걸쳐 있는 수직 비아에 의해 상호 접속된, 즉 적어도 하나의 금속층은 상부 또는 하부 권선 세그먼트를 형성하는데 사용되지 않는, 종래의 금속 증착 및 에칭 작업을 사용하여 형성될 수 있다.
반도체 기판 상에 박막 다층의 하이 Q 변압기를 형성하는데 유용한 구조 및 프로세스를 설명하였다. 본 발명의 특정 적용을 설명하였지만, 본원에 개시된 원리는 본 발명을 다양한 방식 및 다양한 회로 구조체에 실시하기 위한 기초를 제공한다. 변압기 권선을 형성하기 위한 임의의 두 개의 금속층들의 사용을 포함하는 다수의 변형예가 본 발명의 범주 내에서 가능하다. 본 발명은 하기의 청구범위에 의해서만 한정된다.
본 발명에 따르면, 변압기 코어 영역은 종래의 변압기 보다 크며, 높은 인덕턴스 값 및 높은 Q 성능 지수를 제공한다. 또한, 본 발명에 따라 형성된 변압기는 집적 회로의 비교적 콤팩트한 영역에서 바람직한 낮은 저항(따라서 높은 Q)을 갖는다.
Claims (43)
- 내부 권선 및 외부 권선을 포함하는 집적 회로 구조체 형성 방법에 있어서,상부 표면을 갖는 반도체 기판을 형성하는 단계;상기 외부 권선을 형성하는 단계로서,각각이 복수의 평행한 도전성 스트립들을 포함하는 제 1 상부 및 제 1 하부 도전체 층들을 상기 상부 표면 위에 형성하는 단계; 및상기 제 1 상부 도전체층에서의 도전성 스트립들이 2개의 제 1 하부 도전성 스트립들을 상호 접속하는 나선형 인덕터 구조체를 형성하기 위해 상기 제 1 상부 및 상기 제 1 하부 도전체 층을 상호 접속시키는 단계를 포함하고,상기 제 1 상부 및 상기 제 1 하부 도전체 층들 간에 적어도 하나의 비접속 도전체 층이 존재하는, 상기 외부 권선 형성 단계; 및상기 내부 권선을 형성하는 단계로서,각각이 복수의 평행한 도전성 스트립들을 포함하는 제 2 상부 및 제 2 하부 도전체 층을 상기 제 1 상부 및 상기 제 1 하부 도전체 층들 사이에 형성하는 단계; 및상기 제 2 상부 도전체 층에서의 도전성 스트립들이 2개의 제 2 하부 도전성 스트립들을 상호 접속하는 나선형 인덕터 구조를 형성하기 위해 상기 제 2 상부 및 상기 제 2 하부 도전체 층들을 상호 접속하는, 상기 내부 권선 형성 단계를 포함하는, 집적 회로 구조체 형성 방법.
- 제 1 항에 있어서,상기 제 1 상부 및 제 1 하부 도전체 층들 각각은 복수의 제 1 상부 및 제 1 하부 도전성 스트립들을 포함하고,상기 복수의 제 1 상부 및 상기 제 1 하부 도전성 스트립들은 교차하는 수직 평면들에 위치하고,상기 복수의 제 1 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부는 상기 복수의 제 1 하부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부 위에 위치하고,상기 복수의 제 1 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 2 단부는 상기 복수의 제 1 하부 도전성 스트립들 중 제 2 도전성 스트립의 제 2 단부 위에 위치하고,상기 복수의 제 1 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부와 상기 복수의 제 1 하부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부를 상호 접속시키기 위한 실질적으로 수직인 제 1 도전성 비아(via)를 형성하는 단계, 및상기 복수의 제 1 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 2 단부와 상기 복수의 제 1 하부 도전성 스트립들 중 제 2 도전성 스트립의 제 2 단부를 상호 접속시키기 위한 실질적으로 수직인 제 2 도전성 비아를 형성하는 단계를 더 포함하는, 집적 회로 구조체 형성 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 2 상부 및 제 2 하부 도전체 층들 각각은 복수의 제 2 상부 및 제 2 하부 도전성 스트립들을 포함하고,상기 복수의 제 2 상부 및 제 2 하부 도전성 스트립들은 교차하는 수직 평면들에 위치하고,상기 복수의 제 2 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부는 상기 복수의 제 2 하부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부 위에 위치하고,상기 복수의 제 2 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 2 단부는 상기 복수의 제 2 하부 도전성 스트립들 중 제 2 도전성 스트립의 제 2 단부 위에 위치하고,상기 복수의 제 2 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부와 상기 복수의 제 2 하부 도전성 스트립들 중 제 1 도전성 스트립의 제 1 단부를 상호 접속하기 위한 실질적으로 수직인 제 1 도전성 비아를 형성하는 단계, 및상기 복수의 제 2 상부 도전성 스트립들 중 제 1 도전성 스트립의 제 2 단부와 상기 복수의 제 2 하부 도전성 스트립들 중 제 2 도전성 스트립의 제 2 단부를 상호 접속하기 위한 실질적으로 수직인 제 2 도전성 비아를 형성하는 단계를 더 포함하는, 집적 회로 구조체 형성 방법.
- 삭제
- 삭제
- 반도체 기판 내에 다층 변압기를 형성하는 방법에 있어서,반도체 기판을 제공하는 단계;상기 반도체 기판 위에 제 1 절연층을 형성하는 단계;상기 제 1 절연층에 복수의 평행한 제 1 레벨 금속 러너(runner)들을 형성하는 단계;상기 제 1 절연층 위에 제 2 절연층을 형성하는 단계;상기 제 2 절연층 내에 복수의 제 1 및 제 2 도전성 비아들을 형성하는 단계로서, 기판 하단부에서, 상기 복수의 제 1 및 제 2 도전성 비아들의 각각은 상기 복수의 제 1 레벨 금속 러너들의 각각의 제 1 단부 및 제 2 단부와 각각 전기적으로 접촉하는, 상기 복수의 제 1 및 제 2 도전성 비아들 형성 단계;상기 제 2 절연층의 상부 부분에 복수의 제 2 레벨 금속 러너들을 형성하는 단계;상기 제 2 절연층 위에 제 3 절연층을 형성하는 단계;상기 제 3 절연층 내에 복수의 제 3, 제 4, 제 5, 및 제 6 도전성 비아들을 형성하는 단계로서, 상기 복수의 제 3 및 제 4 도전성 비아들의 각각은 실질적으로 수직 정렬되고 상기 복수의 제 1 및 제 2 도전성 비아들 중 하나와 각각 전기적으로 접촉하며, 상기 복수의 제 5 및 제 6 도전성 비아들의 각각은 상기 복수의 제 2 레벨 금속 러너들의 각각의 제 1 단부 세그먼트 및 제 2 단부 세그먼트와 각각 전기적으로 접촉하는, 상기 복수의 제 3, 제 4, 제 5, 및 제 6 도전성 비아들 형성 단계;상기 제 5 및 제 6 도전성 비아들을 상호 접속시키는 복수의 평행한 제 3 레벨 금속 러너들을 기판 상단부에 형성하는 단계로서, 상기 복수의 제 3 레벨 금속 러너들은 상기 제 3 절연층의 상부 부분에 형성되는, 상기 제 3 레벨 금속 러너들 형성 단계;상기 제 3 절연층 위에 제 4 절연층을 형성하는 단계;상기 제 4 절연층 내에 복수의 제 7 및 제 8 도전성 비아들을 형성하는 단계로서, 상기 복수의 제 7 및 제 8 도전성 비아들의 각각은 실질적으로 수직 정렬되고 상기 복수의 제 3 및 제 4 도전성 비아들 중 하나와 각각 전기적으로 접촉하는, 상기 복수의 제 7 및 제 8 도전성 비아들 형성 단계; 및상기 제 7 및 제 8 도전성 비아들을 상호 접속시키는 복수의 평행한 제 4 레벨 금속 러너들을 상기 기판 상단부에 형성하는 단계로서, 상기 복수의 제 4 레벨 금속 러너들은 상기 제 4 절연층의 상부 부분에 형성되는, 상기 제 4 레벨 금속 러너 형성 단계를 포함하고,상기 복수의 제 4 레벨 금속 러너들의 각각은 연속적인 제 1 레벨 금속 러너들을 교차하고, 제 4 레벨 금속 러너들의 제 1 단부는 상기 제 1, 제 3, 및 제 7 도전성 비아들을 경유하여 제 1의 제 1 레벨 금속 러너의 상기 제 1 단부에 전기적으로 접속되고, 상기 제 4 레벨 금속 러너의 제 2 단부는 상기 제 2, 제 4, 및 제 8 도전성 비아들을 경유하여 제 2의 제 1 레벨 금속 러너의 상기 제 2 단부에 전기적으로 접속되며,상기 복수의 제 3 레벨 금속 러너들의 각각은 연속적인 제 2 레벨 금속 러너들을 상호 접속시키고, 제 3 레벨 금속 러너의 제 1 단부는 상기 제 5 도전성 비아을 경유하여 제 1의 제 2 레벨 금속 러너의 상기 제 1 단부에 전기적으로 접속되고, 상기 제 3 레벨 금속 러너의 제 2 단부 세그먼트는 상기 제 6 도전성 비아들을 경유하여 제 2의 제 2 레벨 금속 러너의 상기 제 2 단부 세그먼트에 전기적으로 접속되는, 반도체 기판 내에 다층 변압기를 형성하는 방법
- 삭제
- 삭제
- 반도체 기판 내에 적어도 두 개의 다층 동심 코일들을 형성하는 방법에 있어서,반도체 기판을 제공하는 단계;상기 반도체 기판 위에 층들의 제 1 스택을 형성하는 단계;동심 축을 따라 상기 층들의 제 1 스택 내에 실질적으로 평행한 복수의 제 1 트렌치들을 형성하는 단계;복수의 제 1 레벨 금속 러너들을 형성하기 위해 상기 복수의 제 1 트렌치들의 각각 내에 도전성 재료를 형성하는 단계;상기 층들의 제 1 스택 상부에 위치하는 층들의 제 2 스택을 형성하는 단계;상기 층들의 제 2 스택 내에 복수의 제 1 및 제 2 비아 개구들을 형성하는 단계로서, 상기 복수의 제 1 및 제 2 비아 개구들의 각각은 상기 복수의 제 1 레벨 금속 러너들 각각의 제 1 단부 및 제 2 단부와 각각 접촉하는, 상기 제 1 및 제 2 비아 개구들 형성 단계;상기 층들의 제 2 스택의 미리 결정된 수의 층들 내에 상기 복수의 제 1 트렌치들로부터 수직으로 배치되는 복수의 실질적으로 평행한 제 2 트렌치들을 형성하는 단계로서, 상기 복수의 제 2 트렌치들의 수평 평면은 상기 복수의 제 1 트렌치들의 수평 평면에 실질적으로 평행하는, 상기 제 2 트렌치들 형성 단계;제 1 및 제 2 도전성 비아들을 형성하기 위해 상기 복수의 제 1 및 제 2 비아 개구들 내에 도전성 재료를 형성하고, 복수의 제 2 레벨 금속 러너들을 형성하기 위해 상기 복수의 제 2 트렌치들 내에 도전성 재료를 형성하는 단계;상기 층들의 제 2 스택 상부에 위치한 층들의 제 3 스택을 형성하는 단계;상기 층들의 제 3 스택 내에 유사한 복수의 제 3, 제 4, 제 5, 및 제 6 비아 개구들을 형성하는 단계로서, 상기 복수의 제 3 및 제 4 비아 개구들의 각각은 상기 복수의 제 1 및 제 2 도전성 비아들 중 하나와 각각 수직 정렬되며, 상기 복수의 제 5 및 제 6 비아 개구들의 각각은 상기 복수의 제 2 레벨 금속 러너들 각각의 제 1 단부 및 제 2 단부와 각각 수직 정렬되는, 상기 제 3, 제 4, 제 5, 및 제 6 비아 개구들 형성 단계;상기 층들의 제 3 스택의 미리 결정된 수의 층들 내에 실질적으로 평행한 복수의 제 3 트렌치들을 형성하는 단계로서, 상기 복수의 제 3 트렌치들의 각각은 상기 복수의 제 2 레벨 금속 러너들 중 다음의 평행한 하나와 정렬되는 제 5 비아 개구를 갖는 상기 복수의 제 2 레벨 금속 러너들 중 하나와 정렬되는 제 6 비아 개구를 상호 접속하는, 상기 복수의 제 3 트렌치들 형성 단계;복수의 제 3 및 제 4 도전성 비아들을 형성하고, 제 5 및 제 6 도전성 비아들 및 그와 전기적으로 접촉하는 복수의 제 3 레벨 금속 러너들을 형성하기 위해 상기 복수의 제 3, 제 4, 제 5, 및 제 6 비아 개구들 및 상기 복수의 제 3 트렌치들 내에 도전성 재료를 형성하는 단계;상기 층들의 제 3 스택 상부에 위치한 층들의 제 4 스택을 형성하는 단계;상기 층들의 제 4 스택 내에 유사한 복수의 제 7 및 제 8 비아 개구들을 형성하는 단계로서, 상기 복수의 제 7 및 제 8 비아 개구들의 각각은 상기 복수의 제 3 및 제 4 도전성 비아들 중 하나와 각각 수직으로 정렬되는, 상기 제 7 및 제 8 비아 개구들 형성 단계;상기 층들의 제 4 스택의 미리 결정된 수의 층들 내에 실질적으로 평행한 유사한 복수의 제 4 트렌치들을 형성하는 단계로서, 상기 복수의 제 4 트렌치들의 각각은 상기 복수의 제 1 레벨 금속 러너들 중 다음의 평행한 하나와 정렬되는 제 7 비아 개구를 갖는 상기 복수의 제 1 레벨 금속 러너들 중 하나와 정렬되는 제 8 비아 개구를 상호 접속하고, 상기 복수의 제 4 트렌치들의 수평 평면은 상기 복수의 제 1 레벨 금속 러너들의 수평 평면에 평행한, 상기 복수의 제 4 트렌치들 형성 단계; 및복수의 제 7 및 제 8 도전성 비아들 및 그와 전기적으로 접촉하는 복수의 제 4 레벨 금속 러너들을 형성하기 위해 상기 복수의 제 7 및 제 8 비아 개구들 및 상기 복수의 제 3 트렌치들 내에 도전성 재료를 형성하는 단계를 포함하고,상기 복수의 제 4 레벨 금속 러너들 중 하나는 상기 제 4 레벨 금속 러너의 제 1 단부에 상기 복수의 제 1, 제 3, 및 제 7 도전성 비아들 중 하나를 경유하여, 그리고 상기 제 4 레벨 금속 러너의 제 2 단부에 상기 복수의 제 2, 제 4, 및 제 8 도전성 비아들 중 하나를 경유하여, 두 개의 연속적인 제 1 레벨 금속 러너들 사이에 전기적으로 접속되며,상기 복수의 제 3 레벨 금속 러너들 중 하나는 상기 제 3 레벨 금속 러너의 제 1 단부에서의 상기 복수의 제 5 도전성 비아들 중 하나를 경유하여, 그리고 상기 제 3 레벨 금속 러너의 제 2 단부에서의 상기 복수의 제 6 도전성 비아들 중 하나를 경유하여, 두 개의 연속적인 제 2 레벨 금속 러너들 사이에에 전기적으로 접속되는, 반도체 기판 내에 적어도 두 개의 다층 동심 코일들을 형성하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 11 항에 있어서,상기 복수의 제 1, 제 2, 제 3 및 제 4 레벨 금속 러너들의 각각은 상기 반도체 기판의 평면도에서 볼 때 L형 구조체를 포함하고,상기 각각의 L형 구조체는 짧은 레그 세그먼트 및 긴 레그 세그먼트를 포함하는, 반도체 기판 내에 적어도 두 개의 다층 동심 코일들을 형성하는 방법.
- 제 37 항에 있어서,상기 복수의 제 1 레벨 금속 러너들 중 하나의 짧은 레그 세그먼트는 상기 제 2, 제 4, 및 제 8 도전성 비아들을 통해 상기 복수의 제 4 레벨 금속 러너들 중 인접한 하나의 긴 레그 세그먼트에 전기적으로 접속되고,상기 복수의 제 2 레벨 금속 러너들 중 하나의 짧은 레그 세그먼트는 상기 제 6 도전성 비아를 통해 상기 복수의 제 3 레벨 금속 러너들 중 인접한 하나의 긴 레그 세그먼트에 전기적으로 접속되는, 반도체 기판 내에 적어도 두 개의 다층 동심 코일들을 형성하는 방법.
- 제 11 항에 있어서,상기 복수의 제 1 레벨 금속 러너들 중 하나를 포함하는 평면과 상기 제 4 레벨 금속 러너들 중 하나를 포함하는 평면은 예각으로 교차하고,상기 복수의 제 2 레벨 금속 러너들 중 하나를 포함하는 평면과 상기 제 3 레벨 금속 러너들 중 하나를 포함하는 평면은 예각으로 교차하는, 반도체 기판 내에 적어도 두 개의 다층 동심 코일들을 형성하는 방법.
- 제 11 항에 있어서,상기 복수의 상호 접속된 제 1 레벨 금속 러너들 및 제 4 레벨 금속 러너들은 0이 아닌 인덕턴스(inductance)를 갖는 제 1 나선형 구조체를 형성하고,상기 복수의 상호 접속된 제 2 레벨 금속 러너들 및 제 3 레벨 금속 러너들은 0이 아닌 인덕턴스를 갖는 제 2 나선형 구조체를 형성하며,상기 제 1 및 제 2 나선형 구조체들에 의해 발생된 자기장들은 변압기 작동을 발생시키는, 반도체 기판 내에 적어도 두 개의 다층 동심 코일들을 형성하는 방법.
- 제 11 항에 있어서,상기 반도체 기판은 복수의 금속층들을 구비하고,상기 복수의 제 1 레벨 금속 러너들은 상기 복수의 금속층들 중 하나 내에 형성되고,상기 복수의 제 4 금속 러너들은 상기 복수의 제 1 레벨 금속 러너들 상부에 적어도 3개의 금속층들로 형성되고,상기 복수의 제 2 레벨 금속 러너들은 상기 복수의 제 1 및 제 4 레벨 금속 러너들 사이의 상기 복수의 금속층들 중 하나 내에 형성되며,상기 복수의 제 3 금속 러너들은 상기 복수의 제 2 레벨 금속 러너들 상부에 적어도 하나의 층으로 형성되는, 반도체 기판 내에 적어도 두 개의 다층 동심 코일들을 형성하는 방법.
- 집적 회로 구조체에 있어서,반도체 기판;외부 코일; 및상기 외부 코일의 내부 내에 배치된 내부 코일을 포함하고,상기 외부 코어는,상기 반도체 기판 상부에 위치하는 복수의 평행한 제 1 도전성 스트립들;상기 복수의 제 1 도전성 스트립들의 각각의 제 1 단부와 전기적으로 접속하는 하나 이상의 도전성 비아들의 제 1 스택;상기 복수의 제 1 도전성 스트립들의 각각의 제 2 단부와 전기적으로 접속하는 하나 이상의 도전성 비아들의 제 2 스택; 및제 2 도전성 스트립이 두 개의 연속적인 제 1 도전성 스트립들 사이에 배치되어 두 개의 연속적인 제 1 도전성 스트립들을 교차하도록, 상기 복수의 제 1 도전성 스트립들의 제 1 도전성 스트립에 전기적으로 접속된 하나 이상의 도전성 비아들의 상기 제 1 스택의 최상부 비아와 전기적으로 접속되는 제 1 단부와, 상기 복수의 제 1 도전성 스트립들 중 제 2 도전성 스트립에 전기적으로 접속된 하나 이상의 도전성 비아들의 상기 제 2 스택의 최상부 비아와 전기적으로 접속되는 제 2 단부를 구비하는 평행한 복수의 제 2 도전성 스트립들을 더 포함하고,상기 내부 코어는,상기 반도체 기판 상부에 위치하는 평행한 복수의 제 3 도전성 스트립들;상기 복수의 제 3 도전성 스트립들 각각의 제 1 단부와 전기적으로 접속하는 하나 이상의 도전성 비아들의 제 3 스택과 ;상기 복수의 제 3 도전성 스트립들 각각의 제 2 단부와 전기적으로 접속하는 하나 이상의 도전성 비아들의 제 4 스택; 및제 4 도전성 스트립이 두 개의 연속적인 제 3 도전성 스트립들 사이에 배치되어 두 개의 연속적인 제 3 도전성 스트립들을 교차하도록, 상기 복수의 제 3 도전성 스트립의 제 1 단부에 전기적으로 접속된 하나 이상의 도전성 비아의 제 3 스택의 최상부 비아와 전기적으로 접속하는 제 1 단부와, 상기 복수의 제 3 도전성 스트립의 제 2 단부에 전기적으로 접속된 하나 이상의 도전성 비아의 제 4 스택의 최상부 비아와 전기적으로 접속하는 제 2 단부를 구비하는, 평행한 복수의 제 4 도전성 스트립들을 더 포함하는, 집적 회로 구조체.
- 다중 레벨 집적 회로 구조체에 있어서,복수의 절연층들 및 상기 절연층들 사이에 배치된 복수의 도전체 층들을 갖는 반도체 기판;외부 권선; 및상기 외부 권선의 내부 내에 적어도 부분적으로 배치되는 내부 권선을 포함하고,상기 외부 권선은,러너 도전성 부분들;수직 도전성 부분들을 더 포함하고,상기 반도체 기판의 하부 도전성 층에 하부 러너 부분들이 형성되고,상기 하부 러너 부분들 상부에 상부 러너 부분들이 적어도 3개의 도전성 층들로 형성되고,수직 정렬된 두 개 이상의 제 1 비아 부분들이 제 1 하부 러너 부분의 제 1 단부와 제 1 상부 러너 부분의 상부 배치 제 1 단부 사이에 전기적 접속을 수행하고,수직 정렬된 두 개 이상의 제 2 비아 부분들이 제 2 하부 러너 부분의 제 1 단부와 상기 제 1 상부 러너 부분의 상부 배치 제 2 단부 사이에 전기적 접속을 수행하며,상기 외부 권선은,러너 도전성 부분들;수직 도전성 부분들을 더 포함하고,상기 반도체 기판의 하부 도전성 층에 하부 러너 부분들이 형성되고,상기 하부 러너 부분들 상부에 상부 러너 부분들이 적어도 하나의 도전성 층으로 형성되고,수직 정렬된 두 개 이상의 제 1 비아 부분들이 제 1 하부 러너 부분의 제 1 단부와 제 1 상부 러너 부분의 상부 배치 제 1 단부 사이에 전기적 접속을 수행하고,수직 정렬된 두 개 이상의 비아 부분들이 제 2 하부 러너 부분의 제 1 단부와 상기 제 1 상부 러너 부분의 상부 배치 제 2 단부 사이에 전기적 접속을 수행하는, 다중 레벨 집적 회로 구조체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/972,481 US6667536B2 (en) | 2001-06-28 | 2001-10-05 | Thin film multi-layer high Q transformer formed in a semiconductor substrate |
| US09/972,481 | 2001-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030029492A KR20030029492A (ko) | 2003-04-14 |
| KR100929125B1 true KR100929125B1 (ko) | 2009-11-27 |
Family
ID=25519706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020060414A KR100929125B1 (ko) | 2001-10-05 | 2002-10-04 | 반도체 기판에 형성되는 박막 다층 하이 ｑ 변압기 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6667536B2 (ko) |
| JP (1) | JP4584533B2 (ko) |
| KR (1) | KR100929125B1 (ko) |
| GB (1) | GB2381129B (ko) |
| TW (1) | TWI279009B (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4499254B2 (ja) * | 2000-07-27 | 2010-07-07 | ソニー株式会社 | 液晶表示素子 |
| US6787875B2 (en) * | 2002-08-05 | 2004-09-07 | Texas Instruments Incorporated | Self-aligned vias in an integrated circuit structure |
| US20040195650A1 (en) * | 2003-04-04 | 2004-10-07 | Tsung-Ju Yang | High-Q inductor device with a shielding pattern embedded in a substrate |
| KR100689665B1 (ko) * | 2003-11-06 | 2007-03-08 | 삼성전자주식회사 | 시스템 온 칩용 인덕터의 제조 방법 |
| EP1841049B1 (en) * | 2006-03-28 | 2012-08-15 | Infineon Technologies AG | Electromagnetic micro-generator |
| JP2008071982A (ja) * | 2006-09-15 | 2008-03-27 | Hitachi Industrial Equipment Systems Co Ltd | 変圧器 |
| US8242872B2 (en) | 2007-05-18 | 2012-08-14 | Globalfoundries Singapore Pte. Ltd. | Transformer with effective high turn ratio |
| US7570144B2 (en) | 2007-05-18 | 2009-08-04 | Chartered Semiconductor Manufacturing, Ltd. | Integrated transformer and method of fabrication thereof |
| US7652355B2 (en) | 2007-08-01 | 2010-01-26 | Chartered Semiconductor Manufacturing, Ltd. | Integrated circuit shield structure |
| US8410575B2 (en) * | 2010-03-30 | 2013-04-02 | Infineon Technologies Austria Ag | High voltage semiconductor devices and methods of forming the same |
| US8410576B2 (en) * | 2010-06-16 | 2013-04-02 | National Semiconductor Corporation | Inductive structure and method of forming the inductive structure with an attached core structure |
| TWI442422B (zh) * | 2012-01-19 | 2014-06-21 | Ind Tech Res Inst | 電感結構 |
| US8813012B2 (en) | 2012-07-16 | 2014-08-19 | Synopsys, Inc. | Self-aligned via interconnect using relaxed patterning exposure |
| US10553354B2 (en) * | 2017-03-10 | 2020-02-04 | International Business Machines Corporation | Method of manufacturing inductor with ferromagnetic cores |
| US11189563B2 (en) * | 2019-08-01 | 2021-11-30 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
| CN112347726A (zh) * | 2019-08-08 | 2021-02-09 | 台湾积体电路制造股份有限公司 | 分析集成电路中电迁移的方法 |
| US11024537B2 (en) * | 2019-08-09 | 2021-06-01 | Applied Materials, Inc. | Methods and apparatus for hybrid feature metallization |
| US11657963B2 (en) | 2020-09-15 | 2023-05-23 | Enphase Energy, Inc. | Transformer helix winding production |
| US20220328237A1 (en) * | 2021-04-09 | 2022-10-13 | Qualcomm Incorporated | Three dimensional (3d) vertical spiral inductor and transformer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054914A (en) * | 1998-07-06 | 2000-04-25 | Midcom, Inc. | Multi-layer transformer having electrical connection in a magnetic core |
| JP2000269418A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 配線構造、インダクタ及びそれらの形成方法 |
| US6198374B1 (en) * | 1999-04-01 | 2001-03-06 | Midcom, Inc. | Multi-layer transformer apparatus and method |
| KR20010075974A (ko) * | 2000-01-21 | 2001-08-11 | 이서헌 | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7900244A (nl) | 1979-01-12 | 1980-07-15 | Philips Nv | Vlakke tweelaags electrische spoel. |
| JPH0377360A (ja) | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
| JP3048592B2 (ja) | 1990-02-20 | 2000-06-05 | ティーディーケイ株式会社 | 積層複合部品 |
| US5227659A (en) | 1990-06-08 | 1993-07-13 | Trustees Of Boston University | Integrated circuit inductor |
| US5349743A (en) * | 1991-05-02 | 1994-09-27 | At&T Bell Laboratories | Method of making a multilayer monolithic magnet component |
| US5576680A (en) | 1994-03-01 | 1996-11-19 | Amer-Soi | Structure and fabrication process of inductors on semiconductor chip |
| US5610433A (en) * | 1995-03-13 | 1997-03-11 | National Semiconductor Corporation | Multi-turn, multi-level IC inductor with crossovers |
| US5541442A (en) | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| US5446311A (en) | 1994-09-16 | 1995-08-29 | International Business Machines Corporation | High-Q inductors in silicon technology without expensive metalization |
| US5559360A (en) | 1994-12-19 | 1996-09-24 | Lucent Technologies Inc. | Inductor for high frequency circuits |
| DE69519476T2 (de) | 1995-12-07 | 2001-06-28 | Sgs Thomson Microelectronics | Herstellungsverfahren für einen Magnetkreis in einem integrierten Kreis |
| US5717243A (en) | 1996-04-24 | 1998-02-10 | Harris Corporation | Integrated circuit with an improved inductor structure and method of fabrication |
| US5736749A (en) | 1996-11-19 | 1998-04-07 | Lucent Technologies Inc. | Integrated circuit device with inductor incorporated therein |
| TW308741B (en) | 1996-11-22 | 1997-06-21 | United Microelectronics Corp | Micro-coil structure of integrated circuit and process thereof |
| EP0862218B1 (en) | 1997-02-28 | 2007-02-28 | Telefonaktiebolaget LM Ericsson (publ) | An improved-q inductor with multiple metalization levels |
| US6160303A (en) | 1997-08-29 | 2000-12-12 | Texas Instruments Incorporated | Monolithic inductor with guard rings |
| KR100268906B1 (ko) | 1997-09-29 | 2000-10-16 | 김영환 | 반도체소자의인덕터제조방법 |
| FR2771843B1 (fr) * | 1997-11-28 | 2000-02-11 | Sgs Thomson Microelectronics | Transformateur en circuit integre |
| TW363278B (en) | 1998-01-16 | 1999-07-01 | Winbond Electronics Corp | Preparation method for semiconductor to increase the inductive resonance frequency and Q value |
| US6008102A (en) | 1998-04-09 | 1999-12-28 | Motorola, Inc. | Method of forming a three-dimensional integrated inductor |
| US6249191B1 (en) | 1998-11-23 | 2001-06-19 | Micron Technology, Inc. | Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods |
| US6083802A (en) | 1998-12-31 | 2000-07-04 | Winbond Electronics Corporation | Method for forming an inductor |
| US6037649A (en) | 1999-04-01 | 2000-03-14 | Winbond Electronics Corp. | Three-dimension inductor structure in integrated circuit technology |
| US6255714B1 (en) | 1999-06-22 | 2001-07-03 | Agere Systems Guardian Corporation | Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor |
| US6240622B1 (en) | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
| US6140197A (en) | 1999-08-30 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method of making spiral-type RF inductors having a high quality factor (Q) |
| US6187647B1 (en) | 1999-10-12 | 2001-02-13 | Lucent Technologies Inc. | Method of manufacturing lateral high-Q inductor for semiconductor devices |
| TW516213B (en) | 2000-08-04 | 2003-01-01 | Infineon Technologies Ag | Integrated electronic circuit having at least two inductors and method for producing it |
-
2001
- 2001-10-05 US US09/972,481 patent/US6667536B2/en not_active Expired - Fee Related
-
2002
- 2002-09-13 TW TW091121021A patent/TWI279009B/zh active
- 2002-09-13 GB GB0221297A patent/GB2381129B/en not_active Expired - Fee Related
- 2002-10-04 KR KR1020020060414A patent/KR100929125B1/ko not_active IP Right Cessation
- 2002-10-04 JP JP2002291779A patent/JP4584533B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054914A (en) * | 1998-07-06 | 2000-04-25 | Midcom, Inc. | Multi-layer transformer having electrical connection in a magnetic core |
| JP2000269418A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 配線構造、インダクタ及びそれらの形成方法 |
| US6198374B1 (en) * | 1999-04-01 | 2001-03-06 | Midcom, Inc. | Multi-layer transformer apparatus and method |
| KR20010075974A (ko) * | 2000-01-21 | 2001-08-11 | 이서헌 | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI279009B (en) | 2007-04-11 |
| GB2381129B (en) | 2006-01-25 |
| US6667536B2 (en) | 2003-12-23 |
| US20030003603A1 (en) | 2003-01-02 |
| GB2381129A (en) | 2003-04-23 |
| KR20030029492A (ko) | 2003-04-14 |
| JP2003133429A (ja) | 2003-05-09 |
| JP4584533B2 (ja) | 2010-11-24 |
| GB0221297D0 (en) | 2002-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100939648B1 (ko) | 반도체 기판에 형성되는 다층 인덕터 | |
| KR100929125B1 (ko) | 반도체 기판에 형성되는 박막 다층 하이 ｑ 변압기 | |
| US7969274B2 (en) | Method to improve inductance with a high-permeability slotted plate core in an integrated circuit | |
| US6031445A (en) | Transformer for integrated circuits | |
| KR100308437B1 (ko) | 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법 | |
| US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
| US6903644B2 (en) | Inductor device having improved quality factor | |
| US20050124131A1 (en) | Method of forming an inductor with continuous metal deposition | |
| US20070216510A1 (en) | Inductor and method of forming the same | |
| EP1267391B1 (en) | A method to fabricate RF inductors with minimum area | |
| JPH09162354A (ja) | 集積インダクタ構造およびその製造方法 | |
| US8900964B2 (en) | Inductors and wiring structures fabricated with limited wiring material | |
| US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| US7098044B1 (en) | Method of forming an etched metal trace with reduced RF impedance resulting from the skin effect | |
| US7223680B1 (en) | Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect | |
| US7309639B1 (en) | Method of forming a metal trace with reduced RF impedance resulting from the skin effect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131101 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141107 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |