TWI279009B - A thin film multi-layer high Q transformer formed in a semiconductor substrate - Google Patents

A thin film multi-layer high Q transformer formed in a semiconductor substrate Download PDF

Info

Publication number
TWI279009B
TWI279009B TW091121021A TW91121021A TWI279009B TW I279009 B TWI279009 B TW I279009B TW 091121021 A TW091121021 A TW 091121021A TW 91121021 A TW91121021 A TW 91121021A TW I279009 B TWI279009 B TW I279009B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
forming
runner
layers
Prior art date
Application number
TW091121021A
Other languages
English (en)
Inventor
Samir Chaudhry
Paul Arthur Layman
J Ross Thomson
Mohamed Laradji
Michelle D Griglione
Original Assignee
Agere Syst Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Syst Guardian Corp filed Critical Agere Syst Guardian Corp
Application granted granted Critical
Publication of TWI279009B publication Critical patent/TWI279009B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1279009 A7 B7 五、發明説明（1) 發明領域 (請先閲讀背面之注意事項再填寫本頁) 本發明是關於一種形成在積體電路基體上的變壓器， 特別是關於一種變壓器，其外部核心跨距積體電路基體的 至少三個金屬層。 發明背景 目前在對於無線通信與較小無線通信裝置之需要的革 新上針對於無線電通信電子裝置的最佳化與微型化有著相 當的進步。在裝置的操作上這些裝置的被動元件（諸如電 感、電容器與變壓器）扮演一個必須的角色，因此必須努 力去減小此類元件的尺寸並改良其製造效率。 經濟部智慧財產局員工消費合作社印製 在電子通信裝置之效能中扮演不可或缺角色的變壓器 是一種包含主要與次要繞線的電磁元件。傳統而言，這些 繞線是纏繞在共同的核心上，其形成一個封閉環磁電路。 通常使用鐵核心來強化變壓器的效應，但是並不需要。每 個繞線包含複數個匝。主要與次要電壓間的關係是一種主 要與次要匝比率的函數，而主要與次要電流間的關係是該 匝比率的反函數。對於變壓器的繞線與核心爲人所熟知的 有許多不同的物理組態。例如在一個實施例中，主要與次 要繞線形成一螺旋狀結構，其次要繞線定位於主要繞線所 形成的開口之中。變壓器也使用於各種的應用中，包括將 施加電壓的升壓降壓應用以及從音頻到無線電頻率（RF ) 在頻率上之阻抗匹配的應用。隨著操作性通信頻率持續配 置於較高的頻寬中，阻抗匹配應用中使用的變壓器因提高 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " 1279009 A7 _ B7_ 五、發明説明（2) 的漩渦電流與集膚效應損耗而遭受到效能的減弱。 (請先閲讀背面之注意事項再填寫本頁) Q ( 或是品質因素）是重要的變壓器價値特徵。Q測 量出變壓器繞線中感抗對有感電阻的比率。當變壓器電流 圖示爲輸入信號頻率的函數時，高Q變壓器表現出狹窄的 峰値，其中峰値代表在變壓器共振時的頻率。高q變壓器 通常在以窄頻寬操作之頻率相依電路中是相當重要的。因 爲Q値爲變壓器電阻的反函數，所以將電阻最小化以提高 Q是相當重要的。 經濟部智慧財產局員工消費合作社印製 大部分的個人通信裝置組合有利用半導體技術所製造 的積體電路主動元件，諸如矽或鎵砷化物。先前技藝教導 發展出之特定整合的電感結構（包括環形管或螺旋形電 感）以達成與矽爲基礎之積體電路製造處理的相容性。當 兩個此類電感最近形成時，電流經由一個繞線（主要）進 入另一個繞線（次要）之繞線區域所形成的磁場偶合會導 致變壓器動作以及在次要繞線中的電流流動。然而，此類 平面電感傾向於在操作頻率上遭受到高度損耗與低Q因 素。這些損耗與低Q因素一般是歸因於在變壓器結構中使 用薄且相當高電阻率的導體，而因寄生電容與電阻性損耗 所造成的介電損耗。習知平面電感與從此形成之變壓器的 另一個缺點是磁場線進入變壓器上方、旁邊與下方之半導 體與介電層的結果（其垂直於半導體基體的表面）。這會 提高電感損耗以及降低變壓器的Q因素。同時，除非變壓 器置於與矽中所形成之主動電路元件距離遙遠之處，磁場 線會感生進入電流而因此瓦解了主動元件的操作。 24i本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 - 1279009 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（3) 隨著積體電路主動裝置越發展越小且越高速地操作， 互連系統不應增加對裝置信號的處理延遲。當較長的互連 與較小的互連斷面提高了互連電阻時，習知鋁互連金屬化 的使用限制了電路的操作速度。同時，當電路元件數目增 加時，在鋁與矽表面之間的相當小接觸阻抗會產生相當大 的整體電阻。另外也難以將鋁以高寬高比沈積於穿孔與插 塞中，其中寬高比被界定爲穿孔厚度對直徑的比率。 給定這些缺點，銅便成爲互連的選擇，因爲銅是優於 鋁的導體（相較於鋁的3.1 micro-ohm其電阻爲1.7 microohm ) ，較不易受到電子遷移，能夠被以較低的溫度來沈積 (所以避免裝置參雜物輪廓上的介電效應），且在高寬高 比的插塞中適用爲插塞材料。能夠藉由化學蒸氣沈積、濺 射、電鍍與電解電鍍來形成銅互連。 波紋處理是一種用以形成主動裝置銅互連的技術。先 將溝形成於表面的介電層中，再將銅材料沈積於其中。通 常溝會被塡滿，需要化學與機械拋光步驟以將表面再平面 化。此處理提供較好的尺寸控制，因爲其可消除在傳統圖 樣與蝕刻互連處理中所產生的尺寸變化。雙波紋處理將波 紋處理延伸，同時從銅中形成下層導電穿孔與互連溝。先 形成穿孔口，接著在兩個將互連的穿孔口間形成溝。隨後 的金屬沈積步驟塡充穿孔口與溝’形成一完整的金屬層以 及到下方金屬層的導電穿孔。化學與機械拋光步驟將頂面 或是基體進行平面化。在以下的參考文件中討論雙波紋處 理的細節，其結合於文中作爲參考：C. K· Hu et. al.， 紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
1279009 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（4) Proceedings MRS Symposium on VLSI, vol. 5， p. 3 69 (1990 ) ； B. Luther et. al·， Proceedings VMIC， v〇1.10，p.1 5 ( 1 994 ) ; D. Edelstein，Proceedings ECS Mtg.， vol.96-2，p. 3 3 5 ( 1 995 ) ° 發明槪述 爲了提供進一步半導體基體上與主動裝置相關之變壓 器的製造發展，提供有用以形成在習知積體電路之金屬層 間變壓器的架構與處理，其中變壓器核心區域大於先前技 藝的變壓器，其導致較高的電感係數値及較高優點的Q特 徵。同時，根據本發明之學說所形成的變壓器在積體電路 之相當微小的區域中具有理想的低電阻（及所以高Q)。 根據本發明的一實施例，複數個平行的下方導電條形 成在半導體基體上方，其中已先形成主動元件。第一與第 二垂直導電穿孔口形成在每個下方導電條之第一與第二的 相對邊緣上，且將導電材料沈積於穿孔口中以形成第一與 第二導電穿孔。將兩個另外的穿孔口形成於與第一與第二 導電穿孔的垂直對準中並塡充以金屬以形成第三與第四導 電穿孔。然後形成複數個上方的導電條，其中上方導電條 的平面與下方導電條的平面相交，因此一上導電條的第一 邊緣位在下方導電條之第一邊緣的上方，且兩個邊緣是藉 由第一與第三導電穿孔而互連。上方導電條的第二邊緣位 在下個平行下方導電條之第二邊緣的上方，且這些邊緣是 藉由第二與第四導電穿孔成電性連接。所以形成變壓器的 (請先閱讀背面之注意事項再填寫本頁) 243M氏張尺度適用中國國家標準（cns )八4規格（2!〇'〆297公釐） 1279009 Α7 Β7 五、發明説明（5) (請先閱讀背面之注意事項再填寫本頁) 外部螺旋狀繞線。也同樣形成變壓器的內部繞線。內部繞 線的底段在外部繞線的底段上方形成至少一個金屬層，且 內部繞線的頂段在內部繞線的頂段下方至少爲一個金屬 層。雖然該變壓器必須形成於至少四個金屬層中（即內部 與外部繞線的底段以及內部與外部繞線的頂段），在各種 繞線段之間能夠有超過一個的金屬層，且外部繞線的底段 能夠形成在任何積體電路金屬層上，其中另外的繞線段形 成於其上。 經濟部智慧財產局員工消費合作社印製 根據本發明的技術，用以架構變壓器之特定配置與金 屬化技術的使用造成導電材料中的較低電阻性損耗，從而 減少漩渦電流損耗與提尚變壓器的Q因素。根據本發明的 一個實施例，使用多層雙波紋金屬化技術來形成變壓器。 複數個平行金屬-1澆道形成絕緣材料的第一堆疊中。絕緣 材料的第二堆疊置於第一堆疊上方，且在其中形成複數個 第一與第二穿孔口，其中複數個第一穿孔口的每個開口皆 與金屬-1澆道的第一端接觸，且複數個第二穿孔口的每個 開口皆與金屬-1澆道的第二端接觸。金屬-2溝形成於第二 堆疊的一個或多個上層中，然後將銅塡充於第一與第二穿 孔口及溝中。將金屬-2澆道設在金屬-1澆道之垂直平面的 背後。絕緣層的第三堆疊置於第二堆疊上方，且在其中形 成第四穿孔口。第三與第四穿孔口皆分別與第一與第二穿 孔口成電性接觸。第五穿孔口與金屬-2溝的第一端接觸， 第六穿孔口與金屬-2溝的第二端接觸。形成金屬-3溝將第 五與第六穿孔口的上端互連，但是金屬-3溝連接兩個連續 Μ本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 1279009 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（6) 的金屬-2澆道。所以金屬-3溝的一端連接於金屬-2澆道的 第六穿孔口，而金屬-3溝的另一端則連接於複數個平行金 屬-2澆道中之下個金屬-2澆道的第五穿孔口。然後將銅塡 充於第三、第四、第五與第六穿孔口及金屬-3溝中。絕緣 層的第四堆疊置於結構上方，第七與第八穿孔口形成於其 中且分別與第三及第四穿孔口垂直對準。金屬-4溝形成於 頂部絕緣堆疊的上部中，其中金屬澆道的一端與第八穿 孔口接觸，而金屬_4溝的另一端則與複數個平行金屬-1澆 道中之下個金屬-1澆道的第七穿孔口相接觸。在此方式 中，金屬_4溝互連兩個連續的金屬-1澆道。將銅塡充於第 七與第八穿孔口及金屬_4溝中。以橫斷面來看，最後的結 構形成兩個導電材料的同中心矩形。從俯視來看，金屬-1 與金屬-4澆道形成一螺旋狀，其中每個金屬_4澆道互連連 續的金屬-1澆道。同樣地，金屬-2與金屬-3澆道形成一螺 旋狀，其中每個金屬-3澆道電性互連連續的金屬-2澆道。 此最後結構包含一變壓器，其中外部繞線是藉由金屬_ i與 金屬-4澆道所形成，而內部繞線是藉由金屬_2與金屬-3澆 道所形成。 簡單圖示說明 鑒於以下的本發明說明與附圖可使本發明得到更輕易 的瞭解以及進一步的優點與使用，其中： 圖1至圖11爲根據本發明連續製造步驟中一製造實施 例的變壓器結構斷面圖。 (請先閲讀背面之注意事項再填寫本頁) 245本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） -9- 1279009 A7 B7 五、發明説明（7) 圖12、13與圖14顯示根據本發明許多實施例之變壓 器結構的俯視圖。 根據一般實際操作，並未限制各種裝置特徵，但強調 與本發明相關的特定特徵。在整個圖形與內文中參考符號 代表相似的元素。 主要元件對照表 經濟部智慧財產局員工消費合作社印製 20 阻障層 22 絕緣層 2 4 硬遮罩層 30 溝（窗） 32 阻障與種晶層 34 金屬-1澆道層 40 阻障層 42 絕緣層 48 蝕刻停止層 50 絕緣層 52 硬遮罩層 60 穿孔口 62 穿孔口 63 溝 64 阻障與種晶層 65 導電穿孔 66 導電穿孔 246本紙張尺度適用中_國家標準（CNS ) A4規格（210X 297公釐） -10 - (請先閱讀背面之注意事項再填寫本頁) 杯 1279009 A7 B7 五、發明説明（8) 經濟部智慧財產局員工消費合作社印製 67 金屬-2穿孔層 68 金屬-2穿孔層 69 金屬-2澆道 70 阻障層 72 絕緣層 74 蝕刻停止層 76 絕緣層 78 硬遮罩層 80 穿孔口 81 穿孔口 82 穿孔口 83 穿孔口 84 端部區 85 端部區 87 溝 92 導電穿孔 94 導電穿孔 96 導電穿孔 98 導電穿孔 100 金屬-3穿孔層 102 金屬-3穿孔層 104 金屬-3澆道 1 10 阻障層 1 12 介電層 (請先閲讀背面之注意事項再填寫本頁) 衣. 訂 24/本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 1279009 A7 B7 五、發明説明（9) 1 14 鈾刻停止層 1 16 介電層 118 硬遮罩層 120 阻障層 122 導電穿孔 124 導電穿孔 126 金屬_4穿孔層 128 金屬-4穿孔層 130 金屬-4澆道 132 垂直導電結構 136 垂直導電結構 138 垂直導電結構 (請先閲讀背面之注意事項再填寫本頁) 本發明的詳細說明 經濟部智慧財產局員工消費合作社印製 用以形成以下之變壓器的方法說明一般是針對於與外 部及內部變壓器線圈之單一繞線相關的元件形成。對於熟 知此技藝者將淸楚地瞭解的是複數個此類繞線是同時形成 於積體電路基體中的。然而，在以下的說明中也常必須參 考連續繞線之間的互連。 根據本發明的較佳處理開始於顯示於圖1，其中複數個 絕緣層形成在現有的積體電路基體上，其傳統上包括複數 個主動元件。典型而言，在習知製造處理的此時，沒有形 成金屬互連層來互連主動裝置區；只有形成用以存取主動 裝置區的穿孔或窗。阻障層20置於半導體基體的表面上， 2轉本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12 - 1279009 A7 B7 五、發明説明（1) (請先閲讀背面之注意事項再填寫本頁) 且最好是以鉅、鉬氮化物、鈦或鈦氮化物所形成。其次在 阻障層20上形成絕緣層22，其最好是從相當低的介電常數 材料所形成。低介電的二氧化矽、黑鑽石與珊瑚適用於作 爲絕緣層22。二氧化矽的相關介電常數爲約3.9。所以低的 相關介電常數一般被視爲小於3.0。此低介電常數材料會減 少內層的電容，而所以金屬所攜帶之信號間的電位串音互 連鄰近的介電層。能夠利用化學蒸氣沈積來形成阻障層20 與絕緣層2 2。 經濟部智慧財產局員工消費合作社印製 絕緣層22上方之層24包含一個二氧化矽的硬遮罩。 爲了蝕刻硬遮罩下方的一層或多層，將光阻施加在硬遮罩 上，圖樣出光阻，然後將該圖樣從光阻轉移到硬遮罩。將 光阻移除並利用硬遮罩圖樣執行鈾刻步驟。此處理有利於 提供較好之鈾刻特徵的尺寸控制。除了硬遮罩，能夠利用 習知的光阻圖樣與蝕刻步驟。如圖2中所示，在任一例 中，利用適當的鈾刻劑將窗或溝3〇形成於阻障層20、絕緣 層22與硬遮罩層24中。從上方俯視來看，溝30是圓形或 橢圓形。一般而言，圖樣與鈾刻步驟不會允許尖角結構形 狀的形成，所以從上方俯視來看，窗與溝是典型的圓形、 橢圓形、或具有相當直的邊緣且在邊緣間具有圓角。 回到圖3，沈積出阻障與種晶層32。典型而言，這是 由兩個步驟所完成的。首先將阻障材料濺射到溝3 0中。 鉬、鉅氮化物、鈦與鈦氮化物爲阻障層的適用材料。其 次，最好是利用濺射沈積出薄的銅種晶層。該種晶層必須 作爲電鍍銅的開始層。也可以利用習知的化學蒸氣沈積與 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13 - 1279009 Α? Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1) 電鍍處理來沈積阻障與種晶層32的阻障材料與種晶材料。 最好是利用電鍍銅來形成金屬-1澆道層3 4。電鍍特別有益 處，因爲它能夠在低溫以及相當低的成本下執行。此低溫 沈積的特徵是有利的，它可避免參雜物輪廓的改變。然後 將此基體進行化學機械拋光以從除了金屬-1澆道34內之外 的所有區中移除電鍍銅。用以在絕緣層中沈積銅層的處理 是爲熟知的波紋處理。其提供良好的尺寸控制，因爲其消 除了習知金屬圖樣與鈾刻處理中產生的變化，其中穿孔與 互連是形成於兩個分開的步驟中。 在特定電路組態中，必須將金屬-1澆道34連接到基體 中的底層區。例如，金屬-1澆道的一端作爲用以連接到電 路中之其他元件的變壓器終端。這可藉由先形成穿孔口的 雙波紋處理來完成，該開口是用以將金屬-1澆道的一端連 接到底層裝置區。第二個步驟形成溝30，第三個步驟同時 塡充穿孔口與溝30以形成導電穿孔與金屬-1澆道34。所 以藉由此技術，金屬-1澆道34會連接到底層裝置區。 雖然本發明已描述且顯示於圖中，其中外部繞線的底 段形成於金屬-1層（所以頂部繞線段形成於金屬-4層 中），因此參考金屬-1澆道，能夠應用本發明的學說以在 金屬層1上方的金屬層中形成底部繞線段。例如，能夠從 金屬-2澆道形成外部繞線的底部繞線段，而從金屬-5澆道 形成頂部繞線段。同樣地，內部繞線的頂部及底部金屬段 能夠形成於各種層中，只要它們形成於外部繞線的頂部與 底部繞線段之間。 (請先閲讀背面之注意事項再填寫本頁) 『本紙張尺度適用中周國家標準（CNS ) A4規格（210X297公釐） -Μ 1279009 A7 ___B7 五、發明説明（谚 (請先閱讀背面之注意事項再填寫本頁) 如圖4中所示，在金屬澆道34與層20、22與24的 鄰近區上形成一個第二的四層堆疊。在四層堆疊中的底層 包含如圖所币的阻障層4 0 (最好是鈦氮化物）。最好具有 相當低介電常數的絕緣層42形成在阻障層40上，且包含 低介電常數的二氧化矽、黑鑽石或珊瑚。低介電常數材料 的使用有利於減少內層的電容以及內層串音，但是絕緣層 4 2不需要包含低介電材料。例如由氮化砂所形成的触刻停 止層48形成在絕緣層42的上方。另一個絕緣層5〇 (最好 具有低介電常數）形成在蝕刻停止層48上方。硬遮罩層52 形成在絕緣層5 0的上方。如上文所述，可以利用習知的光 阻、遮罩與圖樣處理來取代硬遮罩層52。 經濟部智慧財產局員工消費合作社印製 來到圖5，應用硬遮罩層52的遮罩步驟定義出將形成 第二階穿孔口 60與62的區域。利用此定義圖樣，然後將 第二階穿孔口 60與62向下蝕刻至阻障層40。然後藉由另 外的蝕刻步驟將阻障層40從穿孔口 60與62的基部移除。 此時在製造處理中，積體電路可能有其他區域需要此階的 穿孔口，所以其能夠與穿孔口 60與62同時形成。一般而 言，當任何與變壓器相關之層形成時，能夠同時形成積體 電路其他區中的穿孔口與溝。所以本發明的方法不需對積 體電路形成處理增加另外的遮罩步驟。僅需要定義出遮罩 中變壓器結構所用的另外區，該遮罩是用來形成貫穿積體 電路的穿孔與互連。 進一步如圖6中所示，形成有溝63向下延伸至鈾刻停 止層48。在較佳實施例中，爲了在蝕刻停止層48有效地停 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15 · 1279009 A7 B7 五、發明説明（1) 止蝕刻處理，會監督鈾刻處理以分析從材料所蝕刻出的副 產品。在此情形中，當偵測到蝕刻停止層48的材料時，便 停止鈾刻處理。因此，溝63透過硬遮罩層52與絕緣層50 向下延伸而停止在蝕刻停止層48。如圖1 2所見的完成結 構，最好是將溝63自金屬-1澆道34的垂直平面位移以使 得溝63的垂直平面位於金屬-1澆道34之垂直平面的後 阻障與種晶層64沈積於穿孔口 60與62及溝63中。 此處理與材料和圖3有關的阻障與種晶層3 2相同。如圖7 中所示，然後最好是在穿孔口 60與62及溝63中電鍍銅， 再藉由化學與機械拋光步驟以將頂面平面化。此時，穿孔 口 60與62之下部的兩個銅區可稱爲導電穿孔65與66。穿 孔口 6〇與62之上部（即和溝63相同的水平面中）中的銅 材料被分別稱爲金屬-2穿孔層67與68。溝63中的銅材料 可稱爲金屬-2澆道69。 如圖8中所示，多層的堆疊形成在現存的層上，其中 各層的材料最好是與圖4相關之多層堆疊所使用的相同。 特別的是，隨後形成的層包括阻障層70、絕緣層72 (最好 是包含具有低介電常數的材料）、蝕刻停止層74、絕緣層 76 (最好是包含具有低介電常數的材料）與硬遮罩層78。 如圖9中所示，圖樣與蝕刻硬遮罩層7 8來形成第四穿 孔口。兩個穿孔口 80與81從硬遮罩層78向下延伸至阻障 層70的頂面，分別與金屬_2穿孔層67與68垂直對準。兩 個另外的穿孔口 82與83從硬遮罩層78向下延伸至阻障層 20体紙張尺度適用中國國家標準（cNs ) μ規格（210X297公釐） -16 (請先閲讀背面之注意事項再填寫本頁) ··裝. 經濟部智慧財產局員工消費合作社印製 1279009 經濟部智慧財產局員工消費合作社印製 2 A7 B7 _五、發明説明（1姜 70的頂面，分別與金屬_2澆道69的端部區84與85垂直 對準。記得金屬-2澆道是位於金屬-1澆道34後方的平面 中，所以穿孔口 8 2與8 3是位於穿孔口 8 〇與8 1後方的垂 直平面中。在一實施例中穿孔口 8〇、81、82與83具有與 圖9相同的水平面積。然後藉由另外的蝕刻步驟將穿孔口 80、81、82與83底部的暴露阻障層70移除。再次圖樣與 蝕刻硬遮罩層78來形成溝87，其從硬遮罩層78垂直延伸 至蝕刻停止層74的頂面。如圖12所見的俯視圖，溝8 7是 位於與金屬-2澆道69之垂直平面相交的垂直平面中。所 以，溝87從金屬-2澆道69之垂直平面向後延伸以互連兩 個連續的平行金屬-2澆道69。 然後將阻障層90施加於第四穿孔口 80、81、82與83 及溝87的內面。然後在穿孔口 80、81、82與83及溝87 中沈積或電鍍金屬。所以分別在穿孔口 80與81中形成導 電穿孔92與94。穿孔口 82與83之下部中的兩個導電區可 分別稱爲導電穿孔96與98。穿孔口 82與83之上部中的導 電材料可分別稱爲金屬-3穿孔層100與102。溝87中的導 電材料可稱爲金屬_3澆道104。完成的結構顯示於圖10 中，但是再次注意到金屬-3澆道104互連兩個連續的金屬-2 _道6 9 ’其在圖1 〇中不需淸楚顯不。根據圖12的俯視 圖，金屬-3澆道1〇4的端部與第一垂直平面中的導電穿孔 98及金屬-2澆道69成電性接觸，而金屬-3澆道104的另 一端則與下一個向後之金屬-2澆道69的導電穿孔96成電 性接觸，其是位於第一垂直平面之後方的第二垂直平面 松紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17 - (請先閱讀背面之注意事項再填寫本頁) .»裝· 1279009 A7 B7 經濟部智慧財產局員工消費合作社印製25 五、發明説明（ 中。 爲了完成本發明的變壓器，將另一個絕緣層堆疊置於 圖1 〇結構的頂面上。如圖11中所示，此絕緣層堆疊包 含：阻障層110、介電層112(最好是以具有相當低介電常 數的材料所形成）、蝕刻停止層1 14 (最好是以氮化矽所形 成）、介電層116(最好是以具有相當低介電常數的材料所 形成）與硬遮罩層1 1 8。利用遮罩於硬遮罩層1 1 8之圖樣的 圖樣與蝕刻處理形成一對從硬遮罩層1 1 8向下延伸至阻障 層110頂面的穿孔口，且垂直對準於導電穿孔92與94。然 後將在該對穿孔口之底部的阻障層1 1 〇暴露部分移除。第 二遮罩與蝕刻步驟形成一延伸於該對穿孔口間且其底面鄰 近於鈾刻停止層1 1 4之頂面的溝。如圖1 1中所示，阻障層 1 20被沈積於該對穿孔與溝的內面上。將金屬（最好是銅） 沈積以形成導電穿孔122與124及分別與其垂直對準的金 屬-4穿孔層126與128。也形成一互連的金屬-4澆道130 以將兩個連續的金屬-1澆道透過圖1 1中的兩個導電穿孔堆 疊互連。所以金屬_4澆道1 3 0的一端是位於與連接於金屬_ 1澆道34之導電穿孔124與金屬-4穿孔層128相同的垂直 平面中，而另一端是則連接於金屬-4穿孔層126以及導電 穿孔122，其連接於複數個平行金屬-1澆道34中的下個金 屬-1湊道3 4。 根據圖1 1，該變壓器顯示爲形成外部與內部繞線的兩 個同中心閉合式多邊形（圖1 1中的矩形）。根據本發明學 說所架構之變壓器的俯視圖顯示於圖12中，其顯露出各種 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18 - (請先閱讀背面之注意事項再填寫本頁} 1279009 A7 Β7 五、發明説明（ 變壓器元件的第三空間方向。兩個連續的平行金屬-1澆道 34是藉由對角的金屬-4澆道126透過垂直的導電結構130 與132所互連。垂直導電結構132包含導電穿孔65、金屬-2穿孔層67、導電穿孔92、導電穿孔122與金屬-4穿孔層 126。垂直導電結構130包含導電穿孔66、金屬-2穿孔層 68、導電穿孔94、導電穿孔124與金屬-4穿孔層128。同 樣地，兩個連續的平行金屬-2澆道69是藉由對角的金屬-3 澆道104透過垂直的導電結構I36與138所互連。垂直導 電結構138包含導電穿孔96與金屬_3穿孔層1〇〇。垂直導 電結構136包含導電穿孔98與金屬-3穿孔層102。 能夠在各種其他方位與互連組態上設有複數個金屬-1 澆道3 4與金屬-4澆道1 26。例如，能夠設定每個金屬_ i澆 道34與金屬-4澆道126之間的角度大於或等於90。以製造 俯視圖中的Z字形圖樣。見圖1 3。或者能夠將金屬_ i澆道 34與金屬-4澆道126作成L形且互連以使得在一澆道上的 短腳連接於下個澆道的長腳。見圖1 4。典型而言，包含金 屬-2澆道69與金屬-3澆道104的變壓器次要繞線與主要繞 線具有相同的形狀與方位。見圖1 2、1 3與1 4。 變壓器之外部與內部繞線（其任一可被作爲主要繞線 而另一個作爲次要繞線）之間的匝比率能夠藉由改變_連 續金屬-1繞道3 4之間距離相關的連續金屬-2澆道6 9之間 的距離而被修改，因此包含金屬-2湊道6 9與金屬_ 3丨堯胃 104的較多或較少數量線圈或匝會被置於連續的金屬“湊 道34之間。 (請先閲讀背面之注意事項再填寫本頁) !·裝· 訂 經濟部智慧財產局員工消費合作社印製 千 ί - > / π 5 1279009 A7 ___ B7 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 雖然文中說明與圖形解釋了在積體電路之金屬-1與金 屬-4層中，外部繞線之底部與頂部金屬層的配置，能夠應 用本發明的發明特徵以使得變壓器的結構跨距其他的金屬 層，例如，外部繞線的底段能夠被置於金屬-2層中以及金 屬-5層的頂段中。內部繞線同樣能夠在外部繞線所跨距的 金屬層之間跨距任何數量的金屬層。其他跨距不同金屬層 的實施例被視爲在本發明的範圍內。 有利的是，根據本發明之學說所形成的多層變壓器與 習知的CMOS逆流（即互連）處理相容，且在CMOS裝置 的製造處理期間不需要任何另外的遮罩步驟。因爲該導電 結構是由銅所形成，所得到的導體會比以鋁所形成的導體 具有較低的電阻以及較高的Q。內部繞線被完全圏在外部 繞線內，可產生相當高的偶合因素。如上文之處理步驟所 顯示，該變壓器可高度整合於具有其他主動元件的晶片上 或是整合爲共用基體上架構之多模組裝置的一部份。雖然 習知設計之兩個繞線是同時使用於提供變壓器動作的，也 可以將其分開使用作爲電感。 經濟部智慧財產局員工消費合作社印製 雖然根據本發明之變壓器的外部與內部繞線的形成已 說明是以波紋處理所形成的，但本發明不受限於此。也可 以利甩習知的金屬沈積與蝕刻步驟來形成變壓器繞線，其 中形成頂部與底部繞線段的金屬層是藉由跨距至少3個金 屬層的垂直穿孔來互連，即至少一個金屬層沒有被用來形 成繞線段的頂部或底部。 一種建構與處理已說明用以形成半導體基體上之薄膜 為咏紙張尺度適用中國國家標準（CNS ) μ規格（210X297公釐） 20 - 1279009 Α7 Β7 五、發明説明（ 多層高Q變壓器是有用的。雖然已說明本發明的特定應 用，文中所揭露的原則提供一個用以藉由各種方式與各種 電路結構來實施本發明的基礎。在本發明的範圍內可進行 各種修改，包括使用任何兩金屬層來形成變壓器繞線。本 發明只受到以下申請專利範圍的限制。 (請先閲讀背面之注意事項再填寫本頁) .(·裝· 經濟部智慧財產局員工消費合作社印製 2.：>,本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 21 -

Claims (1)

1279009 A8 B8 C8 D8 争 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 附件二：第91121021號專利申請案 修正後無劃線之中文申請專利範圍替換本 民國92年4月29日呈 1. 一種形成包含內部繞線與外部繞線之積體電路結構的 方法，其中該方法包含： 形成具有上表面的半導體基體； 其中形成外部繞線包含以下步驟： 在上表面上形成第一上方與第一下方導體層； 將第一上方與第一下方導體層互連以形成螺旋狀電感 結構； __ 其中在第一上方與第一下方導體層之間至少有一個未 連接的導體層； 其中形成內部繞線包含以下步驟： 在第一上方與第一下方導體層之間形成第二上方與第‘ 二下方導體層；及 將第二上方與第二下方導體層互連以形成螺旋狀電感 結構。 2. 根據申請專利範圍第1項所述之方法，其中每個第一 上方與第一下方導體層皆包含複數個第一上方與第一下方 導電條，及其中複數個第一上方與第一下方導電條位於相 交的垂直平面中，其中複數個第一上方導電條之第一條的 第一端置於複數個第一下方導電條之第一條的第一端之 上，及其中複數個第一上方導電條之第一條的第二端置於 複數個第一下方導電條之第二條的第二端之上，進一步包 本^張尺度適用中國國家糅準（CNS ) A4規格（2l〇X297公釐） (請先閱讀背面之注意事項再填寫本頁) 1279009 Α8 68 C8 D8 κ、申請專利範圍 含形成第一垂直導電穿孔，其用以將複數個第一上方導電 條之第一條的第一端與複數個第一下方導電條之第一條的 第一端互連，及進一步包含形成第二垂直導電穿孔，其用 以將複數個第一上方導電條之第一條的第二端與複數個第 一下方導電條之第二條的第二端互連。 _ 3 .根據申請專利範圍第1項所述之方法，其中該積體電 路結構包含複數個金屬層，及其中第一下方導體層形成於 複·數個金屬層的一層中，及其中第一上方導體層形成於第 一導體層上方之至少三個金屬層以上的一金屬層中。 4. 根據申請專利範圍第3項所述之方法，其中第一下方 .導體層的一端與上層之第一上方導體層的一端互連，其中 至少兩個導電穿孔垂直對準。 5. 根據申請專利範圍第1項所述之方法，其中每個第二 上方與第二下方導體層皆包含複數個第二上方與第二下方 導電條，及其中複數個第二上方與第二下方導電條位於相 交的垂直平面中，其中複數個第二上方導電條之第一條的 第一端置於複數個第二下方導電條之第一條的第一端之 上，及其中複數個第二上方導電條之第一條的第二端置於 複數個第二下方導電條之第二條的第二端之上，進一步包 含形成第一垂直導電穿孔，其用以將複數個第二上方導電 條之第一條的第一端與複數個第二下方導電條之第一條的 第一端互連，及進一步包含形成第二垂直導電穿孔，其用 以將複數個第二上方導電條之第一條的第二端與複數個第 二下方導電條之第二條的第二端互連。 本紙張尺度適用中國國家摞準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 -2- 1279009 A8 B8 C8 D8 六、申請專利範圍 6 ·根據申請專利範圍第1項所述之方法，其中該積體電 路結構包含複數個金屬層，及其中第二下方導體層形成於 積體電路結構的至少第二金屬層中，及其中在第二下方導 體層上方的至少一個金屬層以上形成第二上方導體層。 7. 根據申請專利範圍第6項所述之方法，其中第二下方 導體層的一端與第二上方導體層的上層端互連，其中至少 一個導電穿孔延伸於其中。 8. —種在半導體基體中形成多層變壓器的方法，包含： 提供半導體基體； 在半導體基體上形成第一絕緣層； 在第一絕緣層中形成複數個平行的第一階金屬澆道； 在第一絕緣層上形成第二絕緣層； 在第二絕緣層中形成複數個第一與第二導電穿孔，其 中在其底端，複數個第一與第二導電穿孔的每一個穿孔皆· 分別與複數個第一階金屬澆道之每一個澆道的第一端與第 二端呈電性接觸； 在第二絕緣層的上部中形成複數個第二階金屬澆道； 在第二絕緣層上形成第三絕緣層； 在第三絕緣層中形成複數個第三、第四、第五與第六 導電穿孔，其中複數個第三與第四導電穿孔的每一個穿孔 皆垂直對準且分別與複數個第一與第二導電穿孔.中的一個 穿孔呈電性接觸；及其中複數個第五與第六導電穿孔的每 一個穿孔皆分別與複數個第二階金屬澆道之每一個澆道的 第一端段與第二端段呈電性接觸； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂. 經濟部智慧財產局員工消費合作社印製 -3- 1279009 A8 B8 C8 D8 六、申請專利範圍 形成複數個平行的第三階金屬澆道，其將在上端的第 五與第六導電穿孔互連，其中複數個第三階金屬澆道形成 於第三絕緣層的上部中； 在第三絕緣層上形成第四絕緣層； 在第四絕緣層中形成複數個第七與第八導電穿孔，其 中複數個第七與第八導電穿孔的每一個穿孔皆垂直對準且 分別與複數個第三與第四導電穿孔中的一個穿孔呈電性接 觸； 形成複數個平行的第四階金屬澆道，其將在上端的第 七與第八導電穿孔互連，其中複數個第四階金屬澆道形成 於第四絕緣層的上部中； 其中複數個第四階金屬澆道的每一個澆道相交於連續 的第一階金屬澆道，及其中第四階金屬澆道的第一端藉由 第一、第三與第七導電穿孔電性連接於第一個第一階金屬’ 澆道的第一端，及其中第四階金屬澆道的第二端藉由第 二、第四與第八導電穿孔電性連接於第二個第一階金屬澆 道的第二端；及 其中複數個第三階金屬澆道的每一個澆道相交於連續 的第二階金屬澆道，及其中第三階金屬澆道的第一端藉由 第五導電穿孔電性連接於第一個第二階金屬澆道的第一 端，及其中第三階金屬澆道的第二端段藉由第六導電穿孔 電性連接於第二個第二階金屬澆道的第二端段。. 9.根據申請專利範圍第8項所述之方法，其中半導體基 體在第四絕緣層之上包含另外的絕緣層，及其中複數個第 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） 一 (請先聞讀背面之注意事項再填寫本頁) 訂- 争 經濟部智慧財產局員工消費合作社印製 -4 - 1279009 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一階金屬澆道形成於第一絕緣層中或之上，其中在第一階 金屬澆道上方至少三個絕緣層以上形成複數個第四階金屬 .澆道。 10.根據申請專利範圍第8項所述之方法，其中半導體 基體在第四絕緣層之上包含另外的絕緣層，及其中複數個 第二階金屬澆道形成於第二絕緣層中或之上，其中在第二 階金屬澆道上方至少一個絕緣層以上形成複數個第三階金 屬澆道。 1 1. 一種在半導體基體中形成至少兩個多層同中心線圏 的方法，包含： 提供半導體基體； 在半導體基體上形成層的第一堆疊； 沿著同中心軸且在層的第一堆疊中形成複數個平行的 第一溝； 在複數個第一溝的每一溝中形成導電材料；以形成複 數個第一階金屬澆道； ' 在層的第一堆疊之上形成層的第二堆疊； 在層的第二堆疊中形成複數個第一與第二穿孔□，其 中複數個第一與第二穿孔口的每一個穿孔口皆分別與複數 個第一階金屬澆道之每一個澆道的第一端與第二端接觸； 在層之第二堆疊的一些預定層中形成複數個平行的第 二溝，且其從複數個第一溝垂直移開，其中複數個第二溝 的水平面平行於複數個第一溝的水平面； 在複數個第一與第二穿孔口中形成導電材料以形成第 本^張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --- (請先閱讀背面之注意事項再填寫本頁) 1ΤΓ 争· -5- 1279009 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 々、申請專利範圍 一與第二導電穿孔及在複數個第二溝中形成導電材料以形 成複數個第二階金屬澆道； 在層的第二堆疊之上形成層的第三堆疊； 在層的第三堆疊中形成同樣的複數個第三、第四、第 五與第六穿孔口，其中複數個第三與第四穿孔口的每一個 穿孔口皆分別與複數個第一與第二導電穿孔的一個穿孔垂 直對準，及其中複數個第五與第六穿孔口的每一個穿孔口 皆分別與複數個第二階金屬澆道之每一個澆道的第一端與 第二端垂直對準； 在層之第三堆疊的一些預定層中形成複數個平行的第 三溝，其中複數個第三溝的每一溝相交於與複數個第二階 金屬澆道之一個澆道對準的第六穿孔口，其中第五穿孔口 對準於複數個第二階金屬澆道的下個平行澆道； 在複數個第三、第四、第五與第六穿孔口以及及複· 數個第三溝中形成導電材料以形成複數個第三與第四導電 穿孔、形成第五與第六導電穿孔以及複數個與其電性接觸 的第三階金屬澆道； 在層的第三堆疊之上形成層的第四堆疊； 在層的第四堆疊中形成同樣的複數個第七與第八穿孔 口，其中複數個第七與第八穿孔口的每一個穿孔口皆分別 與複數個第三與第四導電穿孔的一個穿孔垂直對準.； 在層之第四堆疊的一些預定層中形成同樣複數個平行 的第四溝，其中複數個第四溝的每一溝相交於與複數個第 一階金屬澆道之一個澆道對準的第八穿孔口，其中第七穿 (請先閲讀背面之注意事項再填寫本頁) 華· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） - 6- 1279009 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 孔α對準於複數個第一階金屬澆道的下個平行澆道，及其 中複數個第四溝的水平面平行於複數個第一階金屬澆道的 水平面； 在複數個第七與第八穿孔口及複數個第三溝中形成導 電材料以形成複數個第七與第八導電穿孔及複數個與其電 性接觸的第四階金屬澆道； 其中藉由在第四階金屬澆道之第一端上的複數個第 一、第三與第七導電穿孔之其一以及藉由在第四階金屬澆 道之第二端上的複數個第二、第四與第八導電穿孔之其 一，複數個第四階金屬澆道的一個澆道電性連接於兩個連 續的第一階金屬澆道之間；及 其中藉由在第三階金屬澆道之第一端上的複數個第五 導電穿孔之其一以及藉由在第三階金屬繞道之第二端上的 複數個第六導電穿孔之其一，複數個第三階金屬澆道的一 個澆道電性連接於兩個連續的第二階金屬澆道之間。 1 2.根據申請專利範圍第1 1項所述之方法，其中該第一 堆疊包含一底部阻障層與介電層。 - 1 3 .根據申請專利範圍第1 2項所述之方法，其中該阻障 層的材料選自鉅、鉅氮化物、鈦與鈦氮化物β 1 4.根據申請專利範圍第1 2項所述之方法，其中該介電 層的材料包含具有大約小於3.0之相關介電常數的材料。 1 5 ·根據申請專利範圍第I2項所述之方法，其中該介電 層的材料包含二氧化ϊ夕。 16.根據申請專利範圍第12項所述之方法，其中該第一 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公董） 〜------ (請先閲讀背面之注意事項再填寫本頁) -•Φ 1279009 A8 B8 J C8 - D8 六、申請專利範圍 堆疊進一步包含介電層上方的硬遮罩層，及其中該複數個 第一溝是透過該硬遮罩層藉由圖樣與蝕刻所形成。 (請先閱讀背面之注意事項再填寫本頁) 1 7.根據申請專利範圍第1 1項所述之方法，其中該複數 個第一、第二、第三與第四溝及複數個第一、第二 '第 三、第四、第五、第六、第七與第八穿孔口是藉由將光阻 層置於下層上並透過該光阻材料圖樣與蝕刻所形成。 18..根據申請專利範圍第11項所述之方法，其中形成 複數個第一階金屬澆道的步驟包含： - 沿著複數個第一溝之每一溝的內部形成阻障層；‘ 形成鄰接阻障層的種晶層； 在複數個第一溝的每一溝中電鍍金屬；及 將基體的頂面平面化。 19. 根據申請專利範圍第18項所述之方法，其中該阻障 層的材料選自鉅、鉬氮化物、鈦與鈦氮化物，及其中該阻‘ 障層是藉由化學蒸氣沈積所形成。 經濟部智慧財產局員工消費合作社印製 20. 根據申請專利範圍第18項所述之方法，其中該種晶 層的材料包含銅，及其中該種晶層是藉由化學蒸氣沈積所 形成。 2 1 .根據申請專利範圍第1 8項所述之方法，其中該金屬 包含銅。 22.根據申請專利範圍第11項所述之方法，其中該層的 第二、第三與第四堆疊包含： 底部阻障層； 置於底部阻障層之上的第一介電層； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 1279009 A8 B8 C8 D8 六、申請專利範圍 置於第一介電層之上的蝕刻停止層；及 置於蝕刻停止層之上的第二介電層。 23.根據申請專利範圍第22項所述之方法，其中該底部 阻障層的材料選自鉬、鉬氮化物、鈦與鈦氮化物。 24·根據申請專利範圍第22項所述之方法，其中該第一 與第二介電層的材料包含具有大約小於3.0之相關介電常數 的材料。 2 5.根據申請專利範圍第22項所述之方法，其中該第一 與第二介電層的材料包含二氧化矽。 · 26.根據申請專利範圍第22項所述之方法，其中該第 二、第三與第四堆疊進一步包含置於第二介電層上方的硬 遮罩層，及其中該複數個第二、第三與第四溝及複數個第 一、第二、第三、第四、第五、第六、第七與第八穿孔口 是透過該硬遮罩層藉由圖樣與蝕刻所形成。 27·根據申請專利範圍第1 1項所述之方法，其中該層之 第二、第三與第四堆疊的一些預定層包含第二介電層。 28.根據申請專利範圍第1 1項所述之方法，其中形成該 複數個第一、第二、第三與第四導電穿孔的步驟進一步包 含： 在層的堆疊上形成遮罩層，其中導電穿孔將於其中形 成； 圖樣及蝕刻該遮罩層以形成穿孔口； 在穿孔口中形成阻障層； 在阻障層上形成種晶層； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂-- f 經濟部智慧財產局員工消費合作社印製 -9- 1279009 A8 B8 C8 ______ D8 六、申請專利範圍 在穿孔口中電鍍金屬；及 將頂面平面化。 2 9.根據申請專利範圍第28項所述之方法，其中該阻障 層的材料選自鉅、鎧氮化物、鈦與鈦氮化物，及其中該阻 障層是藉由化學蒸氣沈積所形成。 30.根據申請專利範圍第28項所述之方法，其中該種晶 層的材料包含銅’及其中該種晶層是藉由化學蒸氣沈積所 形成。 3 1 ·根據申請專利範圍第1 1項所述之方法，其中在該複 數個桌五與桌/、牙孔口及桌二溝中形成導電材料的步驟進 一步包含·· ’ 在該複數個第五與第六穿孔口的每一個穿孔口及第三 溝中形成阻障層； 在該阻障層之上形成種晶層； 在該複數個第五與第六穿孔口的每一個穿孔Q以及第 三溝中電鍍金屬；及 將該基體的頂面平面化。 3 2.根據申請專利範圍第31項所述之方法，其中該阻障 層的材料選自鉬、鉬氮化物、鈦與鈦氮化物，及其中該阻 障層是藉由化學蒸氣沈積所形成。 3 3 .根據申請專利範圍第3 1項所述之方法，其中該種晶 層的材料包含銅，及其中該種晶層是藉由化學蒸氣沈積所 形成。 34.根據申請專利範圍第11項所述之方法，其中在該複 本紙張尺度適用中國國家榇準（CNS ) A4規格（210 X 297公釐）_ 一 ----- (請先閲讀背面之注意事項再填寫本頁) L# 訂.· —· 經濟部智慧財產局員工消費合作社印製 -10- 1279009 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 ' ^-- 數個第七與第八穿孔口及第四溝中形成導電材料的步驟進 一步包含： 在該複數個第七與第八穿孔口的每一個穿孔〇及第四 溝中形成阻障層； 在該阻障層之上形成種晶層； 在該複數個第七與第八穿孔口的每一個穿孔口以及第 四溝中電鍍金屬；及 將該頂面平面化。 3 5.根據申請專利範圍第34項所述之方法，其中該阻障 層的材料選自鉬、鉅氮化物、鈦與鈦氮化物，及其中該阻 .障層是藉由化學蒸氣沈積所形成。 36.根據申請專利範圍第34項所述之方法，其中該種晶 層的材料包含銅，及其中該種晶層是藉由化學蒸氣沈積所 形成。 3 7 .根據申g靑專利範圍第1 1項所述之方法，其中該複數 個第一、第二、第三與第四階金屬澆道的每一個澆道從俯 視半導體基體的角度來看包含一 L形結構，及其中每個l 形結構包含一短腳段與一長腳段。 38.根據申請專利範圍第37項所述之方法，其中透過該 第二、第四與第八導電穿孔，複數個第一階金屬澆道之其 一的短腳段電性連接於複數個第四階金屬繞道之鄰近一個 澆道的長腳段，以及其中透過該第六導電穿孔，複數個第 二階金屬澆道之其一的短腳段電性連接於複數個第三階金 屬澆道之鄰近一個澆道的長腳段。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂-- f -11 - 1279009 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 39·根據申請專利範圍第】i項所述之方法，其中包含該 複數個第一階金屬澆道之其一的平面與包含第四階金屬澆 道之其一的平面相交於銳角，以及其中包含該複數個第二 階金屬—道之其一的平面與包含第三階金屬繞道之其一的 平面相交於銳角。 4 〇.根據申請專利範圍第11項所述之方法，其中該複數 個互連的第一階金屬澆道與第四階金屬澆道形成具有非零 電感係數的第一螺旋狀結構，其中該複數個互連的第二階 金屬澆道與第三階金屬澆道形成具有非零電感係數的第二 螺旋狀結構，及其中藉由第一與第二螺旋狀結構所產生的 .磁場產生變壓器動作。 4 1 ·根據申請專利範圍第11項所述之方法，其中該半導 體基體具有複數個金屬層，及其中該複數個第一階金屬澆 道是形成於複數個金屬層的一層中，及其中在複數個第一· 階金屬澆道上方至少三個金屬層以上形成該複數個第四瞎 金屬澆道，及其中該複數個第二階金屬澆道是形成於在複 數個第一階與第四階金屬澆道之間之複數個金屬層的一層 中，及其中在複數個第二階金屬澆道上方至少一層以上形 成該複數個第三階金屬澆道。 42.—種積體電路結構，包含： 半導體基體，具有複數個絕緣層及複數個導電層介於 其間； 外部線圈；及 置於該外部線圈內部的內部線圈； (請先閲讀背面之注意事項再填寫本頁) 訂· Φ. 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -12- ABCD 1279009 六、申請專利範圍 該外部線圈進一步包含： 複數個置於該半導體基體之上且形成於半導體基體之 下方導電層內的平行第一導電條； 一個或多個導電穿孔的第一堆疊電性連接於該複數個 第一導電條之每一條的第一端； 一個或多個導電穿孔的第二堆疊電性連接於該複數個 第一導電條之每一條的第二端；及 複數個平行的第二導電條，其第一端電性連接於一個 或多個導電穿孔之第一堆疊的最上方穿孔，以及其第二端 電性連接於一個或多個導電穿孔之第二堆疊的最上方穿 孔’因此第二導電條置於兩個連續的第一導電條之間並將 其5連’其中複數個第二導電條與複數個第一導電條垂直 地分開，其間具有至少三交錯導電層； 該內部線圈進一步包含： 複數個置於該半導體基體之上的平行第三導電條； 一個或多個導電穿孔的第三堆疊電性連接.於該複數個 第三導電條之每一條的第一端； 一個或多個導電穿孔的第四堆疊電性連接於該複數個 第三導電條之每一條的第二端；及 _ 複數個平行的第四導電條，其第一端電性連接於一個 或多個導電穿孔之第三堆疊的最上方穿孔，以及其第二端 電性連接於一個或多個導電穿孔之第四堆.疊的最上方穿 孔’因此第四導電條置於兩個連續的第三導電條之間並將 其互連’其中複數個第二導電條與複數個第一導電條垂直 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 1T· 經濟部智慧財產局員工消費合作社印製 -13- 1279009 A8 B8 C8 D8 六、申請專利範圍 地分開，其間具有至少三交錯導電層。 43· —種多階積體電路結構，包含： 具有複數個絕緣層與複數個導電層於其中且進一步具 有複數個主動裝置的半導體基體； 外部繞線；及 至少部分置於該外部繞線之內部的內部繞線； 該外部繞線進一步包含： 澆道導電部分，包括外部繞線之第一及第二終端； 垂直導電穿孔部分；. 其中複數個第一下方澆道部分形成於該半導體基體的 下方導電層中； 其中在複數個第一下方澆道部分與第一上方澆道部分 之間，第一上方澆道部分形成有至少三個交錯導電層； 其中兩個或多個垂直對準的第一穿孔部分在複數個第· 一下方澆道部分之第一個的第一端與第一上方澆道部分的 上層第一端之間產生電性連接； 其中兩個或多個垂直對準的第二穿孔部分在複數個第 一下方澆道部分之第二個的第一端與該第一上方澆道部分 的上層第二端之間產生電性連接； 其中外部繞線之各第一及第二終端連接至複數個主動 裝置的其中之一； 該內部繞線進一步包含： 澆道導電部分，包括內部繞線之第一及第二終端； 垂直導電穿孔部分； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁} 訂‘ 經濟部智慧財產局員工消費合作社印製 -14- 1279009 as ^ B8 C8 D8 — _ ' — ......................... — 1 丨一 1 . 一丨· , 一 六、申請專利範圍 其中複數個第二下方澆道部分形成於該半導體基體的 下方導電層中； 其中在複數個第二下方澆道部分與第二上方澆道部分 之間，第二上方澆道部分形成有至少一個交錯導電層； 其中兩個或多個垂直對準的第三穿孔部分在複數個第 二下方澆道部分之第一個的第一端與第二上方澆道部分的 上層第一端之間產生電性連接； 其中兩個或多個垂直對準的第四穿孔部分在複數個第 二下方澆道部分之第二個的第一端與第二上方澆道部分的 上層第二端之間產生電性連接， 其中內部繞線之各第一及第二終端連接至複數個主動 裝置的其中之一。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 適 準 標 家 國 釐 9 2 -15-
TW091121021A 2001-10-05 2002-09-13 A thin film multi-layer high Q transformer formed in a semiconductor substrate TWI279009B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/972,481 US6667536B2 (en) 2001-06-28 2001-10-05 Thin film multi-layer high Q transformer formed in a semiconductor substrate

Publications (1)

Publication Number Publication Date
TWI279009B true TWI279009B (en) 2007-04-11

Family

ID=25519706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091121021A TWI279009B (en) 2001-10-05 2002-09-13 A thin film multi-layer high Q transformer formed in a semiconductor substrate

Country Status (5)

Country Link
US (1) US6667536B2 (zh)
JP (1) JP4584533B2 (zh)
KR (1) KR100929125B1 (zh)
GB (1) GB2381129B (zh)
TW (1) TWI279009B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510943B (zh) * 2012-07-16 2015-12-01 Synopsys Inc 用於設計積體電路實體特徵之方法、用於穿孔互連之方法及積體電路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4499254B2 (ja) * 2000-07-27 2010-07-07 ソニー株式会社 液晶表示素子
US6787875B2 (en) * 2002-08-05 2004-09-07 Texas Instruments Incorporated Self-aligned vias in an integrated circuit structure
US20040195650A1 (en) * 2003-04-04 2004-10-07 Tsung-Ju Yang High-Q inductor device with a shielding pattern embedded in a substrate
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
EP1841049B1 (en) * 2006-03-28 2012-08-15 Infineon Technologies AG Electromagnetic micro-generator
JP2008071982A (ja) * 2006-09-15 2008-03-27 Hitachi Industrial Equipment Systems Co Ltd 変圧器
US8242872B2 (en) 2007-05-18 2012-08-14 Globalfoundries Singapore Pte. Ltd. Transformer with effective high turn ratio
US7570144B2 (en) 2007-05-18 2009-08-04 Chartered Semiconductor Manufacturing, Ltd. Integrated transformer and method of fabrication thereof
US7652355B2 (en) 2007-08-01 2010-01-26 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit shield structure
US8410575B2 (en) * 2010-03-30 2013-04-02 Infineon Technologies Austria Ag High voltage semiconductor devices and methods of forming the same
US8410576B2 (en) * 2010-06-16 2013-04-02 National Semiconductor Corporation Inductive structure and method of forming the inductive structure with an attached core structure
TWI442422B (zh) * 2012-01-19 2014-06-21 Ind Tech Res Inst 電感結構
US10553354B2 (en) * 2017-03-10 2020-02-04 International Business Machines Corporation Method of manufacturing inductor with ferromagnetic cores
US11189563B2 (en) * 2019-08-01 2021-11-30 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN112347726B (zh) * 2019-08-08 2024-07-12 台湾积体电路制造股份有限公司 分析集成电路中电迁移的方法
US11024537B2 (en) * 2019-08-09 2021-06-01 Applied Materials, Inc. Methods and apparatus for hybrid feature metallization
US11362035B2 (en) * 2020-03-10 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer for conductive via to decrease contact resistance
US11657963B2 (en) 2020-09-15 2023-05-23 Enphase Energy, Inc. Transformer helix winding production
US12051534B2 (en) * 2021-04-09 2024-07-30 Qualcomm Incorporated Three dimensional (3D) vertical spiral inductor and transformer

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7900244A (nl) 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
JPH0377360A (ja) 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JP3048592B2 (ja) 1990-02-20 2000-06-05 ティーディーケイ株式会社 積層複合部品
US5227659A (en) 1990-06-08 1993-07-13 Trustees Of Boston University Integrated circuit inductor
US5349743A (en) * 1991-05-02 1994-09-27 At&T Bell Laboratories Method of making a multilayer monolithic magnet component
US5576680A (en) 1994-03-01 1996-11-19 Amer-Soi Structure and fabrication process of inductors on semiconductor chip
US5610433A (en) * 1995-03-13 1997-03-11 National Semiconductor Corporation Multi-turn, multi-level IC inductor with crossovers
US5541442A (en) 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
US5446311A (en) 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
US5559360A (en) 1994-12-19 1996-09-24 Lucent Technologies Inc. Inductor for high frequency circuits
DE69519476T2 (de) 1995-12-07 2001-06-28 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Herstellungsverfahren für einen Magnetkreis in einem integrierten Kreis
US5717243A (en) 1996-04-24 1998-02-10 Harris Corporation Integrated circuit with an improved inductor structure and method of fabrication
US5736749A (en) 1996-11-19 1998-04-07 Lucent Technologies Inc. Integrated circuit device with inductor incorporated therein
TW308741B (en) 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof
EP0862218B1 (en) 1997-02-28 2007-02-28 Telefonaktiebolaget LM Ericsson (publ) An improved-q inductor with multiple metalization levels
US6160303A (en) 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
KR100268906B1 (ko) 1997-09-29 2000-10-16 김영환 반도체소자의인덕터제조방법
FR2771843B1 (fr) * 1997-11-28 2000-02-11 Sgs Thomson Microelectronics Transformateur en circuit integre
TW363278B (en) 1998-01-16 1999-07-01 Winbond Electronics Corp Preparation method for semiconductor to increase the inductive resonance frequency and Q value
US6008102A (en) 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6054914A (en) * 1998-07-06 2000-04-25 Midcom, Inc. Multi-layer transformer having electrical connection in a magnetic core
US6249191B1 (en) 1998-11-23 2001-06-19 Micron Technology, Inc. Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods
US6083802A (en) 1998-12-31 2000-07-04 Winbond Electronics Corporation Method for forming an inductor
JP2000269418A (ja) * 1999-03-17 2000-09-29 Sony Corp 配線構造、インダクタ及びそれらの形成方法
US6037649A (en) 1999-04-01 2000-03-14 Winbond Electronics Corp. Three-dimension inductor structure in integrated circuit technology
US6198374B1 (en) * 1999-04-01 2001-03-06 Midcom, Inc. Multi-layer transformer apparatus and method
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
US6240622B1 (en) 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
US6140197A (en) 1999-08-30 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method of making spiral-type RF inductors having a high quality factor (Q)
US6187647B1 (en) 1999-10-12 2001-02-13 Lucent Technologies Inc. Method of manufacturing lateral high-Q inductor for semiconductor devices
KR20010075974A (ko) * 2000-01-21 2001-08-11 이서헌 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
TW516213B (en) 2000-08-04 2003-01-01 Infineon Technologies Ag Integrated electronic circuit having at least two inductors and method for producing it

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510943B (zh) * 2012-07-16 2015-12-01 Synopsys Inc 用於設計積體電路實體特徵之方法、用於穿孔互連之方法及積體電路
US9209129B2 (en) 2012-07-16 2015-12-08 Synopsys, Inc. Self-aligned via interconnect using relaxed patterning exposure

Also Published As

Publication number Publication date
GB2381129B (en) 2006-01-25
KR20030029492A (ko) 2003-04-14
GB2381129A (en) 2003-04-23
JP2003133429A (ja) 2003-05-09
US6667536B2 (en) 2003-12-23
GB0221297D0 (en) 2002-10-23
US20030003603A1 (en) 2003-01-02
KR100929125B1 (ko) 2009-11-27
JP4584533B2 (ja) 2010-11-24

Similar Documents

Publication Publication Date Title
TWI279009B (en) A thin film multi-layer high Q transformer formed in a semiconductor substrate
TW557583B (en) A multi-layer inductor formed in a semiconductor substrate
US5936298A (en) Method for realizing magnetic circuits in an integrated circuit
JP4948756B2 (ja) 集積回路内に形成されたインダクタ及びその製造方法
US6031445A (en) Transformer for integrated circuits
US7381607B2 (en) Method of forming a spiral inductor in a semiconductor substrate
TWI529755B (zh) 變壓器、具有變壓器之電子裝置、及其製造方法
US20030070282A1 (en) Ultra-miniature magnetic device
JP2000511350A (ja) 集積回路のための導電体
US8531002B2 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
TW478135B (en) Lateral high-q inductor for semiconductor devices
US4926292A (en) Broadband printed spiral
KR100818994B1 (ko) 반도체 소자의 제조 방법
TW441085B (en) Fabricating method of inductor with high quality factor