JP4584533B2 - 半導体基板中に形成された薄膜多層高ｑトランスフォーマ - Google Patents
半導体基板中に形成された薄膜多層高ｑトランスフォーマ Download PDFInfo
- Publication number
- JP4584533B2 JP4584533B2 JP2002291779A JP2002291779A JP4584533B2 JP 4584533 B2 JP4584533 B2 JP 4584533B2 JP 2002291779 A JP2002291779 A JP 2002291779A JP 2002291779 A JP2002291779 A JP 2002291779A JP 4584533 B2 JP4584533 B2 JP 4584533B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- forming
- level metal
- runner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000010409 thin film Substances 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims description 224
- 239000002184 metal Substances 0.000 claims description 224
- 238000000034 method Methods 0.000 claims description 74
- 238000004804 winding Methods 0.000 claims description 74
- 239000004020 conductor Substances 0.000 claims description 44
- 230000004888 barrier function Effects 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims 4
- 230000001154 acute effect Effects 0.000 claims 2
- 150000002739 metals Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 126
- 230000008569 process Effects 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 235000014653 Carica parviflora Nutrition 0.000 description 2
- 241000243321 Cnidaria Species 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
本特許出願は、２００１年６月２８日に提出され、出願番号６０／３１０，２８５が与えられた仮特許出願に対する優先権を主張するものである。
【０００２】
【発明の属する技術分野】
本発明は、一般には集積回路基板上に形成されたトランスフォーマに関し、より詳細には、集積回路基板の少なくとも３つの金属層に及ぶ外部コアを有するトランスフォーマに関する。
【０００３】
【従来の技術】
無線通信における最近の進歩、ならびにより小型の無線通信装置に対する需要により、無線通信電子装置の最適化および小型化に向けて多大な努力がなされてきた。これらの装置の受動構成要素（インダクタ、キャパシタ、トランスフォーマなど）は、装置の動作において必要な役割を果たすため、当該構成要素の小型化、およびその製造効率の改善に向けて努力がなされている。
【０００４】
電子通信装置の性能に不可欠な役割を果たすトランスフォーマは、一次巻線および二次巻線を備えた電磁構成要素である。従来の方法では、巻線は、閉ループ磁気回路を形成する共通のコアに巻かれている。鉄コアは、典型的にトランスフォーマの効果を高めるが、必要ではない。各巻線は、複数の巻き線を含む。一次電圧と二次電圧の関係は、一次巻線と二次巻線の巻き線比の関数で、一次電流と二次電流の比は、該巻き線比の逆関数である。知られるように、トランスフォーマ巻線およびコアについては多くの異なる物理的構成が挙げられる。例えば、一実施形態において、一次巻線および二次巻線は螺旋構造を形成し、二次巻線は、一次巻線によって形成された孔の内部に配向している。トランスフォーマはまた、印加電圧を上げ下げする発電用途、および音声周波数から高周波数（ＲＦ）までの周波数におけるインピーダンス整合をとる発電用途を含めた様々な用途で役立てられている。使用通信周波数をより高い周波数帯域に連続的に割り当てると、インピーダンス整合用途に使用されるトランスフォーマは、渦電流および表皮効果損失によって性能が損なわれる。
【０００５】
Ｑ（または品質係数）は、重要なトランスフォーマの効果尺度である。Ｑは、トランスフォーマ巻線内の誘導リアクタンスと誘導抵抗の比の測定値である。高Ｑトランスフォーマは、トランスフォーマ電流を入力信号周波数の関数としてグラフ化した場合に狭いピークを示し、そのピークは、トランスフォーマが共鳴する周波数を示す。高Ｑトランスフォーマは、狭い帯域幅で動作する周波数依存回路での使用において特に重要である。Ｑ値は、トランスフォーマ抵抗の逆関数であるため、抵抗を最小限にしてＱを高めることが特に重要である。
【０００６】
たいていのパーソナル通信装置は、シリコンや砒化ガリウムなど、半導体技術を使用して作製された集積回路能動構成要素を取り入れている。従来技術では、シリコン系集積回路作製方法への適合性を達成するために開発された（ドーナツ形または螺旋形のインダクタを含む）特定の集積誘導構造が教示されている。２つの当該インダクタを近似的に形成すると、一方の巻線（一次巻線）中を流れる電流によって形成される磁場が他方の巻線（二次巻線）の巻線領域に結合して、トランスフォーマ作用が生じるとともに、二次巻線に電流が流れる。しかしながら、当該平面インダクタは、損失が大きく、対象とする使用周波数でのＱ係数が低い。これらの損失およびＱ係数の低下は、一般には、寄生的キャパシタンスによって生じる誘電損失、およびトランスフォーマ構造における薄くて比較的固有抵抗の高い導体の使用による抵抗損失に起因するものと考えられる。従来の平面インダクタ、および該インダクタから形成されたトランスフォーマの短所は、（半導体基板表面に垂直な）磁場線が半導体、ならびにトランスフォーマの上、側方および下に位置する誘電層に進入することである。これによって誘電損失が大きくなり、トランスフォーマのＱ係数が低下する。また、トランスフォーマが、シリコン内に形成された能動回路素子から十分離れたところに位置していなければ、磁場線が電流を誘導するため、能動構成要素の動作が妨げられる。
【０００７】
集積回路能動装置が小さくなり、より高速で動作するようになると、配線システムが装置信号に処理遅れを付加することはなくなる。従来のアルミニウム金属配線を使用すると、配線が長くなるとともに配線断面が小さくなって配線抵抗を大きくするため、回路の動作速度が制限される。また、アルミニウム表面とシリコン表面の間の接触抵抗が比較的小さいことにより、回路構成要素の数が増えるに従って全抵抗が著しく大きくなる。また、アスペクト比が大きなアルミニウムをバイアおよびプラグに蒸着するのは困難である（ただし、アスペクト比はプラグの厚さの直径に対する比として定められる）。
【０００８】
これらの欠点を考慮すると、アルミニウムよりすぐれた導電対であり（アルミニウムの抵抗が３．１マイクロ・オームであるのに対して１．７マイクロ・オーム）、エレクトロマイグレーションの影響が小さく、より低温で積層でき（それによってデバイス・ドーパント分布に対する悪影響が防止され）、高アスペクト比のプラグ材料の使用に適するといった理由から、配線に銅が選択される傾向にある。
【０００９】
ダマシーン処理は、能動デバイスの銅配線を形成するための一技術である。表面の誘電層に溝を形成し、次いでそこに銅材を蒸着する。通常は、溝を十分に満たし、表面を再平滑化するために化学および機械的研磨ステップを必要とする。この処理は、典型的なパターンおよびエッチング処理にもたらされる寸法変動を防ぐため、優れた寸法制御を与えるものである。二重ダマシーン処理はダマシーン処理を拡大したもので、銅から基部導電バイアと配線溝の両方を同時に形成する。まずバイア孔を形成し、次に接続される２つのバイア孔間に溝を形成する。次の金属積層ステップでは、バイア孔と溝の両方を満たし、一体の金属層、および下の金属層に対する導電バイアを形成する。化学および機械的研磨ステップでは、上面または基板を平滑化する。二重ダマシーン処理については、以下の参考文献、すなわち本願に引用して援用する「Ｃ．Ｋ．Ｈｕ他、ＶＬＳＩに関するＭＲＳシンポジウム回報（Ｐｒｏｃｅｅｄｉｎｇｓ ＭＲＳ Ｓｙｍｐｏｓｉｕｍｏｎ ＶＬＳＩ）第５巻、ｐ．３６９（１９９０年）；
Ｂ．Ｌｕｔｈｅｒ他、ＶＭＩＣ回報（Ｐｒｏｃｅｅｄｉｎｇｓ ＶＭＩＣ）、第１０巻、ｐ．１５（１９９４年）；Ｄ．Ｅｄｅｌｓｔｅｉｎ、ＥＣＳ回報（Ｐｒｏｃｅｅｄｉｎｇｓ ＥＳＣ Ｍｔｇ．、第９６−２巻、ｐ．３３５（１９９６年）に詳しく記載されている。
【００１０】
【発明が解決しようとする課題】
半導体基板上のトランスフォーマならびに能動デバイスの製作をさらに進歩させるために、従来の集積回路の金属層に当該トランスフォーマを形成するための構成および処理であって、トランスフォーマのコア領域が従来技術のトランスフォーマより大きいために、より高いインダクタンス値およびより高いＱの効果尺度が得られる構成および処理を提供する。また、本発明の教示に従って形成されたトランスフォーマは、集積回路の比較的小さな領域に低い抵抗（よって高いＱ値）を有するため望ましい。
【００１１】
【課題を解決するための手段】
本発明の一実施形態によれば、能動構成要素が既に形成された半導体基板の基礎を成す複数の平行下側導電性ストリップを形成する。各々の下側導電性ストリップの対向する第１および第２のエッジに第１および第２の垂直導電性バイア孔を形成し、バイア孔の内部に導電体を積層して第１および第２の導電性バイアを形成する。２つの追加のバイア孔を第１および第２の導電性バイアと垂直方向に整列するように形成し、それを金属で満たして第３および第４の導電性バイアを形成する。次いで、１つの上側導電性ストリップの第１のエッジが下側導電性ストリップの第１のエッジに重なり、２つのエッジが第１および第３の導電性バイアによって接続されるように、上側導電性ストリップの平面が下側導電性ストリップの平面と交差する複数の上側導電性ストリップを形成する。上側導電性ストリップの第２のエッジは、次の平行下側導電性ストリップの第２のエッジに重なり、これらのエッジは第２および第４の導電性バイアによって電気的に接続される。したがって、トランスフォーマの外部螺旋巻線が形成される。トランスフォーマの内側巻線も同様に形成される。内側巻線の下部は、外側巻線の下部の上の少なくとも１つの金属層で形成され、内側巻線の上部は、内側巻線の上部の下の少なくとも１つの金属層である。トランスフォーマは少なくとも４つの金属層（すなわち内部および外側巻線の下部、ならびに内部および外側巻線の上部）に形成されるが、様々な巻線部分の間に少なくとも１つの金属層を形成し、集積回路金属層のいずれかに外側巻線の下部を形成し、その上に追加の巻線部を形成することが可能である。
【００１２】
本発明の技術に従ってトランスフォーマを構成するための特定のレイアウトおよびメタライゼーション技術を使用すると導電体の抵抗損失が小さくなることにより、渦電流損失が小さくなるとともにトランスフォーマのＱ係数も高くなる。本発明の一実施形態によれば、多層二重食刻修飾メタライゼーション技術を使用してトランスフォーマを形成する。第１の積層体に複数の平行する金属１のランナを形成する。第１の積層体の上に第２の絶縁材積層体を配置し、複数の第１および第２のバイア孔をその中に形成して、複数の第１のバイア孔の各々を金属１のランナの第１の末端に接触させ、複数の第２のバイア孔の各々を金属１のランナの第２の末端に接触させる。第２の積層体の１つまたは複数の上部層の内部に金属２の溝を形成し、次いで第１および第２のバイア孔および溝に銅を充填する。金属２のランナを金属１のランナの垂直面から引っ込めて配置する。第２の集積体の上に第３の絶縁層集積体を配置し、４つのバイア孔をその中に形成する。第３および第４のバイア孔をそれぞれ第１および第２の導電性バイアの１つと電気的に接触させる。第５のバイア孔を金属２の溝の第１の末端に接触させ、第６のバイア孔を金属２の溝の第２の末端に接触させる。第５のバイア孔と第６のバイア孔の上端を接続する金属３の溝が形成されるが、金属３の溝は２つの連続的な金属２のランナを接続する。したがって、金属３の溝の一端は金属２のランナの第６のバイア孔に接続され、金属３の溝の他端は、複数の平行する金属２のランナの中の次の金属２のランナの第５のバイア孔と接続する。次いで、第３、第４、第５および第６のバイア孔ならびに金属３の溝に銅を充填する。その構造体に第４の絶縁層集積体を配置し、第７および第８のバイア孔を、その中にそれぞれ第３および第４の導電性バイアと垂直に整列するように形成する。金属４の溝を最上位の絶縁集積体の上部に形成し、金属４のランナの一端を第８のバイア孔に接触させ、金属４の溝の他端を、複数の平行する金属１のランナの中の次の金属１のランナの第７のバイア孔に接触させる。このように、金属４の溝は連続する２つの金属１のランナを接続する。金属４の溝ならびに第７および第８のバイア孔に銅を充填する。断面図において、得られる構造体は、２つの導電体の同心長方形を形成する。上面図において、金属１および金属４のランナは、各々の金属４のランナが連続的な金属１のランナを接続する螺旋体を形成する。同様に、金属２および金属３のランナは、各々の金属３のランナが連続的な金属２のランナを電気的に接続する螺旋体を形成する。得られる構造体は、外側巻線が金属１および金属４のランナによって形成され、内側巻線が金属２および金属３のランナによって形成されたトランスフォーマを備える。
【００１３】
本発明の詳細な説明、および添付の図面に照らし合わせて考察すると、本発明をより容易に理解することができるとともに、そのさらなる利点および使用法がより明らかになるであろう。
【００１４】
一般的慣習に従って、様々な記載のデバイス特徴は正確な縮尺に基づいて描かれているわけではなく、本発明に関わる具体的な特徴を強調するように描かれている。図面および本文を通じて、同様の符号は同様の構成要素を表す。
【００１５】
【発明の実施の形態】
上述したトランスフォーマを形成する方法の説明は、一般に、外部および内部トランスフォーマ・コイルの単一の巻線に関連する構成要素の形成に向けられる。複数の当該巻線が集積回路基板に同時に形成されていることを当業者なら理解するであろう。しかし、以下の説明において、連続する巻線間の配線に言及することもしばしば必要である。
【００１６】
図１に示されるように、本発明による好ましい処理が開始され、従来複数の能動要素を含む既存の集積回路基板に複数の絶縁層が形成される。典型的には、従来の作製方法におけるこの時点では、能動デバイス領域を接続する金属配線層は形成されず、能動デバイス領域へのアクセスを得るためのバイアまたは窓のみが形成されていた。バリヤ層２０が半導体基板の表面に重なり、該バリヤ層２０は好ましくはタンタル、窒化タンタル、チタンまたは窒化チタンから形成される。比較的低誘電率の物質からなる絶縁層２２がバリヤ層２０に形成される。低誘電率の二酸化ケイ素、黒色ダイヤモンドおよびサンゴは絶縁層２２の好適な候補である。二酸化ケイ素の比誘電率は約３．９である。したがって、一般に、低誘電率は約３．０未満の誘電率と考えられる。低誘電率の物質は、層間キャパシタンスを減少させるため、誘電層に隣接する金属配線で運ばれる信号間の潜在的クロストークを抑える。バリヤ層２０および絶縁層２２は化学蒸着によって形成されうる。
【００１７】
好ましい実施形態において、絶縁層２２に重なる層２４は二酸化ケイ素のハード・マスクを含む。ハード・マスクの下の１つまたは複数の層をエッチングするために、ハード・マスク上にフォトレジスト材を塗布し、フォトレジストをパターニングし、次いでそのパターンをフォトレジストからハード・マスクに転写させる。フォトレジストを除去し、ハード・マスク・パターンを使用してエッチング・ステップを実行する。この処理は、エッチングされた特徴に対する優れた寸法制御を有利に提供する。ハード・マスクの代わりに、従来的なフォトレジスト・パターニング・ステップやエッチング・ステップを利用できる。いずれの場合も、図２に示されるように、好適なエッチング液を使用することによって、バリヤ層２０、絶縁層２２およびハード・マスク層２４に窓または溝３０が形成される。上面図では、溝３０は円形または楕円形になる。一般に、パターニングおよびエッチング・ステップでは、角の尖った形状の構造体は形成されないため、上面から見た場合の窓および溝は円形や楕円形であるか、または比較的真っ直ぐなエッジを有し、エッジ巻の角が丸まっている。
【００１８】
図３を参照すると、遮断およびシード層３２が配置されている。典型的には、これは２つのステップで達成される。まず、溝３０にバリヤ材をスパッタする。タンタル、窒化タンタル、チタンおよび窒化チタンはバリヤ層の候補になる。次に、好ましくはスパッタリングによって薄い銅シード層を蒸着する。該シード層は、電気メッキ銅に対する開始層として必要である。遮断およびシード層３２のバリヤ材およびシード材も、従来の化学蒸着法および電気メッキ法によって蒸着することが可能である。ここで、好ましくは銅を電気メッキすることによって金属１のランナ層３４を形成する。電気メッキは、低温で比較的安価に行うことができるため特に有利である。低温積層の特徴は、ドーパント・プロフィルの変化を避けることができるため有利である。次いで、基板を化学および電気的に研磨して、金属１のランナ３４以外のすべての領域から電気メッキ銅を除去する。絶縁層に銅層を蒸着する処理は、食刻修飾処理として知られる。該処理は、バイアおよび配線が２つの別々のステップで形成される従来の金属パターンおよびエッチング処理にもたらされる変動を排除するため、優れた寸法制御を与えるものである。
【００１９】
特定の回路構成では、基板における下部領域に金属１のランナ３４を接続することが必要になる。例えば、金属１のランナの一端は、回路内の他の構成要素に接続するためのトランスフォーマ端末としての役割を果たすことができる。これは、まず金属１のランナの一端を下部デバイス領域に接続するバイア孔を形成することによって、二重食刻修飾処理により達成できる。第２のステップでは溝３０を形成し、第３のステップではバイア孔および溝３０を同時に満たして導電性バイアおよび金属１のランナ３４を形成する。したがって、この技術により、金属１のランナが下部デバイス領域に接続される。
【００２０】
外側巻線の下部が金属１の層に形成される（かつその上方巻線部が金属４の層に形成される）ものとして本発明を説明および図示し、金属１のランナを参照しているが、本発明の教示を適用して、金属層１の上の金属層に下方巻線部を形成することが可能である。例えば、外側巻線の下方巻線部を金属２のランナから形成し、上方巻線部を金属５のランナから形成することができる。同様に、外側巻線の上方および下方巻線部の間に形成する限り、内側巻線の上方および下方金属部を様々な層に形成することができる。
【００２１】
ここで、図４に示されるように、金属１のランナ３４、ならびに層２０、２２および２４の近隣領域に第２の四層積層体を形成する。四層積層体の最下層は、図示されているように、（好ましくは窒化チタンの）バリヤ層４０を含む。好ましくは比較的低誘電率の絶縁層４２をバリヤ層４０に形成し、この絶縁層４０は低誘電率の二酸化ケイ素、黒色ダイヤモンドまたはサンゴを含む。低誘電率の物質を使用すると、層間キャパシタンスおよび層間クロストークを減少させるのに有利であるが、絶縁層４２が低誘電率の物質を含む必要はない。例えば窒化シリコンで形成されたエッチング停止層４８を絶縁層４２に形成する。好ましくは低誘電率の他の絶縁層５０をエッチング停止層４８に形成する。ハード・マスク層５２を絶縁層５０に形成する。上述したように、ハード・マスク層５２の代わりに、従来のフォトレジスト、マスキングおよびパターニング処理を用いることができる。
【００２２】
図５を参照すると、ハード・マスク層５２を使用するマスキング・ステップでは、第２のレベルのバイア孔６０および６２が形成される領域を定める。次いで、定められたパターンを用いて、第２のレベルのバイア孔６０および６２をバリヤ層４０に向けて下方にエッチングする。次いで、追加のエッチング・ステップを用いて、バイア孔６０および６２のベースからバリヤ層４０を除去する。作製方法におけるこの時点で、このレベルでのバイア孔を必要とする集積回路の他の領域が存在していてもよく、したがってこれらはバイア孔６０および６２と同時に形成することが可能である。概して、これは、トランスフォーマに伴ういずれの層が形成される場合にも当てはまり、集積回路の他の領域に必要とされるバイア孔および溝を同時に形成することが可能である。したがって、本発明の方法は、集積回路形成方法に追加のマスキング・ステップを付加するものではない。集積回路全体にバイアおよび配線を形成するのに使用されるマスク内にトランスフォーマに対する追加の領域を定めるだけでよい。
【００２３】
図６にさらに詳しく示されるように、エッチング停止層４８に向かって下方向に伸びる溝６３を形成する。好ましい実施形態において、エッチング停止層４８でエッチング処理を効果的に停止させるために、エッチング処理を監視して、材料からエッチングされる副生成物を分析する。この場合は、エッチング停止層４８の物質が検出されたときにエッチング処理を終了する。その結果、溝６３は、マスク層５２および絶縁層５０を通じて下方に伸び、エッチング停止層４８内で終端する。図１２の完成構造についてわかるように、溝６３は、溝６３の垂直面が金属１のランナ３４の垂直面の背後にくるように、金属１のランナ３４の垂直面からずれて配置されるのが好ましい。
【００２４】
遮断およびシード層６４をバイア孔６０および６２ならびに溝６３の中に配置する。方法および材料は、図３の遮断およびシード層３２について説明したのと同じである。図７に示されるように、次いで、バイア孔６０および６２ならびに溝６３内に銅を電気メッキした後、化学および機械的研磨ステップを実施して上面を平滑化するのが好ましい。ここで、バイア孔６０および６２の下部の２つの銅領域を導電性バイア６５および６６とする。バイア孔６０および６２の上部領域（すなわち、溝６３と同じ水平面）における銅物質を、それぞれ金属２のバイア層６７および６８とする。溝６３における該銅物質を金属２のランナ６９とする。
【００２５】
図８に示されるように、既存の層に多層積層体を形成し、好ましくは、個々の層の物質と図４について述べた多層積層体に使用される物質とが同一となる。特に、順次形成される層は、バリヤ層７０と、（好ましくは低誘電率の物質を含む）絶縁層７２と、エッチング停止層７４と、（やはり好ましくは低誘電率の物質を含む）絶縁層７６と、ハード・マスク層７８とを含む。
【００２６】
図９に示されるように、ハード・マスク層７８をパターニングし、エッチングして４つのバイア孔を形成する。２つのバイア孔８０および８１は、ハード・マスク層７８からバリヤ層７０の上面まで、それぞれ実質的に金属２のバイア孔６７および６８と垂直方向に整列しながら下方に伸びている。２つの追加のバイア孔８２および８３は、ハード・マスク層７８からバリヤ層７０の上面まで、金属２のランナ６９の末端領域８４および８５と垂直方向に整列しながら下方に伸びている。金属２のランナが金属１のランナ３４の背後の平面に存在することを考慮すると、バイア孔８２および８３は、バイア孔８０および８１の背後の垂直面に存在することになる。一実施形態において、バイア孔８０、８１、８２および８３は、図９の水平方向に同じ寸法を有する。次いで、バイア孔８０、８１、８２および８３の下部で露出したバリヤ層７０を追加のエッチング・ステップによって除去する。再度ハード・マスク層７８をパターニングし、エッチングして、ハード・マスク層７８からエッチング停止層７４の上面まで垂直方向に伸びる溝８７を形成する。図１２の上面図からわかるように、溝８７は、金属２のランナ６９の垂直面と交差する垂直面に存在する。したがって、溝８７は、金属２のランナ６９の垂直面から後方に伸びて、２つの連続する平行な金属２のランナ６９を接続する。
【００２７】
次いで、バリヤ層９０を４つのバイア孔８０、８１、８２および８３ならびに溝８７の内面に塗布する。次いで、バイア孔８０、８１、８２および８３ならびに溝８７内に金属を蒸着または電気メッキする。したがって、バイア孔８０および８１内に、それぞれ導電性バイア９２および９４が形成される。バイア孔８２および８３の下部の２つの導電領域を、それぞれ導電性バイア９６および９８とする。バイア孔８２および８３の上部領域の導電体をそれぞれ金属３のバイア層１００および１０２と呼ぶ。溝８７内の導電体を金属３のランナ１０４とする。得られた構造体を図１０に示すが、必ずしも図１０から明らかではないものの、ここでも金属３のランナ１０４は２つの連続的な金属２のランナ６９を接続していることに留意されたい。図１２の上面図によれば、金属３のランナ１０４の末端は、導電性バイア９８および第１の垂直面における金属２のランナ６９と電気的に接触し、金属３のランナ１０４の他端は、第１の垂直面の背後の第２の垂直面にある、すぐ後方の金属２のランナ６９の導電性バイア９６と電気的に接触している。
【００２８】
本発明のトランスフォーマを完成させるために、他の絶縁層集積体を図１０の構造体の上面に配置する。図１１に示されるように、この絶縁層集積体は、バリヤ層１１０と、（好ましくは比較的低誘電率の物質から形成される）誘電層１１２と、（好ましくは窒化シリコンから形成される）エッチング停止層１１４と、（このましくは比較的低誘電率の物質から形成される）誘電層１１６と、ハード・マスク層１１８とを含む。ハード・マスク層１１８にマスクされたパターンを用いたパターンおよびエッチング方法は、ハード・マスク１１８からバリヤ層１１０の上面まで、実質的に導電性バイア９２および９４と垂直方向に整列しながら下方に伸びる一対のバイア孔を形成する。次いで、該対のバイア孔の下部におけるバリヤ層１１０の露出部を除去する。第２のマスキングおよびエッチング・ステップでは、該対のバイア孔間に伸び、下面がエッチング停止層１１４の上面に隣接する溝を形成する。図１１に示されるバリヤ層１２０は、対のバイアおよび溝の内面に配置される。金属、好ましくは銅を配置して、導電性バイア１２２および１２４、ならびにそれらとそれぞれ垂直方向に整列する金属４のバイア層１２６および１２８を形成する。図１１に示される２つの導電性バイア集積体を介して２つの連続的な金属１のランナを接続するための接続用金属４のランナ１３０をも形成する。したがって、金属４のランナ１３０の一端は、導電性バイア１２４、および金属１のランナ３４に接続された金属４のバイア層１２８と同じ垂直面に存在し、金属４のランナの他端は、金属４のバイア層１２６、および複数の平行する金属１のランナ３４のうちの次の金属１のランナ３４に接続された導電性バイア１２２に接続される。
【００２９】
図１１によれば、トランスフォーマは、外部および内側巻線を形成する２つの同軸の閉じ多角形（図１１の長方形）となる。本発明の教示に従って構成されたトランスフォーマの上面図が図１２に示されているが、これは様々なトランスフォーマの構成要素の第３の寸法方位を表している。平行する２つの連続的な金属１のランナ３４が、垂直導電構造体１３０および１３２を介して、ダイアゴナルな金属４のランナ１２６によって接続されている。垂直導電構造体１３２は、導電性バイア６５と、金属２のバイア層６７と、導電性バイア９２と、導電性バイア１２２と、金属４のバイア層１２６とを含む。垂直導電構造体１３０は、導電性バイア６６と、金属２のバイア層６８と、導電性バイア９４と、導電性バイア１２４と、金属４のバイア層１２８とを含む。同様に、平行する２つの連続的な金属２のランナ６９が、垂直導電構造体１３６および１３８を介して、ダイアゴナルな金属３のランナ１０４によって接続されている。垂直導電構造体１３８は、導電性バイア９６と金属３のバイア層１００とを含む。垂直導電構造体１３６は、導電性バイア９８と金属３のバイア層１０２とを含む。
【００３０】
複数の金属１のランナ３４および複数の金属４のランナ１２６は、他の様々な方位および配線構成をとることが可能である。例えば、各々の金属１のランナ３４と金属４のランナ１２６の間の角度を９０°以上にして上面にジグザグ・パターンを設けることができる。図１３を参照されたい。あるいは、金属１のランナ３４および金属４のランナ１２６をＬ字形にし、１つのランナにおけるショート・レッグを次のランナのロング・レッグと接続するように接続することができる。図１４を参照されたい。典型的には、金属２のランナ６９と金属３のランナ１０４とを含むトランスフォーマの二次巻線は、一次巻線と同じ形状および方位を有する。図１２、１３および１４を参照されたい。
【００３１】
連続的な金属１のランナ３４の間の距離に対する連続的な金属２のランナ６９の間の距離を、金属２および金属３のランナ６９および１０４を含む多数または少数のコイルまたは巻き線が連続的な金属１のランナ３４の間に配置されるように変化させることによって、トランスフォーマの（いずれか一方が一次巻線として機能し、他方が二次巻線として機能しうる）外側巻線と内側巻線の巻数比を変更することができる。
【００３２】
図面および本文の説明は、集積回路の金属１および金属４の層における外側巻線の金属最下層および最上層の配置を示すものであるが、トランスフォーマ構造が他の金属層に及ぶように、例えば外側巻線の下部を金属２の層内に、また上部を金属５の層内に配置できるように、本発明の新奇の特徴を応用することが可能である。内側巻線も同様に、外側巻線が及ぶ金属層の間の任意の数の金属層に及ぶ。本発明の範囲内で、異なる金属層に及ぶ他の実施形態が考えられる。
【００３３】
有利にも、本発明の教示に従って形成された多層トランスフォーマは、ＣＭＯＳバックフロー（すなわち配線）処理に適応可能で、ＣＭＯＳデバイスの作製する方法において追加のマスキング・ステップを一切必要としない。導電構造体は銅で形成されているため、得られる導体は、アルミニウムで形成されたものより比較的抵抗が小さく、したがってＱが高くなる。内側巻線は外側巻線内に完全に密閉されているため、結合率が比較的高くなる。上述の処理ステップによって示されるように、該トランスフォーマは、他の能動要素を有するチップ内であっても、あるいは共通基板上に構成されるマルチ・モジュール・デバイスの一部としても高度な統合性を有する。従来のように２つの巻線を同時に使用してトランスフォーマ機能を与えるように設計しているが、それらをインダクタとして独立的に使用することが可能である。
【００３４】
食刻修飾処理を用いて、本発明によるトランスフォーマの外部および内側巻線の形成を説明したが、本発明はそれに限定されるものではない。上方および下方巻線部を形成する金属層が、少なくとも３つの金属層に及ぶ垂直バイアによって接続される、すなわち上方または下方巻線部を形成するのに少なくとも１つの金属層を使用しない従来の金属蒸着およびエッチング・ステップを用いてもトランスフォーマ巻線を形成することが可能である。
【００３５】
半導体基板上に薄膜多層高Ｑトランスフォーマを形成するのに有用な構成および方法を説明した。本発明の具体的な用途を示したが、ここに開示された原理は、本発明を様々な方法で、かつ様々な回路構造で実践するための基礎を与えるものである。任意の２つの金属層を使用してトランスフォーマ巻線を形成することを含めて、本発明の範囲内で数多くの変更が可能である。本発明は請求項によってのみ制限される。
【図面の簡単な説明】
【図１】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図２】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図３】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図４】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図５】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図６】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図７】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図８】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図９】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図１０】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図１１】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図１２】本発明のいくつかの実施形態によるトランスフォーマ構造の上面図である。
【図１３】本発明のいくつかの実施形態によるトランスフォーマ構造の上面図である。
【図１４】本発明のいくつかの実施形態によるトランスフォーマ構造の上面図である。
本特許出願は、２００１年６月２８日に提出され、出願番号６０／３１０，２８５が与えられた仮特許出願に対する優先権を主張するものである。
【０００２】
【発明の属する技術分野】
本発明は、一般には集積回路基板上に形成されたトランスフォーマに関し、より詳細には、集積回路基板の少なくとも３つの金属層に及ぶ外部コアを有するトランスフォーマに関する。
【０００３】
【従来の技術】
無線通信における最近の進歩、ならびにより小型の無線通信装置に対する需要により、無線通信電子装置の最適化および小型化に向けて多大な努力がなされてきた。これらの装置の受動構成要素（インダクタ、キャパシタ、トランスフォーマなど）は、装置の動作において必要な役割を果たすため、当該構成要素の小型化、およびその製造効率の改善に向けて努力がなされている。
【０００４】
電子通信装置の性能に不可欠な役割を果たすトランスフォーマは、一次巻線および二次巻線を備えた電磁構成要素である。従来の方法では、巻線は、閉ループ磁気回路を形成する共通のコアに巻かれている。鉄コアは、典型的にトランスフォーマの効果を高めるが、必要ではない。各巻線は、複数の巻き線を含む。一次電圧と二次電圧の関係は、一次巻線と二次巻線の巻き線比の関数で、一次電流と二次電流の比は、該巻き線比の逆関数である。知られるように、トランスフォーマ巻線およびコアについては多くの異なる物理的構成が挙げられる。例えば、一実施形態において、一次巻線および二次巻線は螺旋構造を形成し、二次巻線は、一次巻線によって形成された孔の内部に配向している。トランスフォーマはまた、印加電圧を上げ下げする発電用途、および音声周波数から高周波数（ＲＦ）までの周波数におけるインピーダンス整合をとる発電用途を含めた様々な用途で役立てられている。使用通信周波数をより高い周波数帯域に連続的に割り当てると、インピーダンス整合用途に使用されるトランスフォーマは、渦電流および表皮効果損失によって性能が損なわれる。
【０００５】
Ｑ（または品質係数）は、重要なトランスフォーマの効果尺度である。Ｑは、トランスフォーマ巻線内の誘導リアクタンスと誘導抵抗の比の測定値である。高Ｑトランスフォーマは、トランスフォーマ電流を入力信号周波数の関数としてグラフ化した場合に狭いピークを示し、そのピークは、トランスフォーマが共鳴する周波数を示す。高Ｑトランスフォーマは、狭い帯域幅で動作する周波数依存回路での使用において特に重要である。Ｑ値は、トランスフォーマ抵抗の逆関数であるため、抵抗を最小限にしてＱを高めることが特に重要である。
【０００６】
たいていのパーソナル通信装置は、シリコンや砒化ガリウムなど、半導体技術を使用して作製された集積回路能動構成要素を取り入れている。従来技術では、シリコン系集積回路作製方法への適合性を達成するために開発された（ドーナツ形または螺旋形のインダクタを含む）特定の集積誘導構造が教示されている。２つの当該インダクタを近似的に形成すると、一方の巻線（一次巻線）中を流れる電流によって形成される磁場が他方の巻線（二次巻線）の巻線領域に結合して、トランスフォーマ作用が生じるとともに、二次巻線に電流が流れる。しかしながら、当該平面インダクタは、損失が大きく、対象とする使用周波数でのＱ係数が低い。これらの損失およびＱ係数の低下は、一般には、寄生的キャパシタンスによって生じる誘電損失、およびトランスフォーマ構造における薄くて比較的固有抵抗の高い導体の使用による抵抗損失に起因するものと考えられる。従来の平面インダクタ、および該インダクタから形成されたトランスフォーマの短所は、（半導体基板表面に垂直な）磁場線が半導体、ならびにトランスフォーマの上、側方および下に位置する誘電層に進入することである。これによって誘電損失が大きくなり、トランスフォーマのＱ係数が低下する。また、トランスフォーマが、シリコン内に形成された能動回路素子から十分離れたところに位置していなければ、磁場線が電流を誘導するため、能動構成要素の動作が妨げられる。
【０００７】
集積回路能動装置が小さくなり、より高速で動作するようになると、配線システムが装置信号に処理遅れを付加することはなくなる。従来のアルミニウム金属配線を使用すると、配線が長くなるとともに配線断面が小さくなって配線抵抗を大きくするため、回路の動作速度が制限される。また、アルミニウム表面とシリコン表面の間の接触抵抗が比較的小さいことにより、回路構成要素の数が増えるに従って全抵抗が著しく大きくなる。また、アスペクト比が大きなアルミニウムをバイアおよびプラグに蒸着するのは困難である（ただし、アスペクト比はプラグの厚さの直径に対する比として定められる）。
【０００８】
これらの欠点を考慮すると、アルミニウムよりすぐれた導電対であり（アルミニウムの抵抗が３．１マイクロ・オームであるのに対して１．７マイクロ・オーム）、エレクトロマイグレーションの影響が小さく、より低温で積層でき（それによってデバイス・ドーパント分布に対する悪影響が防止され）、高アスペクト比のプラグ材料の使用に適するといった理由から、配線に銅が選択される傾向にある。
【０００９】
ダマシーン処理は、能動デバイスの銅配線を形成するための一技術である。表面の誘電層に溝を形成し、次いでそこに銅材を蒸着する。通常は、溝を十分に満たし、表面を再平滑化するために化学および機械的研磨ステップを必要とする。この処理は、典型的なパターンおよびエッチング処理にもたらされる寸法変動を防ぐため、優れた寸法制御を与えるものである。二重ダマシーン処理はダマシーン処理を拡大したもので、銅から基部導電バイアと配線溝の両方を同時に形成する。まずバイア孔を形成し、次に接続される２つのバイア孔間に溝を形成する。次の金属積層ステップでは、バイア孔と溝の両方を満たし、一体の金属層、および下の金属層に対する導電バイアを形成する。化学および機械的研磨ステップでは、上面または基板を平滑化する。二重ダマシーン処理については、以下の参考文献、すなわち本願に引用して援用する「Ｃ．Ｋ．Ｈｕ他、ＶＬＳＩに関するＭＲＳシンポジウム回報（Ｐｒｏｃｅｅｄｉｎｇｓ ＭＲＳ Ｓｙｍｐｏｓｉｕｍｏｎ ＶＬＳＩ）第５巻、ｐ．３６９（１９９０年）；
Ｂ．Ｌｕｔｈｅｒ他、ＶＭＩＣ回報（Ｐｒｏｃｅｅｄｉｎｇｓ ＶＭＩＣ）、第１０巻、ｐ．１５（１９９４年）；Ｄ．Ｅｄｅｌｓｔｅｉｎ、ＥＣＳ回報（Ｐｒｏｃｅｅｄｉｎｇｓ ＥＳＣ Ｍｔｇ．、第９６−２巻、ｐ．３３５（１９９６年）に詳しく記載されている。
【００１０】
【発明が解決しようとする課題】
半導体基板上のトランスフォーマならびに能動デバイスの製作をさらに進歩させるために、従来の集積回路の金属層に当該トランスフォーマを形成するための構成および処理であって、トランスフォーマのコア領域が従来技術のトランスフォーマより大きいために、より高いインダクタンス値およびより高いＱの効果尺度が得られる構成および処理を提供する。また、本発明の教示に従って形成されたトランスフォーマは、集積回路の比較的小さな領域に低い抵抗（よって高いＱ値）を有するため望ましい。
【００１１】
【課題を解決するための手段】
本発明の一実施形態によれば、能動構成要素が既に形成された半導体基板の基礎を成す複数の平行下側導電性ストリップを形成する。各々の下側導電性ストリップの対向する第１および第２のエッジに第１および第２の垂直導電性バイア孔を形成し、バイア孔の内部に導電体を積層して第１および第２の導電性バイアを形成する。２つの追加のバイア孔を第１および第２の導電性バイアと垂直方向に整列するように形成し、それを金属で満たして第３および第４の導電性バイアを形成する。次いで、１つの上側導電性ストリップの第１のエッジが下側導電性ストリップの第１のエッジに重なり、２つのエッジが第１および第３の導電性バイアによって接続されるように、上側導電性ストリップの平面が下側導電性ストリップの平面と交差する複数の上側導電性ストリップを形成する。上側導電性ストリップの第２のエッジは、次の平行下側導電性ストリップの第２のエッジに重なり、これらのエッジは第２および第４の導電性バイアによって電気的に接続される。したがって、トランスフォーマの外部螺旋巻線が形成される。トランスフォーマの内側巻線も同様に形成される。内側巻線の下部は、外側巻線の下部の上の少なくとも１つの金属層で形成され、内側巻線の上部は、内側巻線の上部の下の少なくとも１つの金属層である。トランスフォーマは少なくとも４つの金属層（すなわち内部および外側巻線の下部、ならびに内部および外側巻線の上部）に形成されるが、様々な巻線部分の間に少なくとも１つの金属層を形成し、集積回路金属層のいずれかに外側巻線の下部を形成し、その上に追加の巻線部を形成することが可能である。
【００１２】
本発明の技術に従ってトランスフォーマを構成するための特定のレイアウトおよびメタライゼーション技術を使用すると導電体の抵抗損失が小さくなることにより、渦電流損失が小さくなるとともにトランスフォーマのＱ係数も高くなる。本発明の一実施形態によれば、多層二重食刻修飾メタライゼーション技術を使用してトランスフォーマを形成する。第１の積層体に複数の平行する金属１のランナを形成する。第１の積層体の上に第２の絶縁材積層体を配置し、複数の第１および第２のバイア孔をその中に形成して、複数の第１のバイア孔の各々を金属１のランナの第１の末端に接触させ、複数の第２のバイア孔の各々を金属１のランナの第２の末端に接触させる。第２の積層体の１つまたは複数の上部層の内部に金属２の溝を形成し、次いで第１および第２のバイア孔および溝に銅を充填する。金属２のランナを金属１のランナの垂直面から引っ込めて配置する。第２の集積体の上に第３の絶縁層集積体を配置し、４つのバイア孔をその中に形成する。第３および第４のバイア孔をそれぞれ第１および第２の導電性バイアの１つと電気的に接触させる。第５のバイア孔を金属２の溝の第１の末端に接触させ、第６のバイア孔を金属２の溝の第２の末端に接触させる。第５のバイア孔と第６のバイア孔の上端を接続する金属３の溝が形成されるが、金属３の溝は２つの連続的な金属２のランナを接続する。したがって、金属３の溝の一端は金属２のランナの第６のバイア孔に接続され、金属３の溝の他端は、複数の平行する金属２のランナの中の次の金属２のランナの第５のバイア孔と接続する。次いで、第３、第４、第５および第６のバイア孔ならびに金属３の溝に銅を充填する。その構造体に第４の絶縁層集積体を配置し、第７および第８のバイア孔を、その中にそれぞれ第３および第４の導電性バイアと垂直に整列するように形成する。金属４の溝を最上位の絶縁集積体の上部に形成し、金属４のランナの一端を第８のバイア孔に接触させ、金属４の溝の他端を、複数の平行する金属１のランナの中の次の金属１のランナの第７のバイア孔に接触させる。このように、金属４の溝は連続する２つの金属１のランナを接続する。金属４の溝ならびに第７および第８のバイア孔に銅を充填する。断面図において、得られる構造体は、２つの導電体の同心長方形を形成する。上面図において、金属１および金属４のランナは、各々の金属４のランナが連続的な金属１のランナを接続する螺旋体を形成する。同様に、金属２および金属３のランナは、各々の金属３のランナが連続的な金属２のランナを電気的に接続する螺旋体を形成する。得られる構造体は、外側巻線が金属１および金属４のランナによって形成され、内側巻線が金属２および金属３のランナによって形成されたトランスフォーマを備える。
【００１３】
本発明の詳細な説明、および添付の図面に照らし合わせて考察すると、本発明をより容易に理解することができるとともに、そのさらなる利点および使用法がより明らかになるであろう。
【００１４】
一般的慣習に従って、様々な記載のデバイス特徴は正確な縮尺に基づいて描かれているわけではなく、本発明に関わる具体的な特徴を強調するように描かれている。図面および本文を通じて、同様の符号は同様の構成要素を表す。
【００１５】
【発明の実施の形態】
上述したトランスフォーマを形成する方法の説明は、一般に、外部および内部トランスフォーマ・コイルの単一の巻線に関連する構成要素の形成に向けられる。複数の当該巻線が集積回路基板に同時に形成されていることを当業者なら理解するであろう。しかし、以下の説明において、連続する巻線間の配線に言及することもしばしば必要である。
【００１６】
図１に示されるように、本発明による好ましい処理が開始され、従来複数の能動要素を含む既存の集積回路基板に複数の絶縁層が形成される。典型的には、従来の作製方法におけるこの時点では、能動デバイス領域を接続する金属配線層は形成されず、能動デバイス領域へのアクセスを得るためのバイアまたは窓のみが形成されていた。バリヤ層２０が半導体基板の表面に重なり、該バリヤ層２０は好ましくはタンタル、窒化タンタル、チタンまたは窒化チタンから形成される。比較的低誘電率の物質からなる絶縁層２２がバリヤ層２０に形成される。低誘電率の二酸化ケイ素、黒色ダイヤモンドおよびサンゴは絶縁層２２の好適な候補である。二酸化ケイ素の比誘電率は約３．９である。したがって、一般に、低誘電率は約３．０未満の誘電率と考えられる。低誘電率の物質は、層間キャパシタンスを減少させるため、誘電層に隣接する金属配線で運ばれる信号間の潜在的クロストークを抑える。バリヤ層２０および絶縁層２２は化学蒸着によって形成されうる。
【００１７】
好ましい実施形態において、絶縁層２２に重なる層２４は二酸化ケイ素のハード・マスクを含む。ハード・マスクの下の１つまたは複数の層をエッチングするために、ハード・マスク上にフォトレジスト材を塗布し、フォトレジストをパターニングし、次いでそのパターンをフォトレジストからハード・マスクに転写させる。フォトレジストを除去し、ハード・マスク・パターンを使用してエッチング・ステップを実行する。この処理は、エッチングされた特徴に対する優れた寸法制御を有利に提供する。ハード・マスクの代わりに、従来的なフォトレジスト・パターニング・ステップやエッチング・ステップを利用できる。いずれの場合も、図２に示されるように、好適なエッチング液を使用することによって、バリヤ層２０、絶縁層２２およびハード・マスク層２４に窓または溝３０が形成される。上面図では、溝３０は円形または楕円形になる。一般に、パターニングおよびエッチング・ステップでは、角の尖った形状の構造体は形成されないため、上面から見た場合の窓および溝は円形や楕円形であるか、または比較的真っ直ぐなエッジを有し、エッジ巻の角が丸まっている。
【００１８】
図３を参照すると、遮断およびシード層３２が配置されている。典型的には、これは２つのステップで達成される。まず、溝３０にバリヤ材をスパッタする。タンタル、窒化タンタル、チタンおよび窒化チタンはバリヤ層の候補になる。次に、好ましくはスパッタリングによって薄い銅シード層を蒸着する。該シード層は、電気メッキ銅に対する開始層として必要である。遮断およびシード層３２のバリヤ材およびシード材も、従来の化学蒸着法および電気メッキ法によって蒸着することが可能である。ここで、好ましくは銅を電気メッキすることによって金属１のランナ層３４を形成する。電気メッキは、低温で比較的安価に行うことができるため特に有利である。低温積層の特徴は、ドーパント・プロフィルの変化を避けることができるため有利である。次いで、基板を化学および電気的に研磨して、金属１のランナ３４以外のすべての領域から電気メッキ銅を除去する。絶縁層に銅層を蒸着する処理は、食刻修飾処理として知られる。該処理は、バイアおよび配線が２つの別々のステップで形成される従来の金属パターンおよびエッチング処理にもたらされる変動を排除するため、優れた寸法制御を与えるものである。
【００１９】
特定の回路構成では、基板における下部領域に金属１のランナ３４を接続することが必要になる。例えば、金属１のランナの一端は、回路内の他の構成要素に接続するためのトランスフォーマ端末としての役割を果たすことができる。これは、まず金属１のランナの一端を下部デバイス領域に接続するバイア孔を形成することによって、二重食刻修飾処理により達成できる。第２のステップでは溝３０を形成し、第３のステップではバイア孔および溝３０を同時に満たして導電性バイアおよび金属１のランナ３４を形成する。したがって、この技術により、金属１のランナが下部デバイス領域に接続される。
【００２０】
外側巻線の下部が金属１の層に形成される（かつその上方巻線部が金属４の層に形成される）ものとして本発明を説明および図示し、金属１のランナを参照しているが、本発明の教示を適用して、金属層１の上の金属層に下方巻線部を形成することが可能である。例えば、外側巻線の下方巻線部を金属２のランナから形成し、上方巻線部を金属５のランナから形成することができる。同様に、外側巻線の上方および下方巻線部の間に形成する限り、内側巻線の上方および下方金属部を様々な層に形成することができる。
【００２１】
ここで、図４に示されるように、金属１のランナ３４、ならびに層２０、２２および２４の近隣領域に第２の四層積層体を形成する。四層積層体の最下層は、図示されているように、（好ましくは窒化チタンの）バリヤ層４０を含む。好ましくは比較的低誘電率の絶縁層４２をバリヤ層４０に形成し、この絶縁層４０は低誘電率の二酸化ケイ素、黒色ダイヤモンドまたはサンゴを含む。低誘電率の物質を使用すると、層間キャパシタンスおよび層間クロストークを減少させるのに有利であるが、絶縁層４２が低誘電率の物質を含む必要はない。例えば窒化シリコンで形成されたエッチング停止層４８を絶縁層４２に形成する。好ましくは低誘電率の他の絶縁層５０をエッチング停止層４８に形成する。ハード・マスク層５２を絶縁層５０に形成する。上述したように、ハード・マスク層５２の代わりに、従来のフォトレジスト、マスキングおよびパターニング処理を用いることができる。
【００２２】
図５を参照すると、ハード・マスク層５２を使用するマスキング・ステップでは、第２のレベルのバイア孔６０および６２が形成される領域を定める。次いで、定められたパターンを用いて、第２のレベルのバイア孔６０および６２をバリヤ層４０に向けて下方にエッチングする。次いで、追加のエッチング・ステップを用いて、バイア孔６０および６２のベースからバリヤ層４０を除去する。作製方法におけるこの時点で、このレベルでのバイア孔を必要とする集積回路の他の領域が存在していてもよく、したがってこれらはバイア孔６０および６２と同時に形成することが可能である。概して、これは、トランスフォーマに伴ういずれの層が形成される場合にも当てはまり、集積回路の他の領域に必要とされるバイア孔および溝を同時に形成することが可能である。したがって、本発明の方法は、集積回路形成方法に追加のマスキング・ステップを付加するものではない。集積回路全体にバイアおよび配線を形成するのに使用されるマスク内にトランスフォーマに対する追加の領域を定めるだけでよい。
【００２３】
図６にさらに詳しく示されるように、エッチング停止層４８に向かって下方向に伸びる溝６３を形成する。好ましい実施形態において、エッチング停止層４８でエッチング処理を効果的に停止させるために、エッチング処理を監視して、材料からエッチングされる副生成物を分析する。この場合は、エッチング停止層４８の物質が検出されたときにエッチング処理を終了する。その結果、溝６３は、マスク層５２および絶縁層５０を通じて下方に伸び、エッチング停止層４８内で終端する。図１２の完成構造についてわかるように、溝６３は、溝６３の垂直面が金属１のランナ３４の垂直面の背後にくるように、金属１のランナ３４の垂直面からずれて配置されるのが好ましい。
【００２４】
遮断およびシード層６４をバイア孔６０および６２ならびに溝６３の中に配置する。方法および材料は、図３の遮断およびシード層３２について説明したのと同じである。図７に示されるように、次いで、バイア孔６０および６２ならびに溝６３内に銅を電気メッキした後、化学および機械的研磨ステップを実施して上面を平滑化するのが好ましい。ここで、バイア孔６０および６２の下部の２つの銅領域を導電性バイア６５および６６とする。バイア孔６０および６２の上部領域（すなわち、溝６３と同じ水平面）における銅物質を、それぞれ金属２のバイア層６７および６８とする。溝６３における該銅物質を金属２のランナ６９とする。
【００２５】
図８に示されるように、既存の層に多層積層体を形成し、好ましくは、個々の層の物質と図４について述べた多層積層体に使用される物質とが同一となる。特に、順次形成される層は、バリヤ層７０と、（好ましくは低誘電率の物質を含む）絶縁層７２と、エッチング停止層７４と、（やはり好ましくは低誘電率の物質を含む）絶縁層７６と、ハード・マスク層７８とを含む。
【００２６】
図９に示されるように、ハード・マスク層７８をパターニングし、エッチングして４つのバイア孔を形成する。２つのバイア孔８０および８１は、ハード・マスク層７８からバリヤ層７０の上面まで、それぞれ実質的に金属２のバイア孔６７および６８と垂直方向に整列しながら下方に伸びている。２つの追加のバイア孔８２および８３は、ハード・マスク層７８からバリヤ層７０の上面まで、金属２のランナ６９の末端領域８４および８５と垂直方向に整列しながら下方に伸びている。金属２のランナが金属１のランナ３４の背後の平面に存在することを考慮すると、バイア孔８２および８３は、バイア孔８０および８１の背後の垂直面に存在することになる。一実施形態において、バイア孔８０、８１、８２および８３は、図９の水平方向に同じ寸法を有する。次いで、バイア孔８０、８１、８２および８３の下部で露出したバリヤ層７０を追加のエッチング・ステップによって除去する。再度ハード・マスク層７８をパターニングし、エッチングして、ハード・マスク層７８からエッチング停止層７４の上面まで垂直方向に伸びる溝８７を形成する。図１２の上面図からわかるように、溝８７は、金属２のランナ６９の垂直面と交差する垂直面に存在する。したがって、溝８７は、金属２のランナ６９の垂直面から後方に伸びて、２つの連続する平行な金属２のランナ６９を接続する。
【００２７】
次いで、バリヤ層９０を４つのバイア孔８０、８１、８２および８３ならびに溝８７の内面に塗布する。次いで、バイア孔８０、８１、８２および８３ならびに溝８７内に金属を蒸着または電気メッキする。したがって、バイア孔８０および８１内に、それぞれ導電性バイア９２および９４が形成される。バイア孔８２および８３の下部の２つの導電領域を、それぞれ導電性バイア９６および９８とする。バイア孔８２および８３の上部領域の導電体をそれぞれ金属３のバイア層１００および１０２と呼ぶ。溝８７内の導電体を金属３のランナ１０４とする。得られた構造体を図１０に示すが、必ずしも図１０から明らかではないものの、ここでも金属３のランナ１０４は２つの連続的な金属２のランナ６９を接続していることに留意されたい。図１２の上面図によれば、金属３のランナ１０４の末端は、導電性バイア９８および第１の垂直面における金属２のランナ６９と電気的に接触し、金属３のランナ１０４の他端は、第１の垂直面の背後の第２の垂直面にある、すぐ後方の金属２のランナ６９の導電性バイア９６と電気的に接触している。
【００２８】
本発明のトランスフォーマを完成させるために、他の絶縁層集積体を図１０の構造体の上面に配置する。図１１に示されるように、この絶縁層集積体は、バリヤ層１１０と、（好ましくは比較的低誘電率の物質から形成される）誘電層１１２と、（好ましくは窒化シリコンから形成される）エッチング停止層１１４と、（このましくは比較的低誘電率の物質から形成される）誘電層１１６と、ハード・マスク層１１８とを含む。ハード・マスク層１１８にマスクされたパターンを用いたパターンおよびエッチング方法は、ハード・マスク１１８からバリヤ層１１０の上面まで、実質的に導電性バイア９２および９４と垂直方向に整列しながら下方に伸びる一対のバイア孔を形成する。次いで、該対のバイア孔の下部におけるバリヤ層１１０の露出部を除去する。第２のマスキングおよびエッチング・ステップでは、該対のバイア孔間に伸び、下面がエッチング停止層１１４の上面に隣接する溝を形成する。図１１に示されるバリヤ層１２０は、対のバイアおよび溝の内面に配置される。金属、好ましくは銅を配置して、導電性バイア１２２および１２４、ならびにそれらとそれぞれ垂直方向に整列する金属４のバイア層１２６および１２８を形成する。図１１に示される２つの導電性バイア集積体を介して２つの連続的な金属１のランナを接続するための接続用金属４のランナ１３０をも形成する。したがって、金属４のランナ１３０の一端は、導電性バイア１２４、および金属１のランナ３４に接続された金属４のバイア層１２８と同じ垂直面に存在し、金属４のランナの他端は、金属４のバイア層１２６、および複数の平行する金属１のランナ３４のうちの次の金属１のランナ３４に接続された導電性バイア１２２に接続される。
【００２９】
図１１によれば、トランスフォーマは、外部および内側巻線を形成する２つの同軸の閉じ多角形（図１１の長方形）となる。本発明の教示に従って構成されたトランスフォーマの上面図が図１２に示されているが、これは様々なトランスフォーマの構成要素の第３の寸法方位を表している。平行する２つの連続的な金属１のランナ３４が、垂直導電構造体１３０および１３２を介して、ダイアゴナルな金属４のランナ１２６によって接続されている。垂直導電構造体１３２は、導電性バイア６５と、金属２のバイア層６７と、導電性バイア９２と、導電性バイア１２２と、金属４のバイア層１２６とを含む。垂直導電構造体１３０は、導電性バイア６６と、金属２のバイア層６８と、導電性バイア９４と、導電性バイア１２４と、金属４のバイア層１２８とを含む。同様に、平行する２つの連続的な金属２のランナ６９が、垂直導電構造体１３６および１３８を介して、ダイアゴナルな金属３のランナ１０４によって接続されている。垂直導電構造体１３８は、導電性バイア９６と金属３のバイア層１００とを含む。垂直導電構造体１３６は、導電性バイア９８と金属３のバイア層１０２とを含む。
【００３０】
複数の金属１のランナ３４および複数の金属４のランナ１２６は、他の様々な方位および配線構成をとることが可能である。例えば、各々の金属１のランナ３４と金属４のランナ１２６の間の角度を９０°以上にして上面にジグザグ・パターンを設けることができる。図１３を参照されたい。あるいは、金属１のランナ３４および金属４のランナ１２６をＬ字形にし、１つのランナにおけるショート・レッグを次のランナのロング・レッグと接続するように接続することができる。図１４を参照されたい。典型的には、金属２のランナ６９と金属３のランナ１０４とを含むトランスフォーマの二次巻線は、一次巻線と同じ形状および方位を有する。図１２、１３および１４を参照されたい。
【００３１】
連続的な金属１のランナ３４の間の距離に対する連続的な金属２のランナ６９の間の距離を、金属２および金属３のランナ６９および１０４を含む多数または少数のコイルまたは巻き線が連続的な金属１のランナ３４の間に配置されるように変化させることによって、トランスフォーマの（いずれか一方が一次巻線として機能し、他方が二次巻線として機能しうる）外側巻線と内側巻線の巻数比を変更することができる。
【００３２】
図面および本文の説明は、集積回路の金属１および金属４の層における外側巻線の金属最下層および最上層の配置を示すものであるが、トランスフォーマ構造が他の金属層に及ぶように、例えば外側巻線の下部を金属２の層内に、また上部を金属５の層内に配置できるように、本発明の新奇の特徴を応用することが可能である。内側巻線も同様に、外側巻線が及ぶ金属層の間の任意の数の金属層に及ぶ。本発明の範囲内で、異なる金属層に及ぶ他の実施形態が考えられる。
【００３３】
有利にも、本発明の教示に従って形成された多層トランスフォーマは、ＣＭＯＳバックフロー（すなわち配線）処理に適応可能で、ＣＭＯＳデバイスの作製する方法において追加のマスキング・ステップを一切必要としない。導電構造体は銅で形成されているため、得られる導体は、アルミニウムで形成されたものより比較的抵抗が小さく、したがってＱが高くなる。内側巻線は外側巻線内に完全に密閉されているため、結合率が比較的高くなる。上述の処理ステップによって示されるように、該トランスフォーマは、他の能動要素を有するチップ内であっても、あるいは共通基板上に構成されるマルチ・モジュール・デバイスの一部としても高度な統合性を有する。従来のように２つの巻線を同時に使用してトランスフォーマ機能を与えるように設計しているが、それらをインダクタとして独立的に使用することが可能である。
【００３４】
食刻修飾処理を用いて、本発明によるトランスフォーマの外部および内側巻線の形成を説明したが、本発明はそれに限定されるものではない。上方および下方巻線部を形成する金属層が、少なくとも３つの金属層に及ぶ垂直バイアによって接続される、すなわち上方または下方巻線部を形成するのに少なくとも１つの金属層を使用しない従来の金属蒸着およびエッチング・ステップを用いてもトランスフォーマ巻線を形成することが可能である。
【００３５】
半導体基板上に薄膜多層高Ｑトランスフォーマを形成するのに有用な構成および方法を説明した。本発明の具体的な用途を示したが、ここに開示された原理は、本発明を様々な方法で、かつ様々な回路構造で実践するための基礎を与えるものである。任意の２つの金属層を使用してトランスフォーマ巻線を形成することを含めて、本発明の範囲内で数多くの変更が可能である。本発明は請求項によってのみ制限される。
【図面の簡単な説明】
【図１】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図２】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図３】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図４】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図５】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図６】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図７】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図８】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図９】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図１０】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図１１】連続的な作製ステップにおける本発明の実施形態によるトランスフォーマの断面を示す図である。
【図１２】本発明のいくつかの実施形態によるトランスフォーマ構造の上面図である。
【図１３】本発明のいくつかの実施形態によるトランスフォーマ構造の上面図である。
【図１４】本発明のいくつかの実施形態によるトランスフォーマ構造の上面図である。
Claims (42)
- 内側巻線および外側巻線を備えた集積回路構造体を形成する方法であって、
上面を有する半導体基板を形成するステップを含み、
外側巻線を形成するステップは、
第１の上側導体層および第１の下側導体層を上面に形成するステップと、
第１の上側導体層と第１の下側導体層とを相互接続して螺旋形のインダクタ構造体を形成するステップとを含み、
第１の上側導体層と第１の下側導体層との間に少なくとも１つの未接続の導体が存在し、
内側巻線を形成するステップは、
第１の上側導体層と第１の下側導体層との間に第２の上側導体層および第２の下側導体層を形成するステップと、
第２の上側導体層と第２の下側導体層とを相互接続して螺旋形のインダクタ構造体を形成するステップとを含み、
第１の上側導体層および第１の下側導体層は、それぞれ複数の第１の上側導電性ストリップおよび第１の下側導電性ストリップを含み、複数の第１の上側導電性ストリップおよび第１の下側導電性ストリップは、交差する垂直面に存在し、複数の第１の上側導電性ストリップの第１の導電性ストリップの第１の末端は、複数の第１の下側導電性ストリップの第１の導電性ストリップの第１の末端に重なり、複数の第１の上側導電性ストリップの第１の導電性ストリップの第２の末端は、複数の第１の下側導電性ストリップの第２の導電性ストリップの第２の末端に重なり、複数の第１の上側導電性ストリップの第１の導電性ストリップの第１の末端と、複数の第１の下側導電性ストリップの第１の導電性ストリップの第１の末端とを接続するための第１の垂直な導電性バイアを形成するステップをさらに含み、複数の第１の上側導電性ストリップの第１の導電性ストリップの第２の末端と、複数の第１の下側導電性ストリップの第２の導電性ストリップの第２の末端とを接続するための第２の垂直な導電性バイアを形成するステップをさらに含む、集積回路構造体を形成する方法。 - 集積回路構造体は複数の金属層を含み、複数の金属層の１つに第１の下側導体層を形成し、第１の導体層の上の少なくとも３つの金属層の１つの金属層に第１の上側導体層を形成する、請求項１に記載の方法。
- 第１の下側導体層の末端をそれに重なる第１の上側導体層の一端に、少なくとも２つの垂直に整列した導電性バイアを間に挟むように接続する、請求項２に記載の方法。
- 第２の上側導体層および第２の下側導体層は、それぞれ複数の第２の上側導電性ストリップおよび第２の下側導電性ストリップを含み、複数の第２の上側導電性ストリップおよび第２の下側導電性ストリップは、交差する垂直面に存在し、複数の第２の上側導電性ストリップの第１の導電性ストリップの第１の末端は、複数の第２の下側導電性ストリップの第１の導電性ストリップの第１の末端に重なり、複数の第２の上側導電性ストリップの第１の導電性ストリップの第２の末端は、複数の第２の下側導電性ストリップの第２の導電性ストリップの第２の末端に重なり、複数の第２の上側導電性ストリップの第１の導電性ストリップの第１の末端と、複数の第２の下側導電性ストリップの第１の導電性ストリップの第１の末端とを接続するための第１の垂直な導電性バイアを形成するステップをさらに含み、複数の第２の上側導電性ストリップの第１の導電性ストリップの第２の末端と、複数の第２の下側導電性ストリップの第２の導電性ストリップの第２の末端とを接続するための第２の垂直な導電性バイアを形成するステップをさらに含む、請求項１に記載の方法。
- 集積回路構造体は複数の金属層を含み、集積回路の少なくとも第２の金属層に第２の下側導体層を形成し、第２の下側導体層の上の少なくとも１つの金属層に第２の上側導体層を形成する、請求項１に記載の方法。
- 第２の下側導体層の末端をそれに重なる第２の上側導体層の一端に、少なくとも１つの導電性バイアがその間に伸びるように接続する、請求項５に記載の方法。
- 半導体基板内に多層トランスフォーマを形成する方法であって、
半導体基板を設けるステップと、
半導体基板に第１の絶縁層を形成するステップと、
第１の絶縁層に複数の平行する第１のレベルの金属ランナを形成するステップと、
第１の絶縁層に第２の絶縁層を形成するステップと、
第２の絶縁層内に複数の第１の導電性バイアおよび第２の導電性バイアを形成するステップであって、その下部末端において、複数の第１の導電性バイアおよび第２の導電性バイアの各々が、それぞれ複数の第１のレベルの金属ランナの各々の第１の末端および第２の末端と電気的に接触するステップと、
第２の絶縁層の上部に複数の第２のレベルの金属ランナを形成するステップと、
第２の絶縁層に第３の絶縁層を形成するステップと、
第３の絶縁層内に複数の第３、第４、第５および第６の導電性バイアを形成するステップであって、複数の第３の導電性バイアおよび第４の導電性バイアの各々が垂直方向に整列するとともに、それぞれ複数の第１の導電性バイアおよび第２の導電性バイアの１つと電気的に接触し、複数の第５の導電性バイアおよび第６の導電性バイアの各々が、それぞれ複数の第２のレベルの金属ランナの各々の第１の末端部および第２の末端部と電気的に接触するステップと、
その上部末端において第５の導電性バイアと第６の導電性バイアを接続する複数の平行する第３のレベルの金属ランナを形成するステップであって、第３の絶縁層の上部に複数の第３のレベルの金属ランナを形成するステップと、
第３の絶縁層に第４の絶縁層を形成するステップと、
第４の絶縁層内に複数の第７の導電性バイアおよび第８の導電性バイアを形成するステップであって、複数の第７の導電性バイアおよび第８の導電性バイアの各々が、垂直方向に整列するとともに、それぞれ複数の第３の導電性バイアおよび第４の導電性バイアの１つと電気的に接触するステップと、
その上部末端において第７の導電性バイアと第８の導電性バイアを接続する複数の平行する第４のレベルの金属ランナを形成するステップであって、第４の絶縁層の上部に複数の第４のレベルの金属ランナを形成するステップとを含み、
複数の第４のレベルの金属ランナの各々が連続的な第１のレベルの金属ランナと交差し、第４のレベルの金属ランナの第１の末端が、第１、第３および第７の導電性バイアにより第１の第１のレベルの金属ランナの第１の末端と電気的に接続され、第４のレベルの金属ランナの第２の末端が、第２、第４および第８の導電性バイアにより第２の第１のレベルの金属ランナの第２の末端と電気的に接続され、
複数の第３のレベルの金属ランナの各々が連続的な第２のレベルの金属ランナを接続し、第３のレベルの金属ランナの第１の末端が、第５の導電性バイアにより第１の第２のレベルの金属ランナの第１の末端と電気的に接続され、第３のレベルの金属ランナの第２の末端部が、第６の導電性バイアにより第２の第２のレベルの金属ランナの第２の末端部と電気的に接続される方法。 - 半導体基板は、第４の絶縁層の上に追加の絶縁層を含み、複数の第１のレベルの金属ランナを第１の絶縁層の内部またはその上に形成し、複数の第４のレベルの金属ランナを第１のレベルの金属ランナの上の少なくとも３つの絶縁層に形成する、請求項７に記載の方法。
- 半導体基板は、第４の絶縁層の上に追加の絶縁層を含み、複数の第２のレベルの金属ランナを第２の絶縁層の内部またはその上に形成し、複数の第３のレベルの金属ランナを第２のレベルの金属ランナの上の少なくとも１つの絶縁層に形成する、請求項７に記載の方法。
- 半導体基板内に少なくとも２つの多層同心コイルを形成する方法であって、
半導体基板を設けるステップと、
半導体基板に第１の層の集積体を形成するステップと、
同心軸に沿って、かつ第１の層の集積体の中に複数の平行な第１の溝を形成するステップと、
複数の第１の溝の各々の溝の中に導電体を形成し、複数の第１のレベルの金属ランナを形成するステップと、
第１の層の集積体に重なる第２の層の集積体を形成するステップと、
第２の層の集積体の中に複数の第１のバイア孔および第２のバイア孔を形成するステップであって、複数の第１のバイア孔および第２のバイア孔の各々が、それぞれ複数の第１のレベルの金属ランナの各々の第１の末端および第２の末端と接触するステップと、
第２の層の集積体の所定の数の層の中に、複数の第１の溝から垂直方向にずらせて複数の平行な第２の溝を形成するステップであって、複数の第２の溝の水平面は、複数の第１の溝の水平面と平行であるステップと、
複数の第１のバイア孔および第２のバイア孔の中に導電体を形成して第１の導電性バイアおよび第２の導電性バイアを形成し、複数の第２の溝の中に導電体を形成して複数の第２のレベルの金属ランナを形成するステップと、
第２の層の集積体に重なる第３の層の集積体を形成するステップと
同様の複数の第３、第４、第５および第６のバイア孔を第３の層の集積体の中に形成するステップであって、複数の第３のバイア孔および第４のバイア孔の各々は、それぞれ複数の第１のバイア孔および第２のバイア孔の１つと垂直方向に整列し、複数の第５のバイア孔および第６のバイア孔の各々は、それぞれ複数の第２のレベルの金属ランナの各々の第１の末端および第２の末端と垂直方向に整列するステップと、
第３の層の集積体の所定の数の層の中に複数の平行な第３の溝を形成するステップであって、複数の第３の溝の各々は、複数の第２のレベルの金属ランナの１つと整列した第６のバイア孔と、複数の第２のレベルの金属ランナの次の平行ランナと整列した第５のバイア孔とを接続するステップと、
複数の第３、第４、第５および第６のバイア孔ならびに複数の第３の溝の中に導電体を形成して、複数の第３の導電性バイアおよび第４の導電性バイアを形成するとともに、複数の第５の導電性バイアおよび第６の導電性バイア、ならびにそれらと電気的に接触する複数の第３のレベルの金属ランナを形成するステップと、
第３の層の集積体に重なる第４の層の集積体を形成するステップと、
同様の複数の第７のバイア孔および第８のバイア孔を第４の層の集積体の中に形成するステップであって、複数の第７のバイア孔および第８のバイア孔の各々は、それぞれ複数の第３の導電性バイアおよび第４の導電性バイアの１つと垂直方向に整列するステップと、
同様の複数の平行な第４の溝を第４の層の集積体の所定の数の層の中に形成するステップであって、複数の第７のバイア孔および第８のバイア孔の各々は、それぞれ複数の第３の導電性バイアおよび第４の導電性バイアの１つと垂直方向に整列するステップと、
第４の層の集積体の所定の数の層の中に同様の複数の平行な第４の溝を形成するステップであって、複数の第４の溝の各々は、複数の第１のレベルの金属ランナの１つと整列した第８のバイア孔と、複数の第１のレベルの金属ランナの次の平行ランナと整列した第７のバイア孔とを接続し、複数の第４の溝の水平面は、複数の第１のレベルの金属ランナの水平面と平行であるステップと、
複数の第７のバイア孔および第８のバイア孔ならびに複数の第３の溝の中に導電体を形成して複数の第７の導電性バイアおよび第８の導電性バイア、ならびにそれらと電気的に接触する複数の第４のレベルの金属ランナを形成するステップとを含み、
複数の第４のレベルの金属ランナの１つは、第４のレベルの金属ランナの第１の末端において複数の第１、第３および第７の導電性バイアの１つにより、また第４のレベルの金属ランナの第２の末端において複数の第２、第４および第８の導電性バイアの１つにより、２つの連続的な第１のレベルの金属ランナの間に電気的に接続され、
複数の第３のレベルの金属ランナの１つは、第３のレベルの金属ランナの第１の末端において複数の第５の導電性バイアの１つにより、また第３のレベルの金属ランナの第２の末端において複数の第６の導電性バイアの１つにより、２つの連続的な第２のレベルの金属ランナの間に電気的に接続される方法。 - 第１の積層体は、下部バリヤ層と誘電層とを含む、請求項１０に記載の方法。
- バリヤ層の物質は、タンタル、窒化タンタル、チタンおよび窒化チタンの中から選択される、請求項１１に記載の方法。
- 誘電層の物質は、比誘電率が３．０未満の物質を含む、請求項１１に記載の方法。
- 誘電層の物質は、二酸化ケイ素を含む、請求項１１に記載の方法。
- 第１の積層体は、誘電層に重なるハード・マスク層をさらに含み、複数の第１の溝は、ハード・マスク層を通じてパターニングおよびエッチングを行うことによって形成される、請求項１１に記載の方法。
- 複数の第１、第２、第３および第４の溝、ならびに複数の第１、第２、第３、第４、第５、第６、第７および第８のバイア孔は、基部層にフォトレジスト層を配置し、フォトレジスト材を通じてパターニングおよびエッチングを行うことによって形成される、請求項１０に記載の方法。
- 複数の第１のレベルの金属ランナを形成するステップは、
複数の第１の溝の各々の内面に沿ってバリヤ層を形成するステップと、
バリヤ層に隣接するシード層を形成するステップと、
複数の第１の溝の各々に金属を電気メッキするステップと、
基板の上面を平滑化するステップとを含む、請求項１０に記載の方法。 - バリヤ層の物質は、タンタル、窒化タンタル、チタンおよび窒化チタンの中から選択され、バリヤ層は化学蒸着によって形成される、請求項１７に記載の方法。
- シード層の物質は銅を含み、シード層は化学蒸着によって形成される、請求項１７に記載の方法。
- 金属は銅を含む、請求項１７に記載の方法。
- 第２、第３、第４の層の積層体は、
下部バリヤ層と、
下部バリヤ層に重なる第１の誘電層と、
第１の誘電層に重なるエッチング停止層と、
エッチング停止層に重なる第２の誘電層とを含む、請求項１０に記載の方法。 - 下部バリヤ層の物質は、タンタル、窒化タンタル、チタンおよび窒化チタンの中から選択される、請求項２１に記載の方法。
- 第１および第２の誘電層の物質は、比誘電率が３．０未満の物質を含む、請求項２１に記載の方法。
- 第１および第２の誘電層の物質は、二酸化ケイ素を含む、請求項２１に記載の方法。
- 第２、第３および第４の積層体は、第２の誘電層に重なるハード・マスク層をさらに含み、複数の第２、第３および第４の溝、ならびに複数の第１、第２、第３、第４、第５、第６、第７および第８のバイア孔は、ハード・マスク層を通じてパターニングおよびエッチングを行うことによって形成される、請求項２１に記載の方法。
- 所定の数の第２、第３および第４の層の積層体は第２の誘電層を含む、請求項１０に記載の方法。
- 複数の第１、第２、第３および第４の導電性バイアを形成するステップは、
導電性バイアが形成される層の積層体にマスク層を形成するステップと、
マスク層にパターニングおよびエッチングを行ってバイア孔を形成するステップと、
バリヤ層にシード層を形成するステップと、
バイア孔に金属を電気メッキするステップと、
上面を平滑化するステップとをさらに含む、請求項１０に記載の方法。 - バリヤ層の物質は、タンタル、窒化タンタル、チタンおよび窒化チタンの中から選択され、バリヤ層は化学蒸着によって形成される、請求項２７に記載の方法。
- シード層の物質は銅を含み、シード層は化学蒸着によって形成される、請求項２７に記載の方法。
- 複数の第５のバイア孔および第６のバイア孔ならびに第３の溝の中に導電体を形成するステップは、
複数の第５のバイア孔および第６のバイア孔の各々ならびに第３の溝の中にバリヤ層を形成するステップと、
バリヤ層に重なるシード層を形成するステップと、
複数の第５のバイア孔および第６のバイア孔の各々ならびに第３の溝に金属を電気メッキするステップと、
基板の上面を平滑化するステップとをさらに含む、請求項１０に記載の方法。 - バリヤ層の物質は、タンタル、窒化タンタル、チタンおよび窒化チタンの中から選択され、バリヤ層は化学蒸着によって形成される、請求項３０に記載の方法。
- シード層の物質は銅を含み、シード層は化学蒸着によって形成される、請求項３０に記載の方法。
- 複数の第７のバイア孔および第８のバイア孔ならびに第４の溝の中に導電体を形成するステップは、
複数の第７のバイア孔および第８のバイア孔の各々ならびに第４の溝の中にバリヤ層を形成するステップと、
バリヤ層に重なるシード層を形成するステップと、
複数の第７のバイア孔および第８のバイア孔の各々ならびに第４の溝に金属を電気メッキするステップと、
基板の上面を平滑化するステップとをさらに含む、請求項１０に記載の方法。 - バリヤ層の物質は、タンタル、窒化タンタル、チタンおよび窒化チタンの中から選択され、バリヤ層は化学蒸着によって形成される、請求項３３に記載の方法。
- シード層の物質は銅を含み、シード層は化学蒸着によって形成される、請求項３３に記載の方法。
- 第１、第２、第３および第４のレベルの金属ランナの各々は、半導体基板の上面にＬ字形構造体を含み、各々のＬ字形構造体は、ショート・レッグ部およびロング・レッグ部を含む、請求項１０に記載の方法。
- 複数の第１のレベルの金属ランナのうちの１つのショート・レッグ部が、第２、第４および第８の導電性バイアを介して複数の第４のレベルの金属ランナのうちの隣接する１つのロング・レッグ部と電気的に接続され、複数の第２のレベルの金属ランナのうちの１つのショート・レッグ部が、第６の導電性バイアを介して、複数の第３のレベルの金属ランナのうちの隣接する１つのロング・レッグ部と電気的に接続される、請求項３６に記載の方法。
- 複数の第１のレベルの金属ランナの１つを含む平面と、第４のレベルの金属ランナの１つを含む平面とが鋭角で交差し、複数の第２のレベルの金属ランナの１つを含む平面と、第３のレベルの金属ランナの１つを含む平面とが鋭角で交差する、請求項１０に記載の方法。
- 複数の接続された第１のレベルの金属ランナと第４のレベルの金属ランナが、０でないインダクタンスを有する第１の螺旋構造体を形成し、複数の接続された第２のレベルの金属ランナと第３のレベルの金属ランナが、０でないインダクタンスを有する第２の螺旋構造体を形成し、第１および第２の螺旋構造体によって生成された磁場がトランスフォーマ作用を生じる、請求項１０に記載の方法。
- 半導体基板は複数の金属層を有し、複数の第１のレベルの金属ランナは、複数の金属層の１つの金属層の中に形成され、複数の第４のレベルの金属ランナは、複数の第１のレベルの金属ランナの上の少なくとも３つの金属層に形成され、複数の第２のレベルの金属ランナは、複数の第１のレベルの金属ランナと第４のレベルの金属ランナの間の複数の金属層の１つの金属層の中に形成され、複数の第３の金属ランナは、複数の第２のレベルの金属ランナの上の少なくとも１つの層に形成される、請求項１０に記載の方法。
- 半導体基板と、
外側コイルと、
前記外側コイルの内側に配置された内側コイルとを備え、
前記外側コイルは、
前記半導体基板に重なる複数の平行する第１の導電性ストリップと、
複数の第１の導電性ストリップの各々のストリップの第１の末端と電気的に接続された１つまたは複数の導電性バイアの第１の集積体と、
複数の第１の導電性ストリップの各々のストリップの第２の末端と電気的に接続された１つまたは複数の導電性バイアの第２の集積体と、
第２の導電性ストリップが、２つの連続的な第１の導電性ストリップの間に配置されそれらを接続するように、複数の第１の導電性ストリップのうちの第１の１つのストリップと電気的に接続された１つまたは複数の導電性バイアの第１の集積体の最上位のバイアと電気的に接続された第１の末端と、複数の第１の導電性ストリップのうちの第２の１つのストリップと電気的に接続された１つまたは複数の導電性バイアの第２の集積体の最上位のバイアと電気的に接続された第２の末端とを有する、複数の平行する第２の導電性ストリップとをさらに備え、
前記内側コイルは、
前記半導体基板に重なる複数の平行する第３の導電性ストリップと、
複数の第３の導電性ストリップの各々のストリップの第１の末端と電気的に接続された１つまたは複数の導電性バイアの第３の集積体と、
複数の第３の導電性ストリップの各々のストリップの第２の末端と電気的に接続された１つまたは複数の導電性バイアの第４の集積体と、
第４の導電性ストリップが、２つの連続的な第３の導電性ストリップの間に配置されそれらを接続するように、複数の第３の導電性ストリップのうちの第１の１つのストリップと電気的に接続された１つまたは複数の導電性バイアの第３の集積体の最上位のバイアと電気的に接続された第１の末端と、複数の第３の導電性ストリップのうちの第２の１つのストリップと電気的に接続された１つまたは複数の導電性バイアの第４の集積体の最上位のバイアと電気的に接続された第２の末端とを有する、複数の平行する第４の導電性ストリップとをさらに備えた集積回路構造体。 - 複数の絶縁層と、その間に複数の導電層とを有する半導体基板と、
外側巻線と、
前記外側巻線の内側に少なくとも部分的に配置された内側巻線とを備え、
前記外側巻線は、
ランナ導電部と
垂直導電部とをさらに備え、
半導体基板の下部導電層に下側ランナ部が形成され、
下側ランナ部の上の少なくとも３つの導電層に上側ランナ部が形成され、
垂直方向に整列した２つ以上の第１のバイア部は、第１の下側ランナ部の第１の末端と、それに重なる第１の上側ランナ部の第１の末端との間の電気的接続を果たし、
垂直方向に整列した２つ以上の第２のバイア部は、第２の下側ランナ部の第１の末端と、それに重なる第１の上側ランナ部の第２の末端との間の電気的接続を果たし、
前記内側巻線は、
ランナ導電部と
垂直導電部とをさらに備え、
半導体基板の下部導電層に下側ランナ部が形成され、
前記下側ランナ部の上の少なくとも１つの導電層に上側ランナ部が形成され、
垂直方向に整列した２つ以上の第１のバイア部は、第１の下側ランナ部の第１の末端と、それに重なる第１の上側ランナ部の第１の末端との間の電気的接続を果たし、
垂直方向に整列した２つ以上の第２のバイア部は、第２の下側ランナ部の第１の末端と、それに重なる前記第１の上側ランナ部の第２の末端との間の電気的接続を果たすマルチレベル集積回路構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/972481 | 2001-10-05 | ||
| US09/972,481 US6667536B2 (en) | 2001-06-28 | 2001-10-05 | Thin film multi-layer high Q transformer formed in a semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133429A JP2003133429A (ja) | 2003-05-09 |
| JP4584533B2 true JP4584533B2 (ja) | 2010-11-24 |
Family
ID=25519706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002291779A Expired - Fee Related JP4584533B2 (ja) | 2001-10-05 | 2002-10-04 | 半導体基板中に形成された薄膜多層高ｑトランスフォーマ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6667536B2 (ja) |
| JP (1) | JP4584533B2 (ja) |
| KR (1) | KR100929125B1 (ja) |
| GB (1) | GB2381129B (ja) |
| TW (1) | TWI279009B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4499254B2 (ja) * | 2000-07-27 | 2010-07-07 | ソニー株式会社 | 液晶表示素子 |
| US6787875B2 (en) * | 2002-08-05 | 2004-09-07 | Texas Instruments Incorporated | Self-aligned vias in an integrated circuit structure |
| US20040195650A1 (en) * | 2003-04-04 | 2004-10-07 | Tsung-Ju Yang | High-Q inductor device with a shielding pattern embedded in a substrate |
| KR100689665B1 (ko) * | 2003-11-06 | 2007-03-08 | 삼성전자주식회사 | 시스템 온 칩용 인덕터의 제조 방법 |
| EP1841049B1 (en) * | 2006-03-28 | 2012-08-15 | Infineon Technologies AG | Electromagnetic micro-generator |
| JP2008071982A (ja) * | 2006-09-15 | 2008-03-27 | Hitachi Industrial Equipment Systems Co Ltd | 変圧器 |
| US7570144B2 (en) | 2007-05-18 | 2009-08-04 | Chartered Semiconductor Manufacturing, Ltd. | Integrated transformer and method of fabrication thereof |
| US8242872B2 (en) | 2007-05-18 | 2012-08-14 | Globalfoundries Singapore Pte. Ltd. | Transformer with effective high turn ratio |
| US7652355B2 (en) | 2007-08-01 | 2010-01-26 | Chartered Semiconductor Manufacturing, Ltd. | Integrated circuit shield structure |
| US8410575B2 (en) * | 2010-03-30 | 2013-04-02 | Infineon Technologies Austria Ag | High voltage semiconductor devices and methods of forming the same |
| US8410576B2 (en) * | 2010-06-16 | 2013-04-02 | National Semiconductor Corporation | Inductive structure and method of forming the inductive structure with an attached core structure |
| TWI442422B (zh) * | 2012-01-19 | 2014-06-21 | Ind Tech Res Inst | 電感結構 |
| US8813012B2 (en) * | 2012-07-16 | 2014-08-19 | Synopsys, Inc. | Self-aligned via interconnect using relaxed patterning exposure |
| US10553354B2 (en) * | 2017-03-10 | 2020-02-04 | International Business Machines Corporation | Method of manufacturing inductor with ferromagnetic cores |
| US11189563B2 (en) * | 2019-08-01 | 2021-11-30 | Nanya Technology Corporation | Semiconductor structure and manufacturing method thereof |
| US11024537B2 (en) * | 2019-08-09 | 2021-06-01 | Applied Materials, Inc. | Methods and apparatus for hybrid feature metallization |
| US11657963B2 (en) | 2020-09-15 | 2023-05-23 | Enphase Energy, Inc. | Transformer helix winding production |
| US20220328237A1 (en) * | 2021-04-09 | 2022-10-13 | Qualcomm Incorporated | Three dimensional (3d) vertical spiral inductor and transformer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377360A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7900244A (nl) | 1979-01-12 | 1980-07-15 | Philips Nv | Vlakke tweelaags electrische spoel. |
| JP3048592B2 (ja) | 1990-02-20 | 2000-06-05 | ティーディーケイ株式会社 | 積層複合部品 |
| US5227659A (en) | 1990-06-08 | 1993-07-13 | Trustees Of Boston University | Integrated circuit inductor |
| US5349743A (en) * | 1991-05-02 | 1994-09-27 | At&T Bell Laboratories | Method of making a multilayer monolithic magnet component |
| US5576680A (en) | 1994-03-01 | 1996-11-19 | Amer-Soi | Structure and fabrication process of inductors on semiconductor chip |
| US5610433A (en) * | 1995-03-13 | 1997-03-11 | National Semiconductor Corporation | Multi-turn, multi-level IC inductor with crossovers |
| US5541442A (en) | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| US5446311A (en) | 1994-09-16 | 1995-08-29 | International Business Machines Corporation | High-Q inductors in silicon technology without expensive metalization |
| US5559360A (en) | 1994-12-19 | 1996-09-24 | Lucent Technologies Inc. | Inductor for high frequency circuits |
| DE69519476T2 (de) | 1995-12-07 | 2001-06-28 | Sgs Thomson Microelectronics | Herstellungsverfahren für einen Magnetkreis in einem integrierten Kreis |
| US5717243A (en) | 1996-04-24 | 1998-02-10 | Harris Corporation | Integrated circuit with an improved inductor structure and method of fabrication |
| US5736749A (en) | 1996-11-19 | 1998-04-07 | Lucent Technologies Inc. | Integrated circuit device with inductor incorporated therein |
| TW308741B (en) | 1996-11-22 | 1997-06-21 | United Microelectronics Corp | Micro-coil structure of integrated circuit and process thereof |
| EP0862218B1 (en) | 1997-02-28 | 2007-02-28 | Telefonaktiebolaget LM Ericsson (publ) | An improved-q inductor with multiple metalization levels |
| US6160303A (en) | 1997-08-29 | 2000-12-12 | Texas Instruments Incorporated | Monolithic inductor with guard rings |
| KR100268906B1 (ko) | 1997-09-29 | 2000-10-16 | 김영환 | 반도체소자의인덕터제조방법 |
| FR2771843B1 (fr) * | 1997-11-28 | 2000-02-11 | Sgs Thomson Microelectronics | Transformateur en circuit integre |
| TW363278B (en) | 1998-01-16 | 1999-07-01 | Winbond Electronics Corp | Preparation method for semiconductor to increase the inductive resonance frequency and Q value |
| US6008102A (en) | 1998-04-09 | 1999-12-28 | Motorola, Inc. | Method of forming a three-dimensional integrated inductor |
| US6054914A (en) * | 1998-07-06 | 2000-04-25 | Midcom, Inc. | Multi-layer transformer having electrical connection in a magnetic core |
| US6249191B1 (en) | 1998-11-23 | 2001-06-19 | Micron Technology, Inc. | Monolithic integrated circuit oscillators, complementary metal oxide semiconductor (CMOS) voltage-controlled oscillators, integrated circuit oscillators, oscillator-forming methods, and oscillation methods |
| US6083802A (en) | 1998-12-31 | 2000-07-04 | Winbond Electronics Corporation | Method for forming an inductor |
| JP2000269418A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 配線構造、インダクタ及びそれらの形成方法 |
| US6037649A (en) | 1999-04-01 | 2000-03-14 | Winbond Electronics Corp. | Three-dimension inductor structure in integrated circuit technology |
| US6198374B1 (en) * | 1999-04-01 | 2001-03-06 | Midcom, Inc. | Multi-layer transformer apparatus and method |
| US6255714B1 (en) | 1999-06-22 | 2001-07-03 | Agere Systems Guardian Corporation | Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor |
| US6240622B1 (en) | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
| US6140197A (en) | 1999-08-30 | 2000-10-31 | Chartered Semiconductor Manufacturing Ltd. | Method of making spiral-type RF inductors having a high quality factor (Q) |
| US6187647B1 (en) | 1999-10-12 | 2001-02-13 | Lucent Technologies Inc. | Method of manufacturing lateral high-Q inductor for semiconductor devices |
| KR20010075974A (ko) * | 2000-01-21 | 2001-08-11 | 이서헌 | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 |
| WO2002013271A2 (de) | 2000-08-04 | 2002-02-14 | Infineon Technologies Ag | Integrierte elektronische schaltung mit wenigstens einer induktivität und verfahren zu ihrer herstellung |
-
2001
- 2001-10-05 US US09/972,481 patent/US6667536B2/en not_active Expired - Fee Related
-
2002
- 2002-09-13 GB GB0221297A patent/GB2381129B/en not_active Expired - Fee Related
- 2002-09-13 TW TW091121021A patent/TWI279009B/zh active
- 2002-10-04 JP JP2002291779A patent/JP4584533B2/ja not_active Expired - Fee Related
- 2002-10-04 KR KR1020020060414A patent/KR100929125B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377360A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030029492A (ko) | 2003-04-14 |
| US6667536B2 (en) | 2003-12-23 |
| US20030003603A1 (en) | 2003-01-02 |
| GB2381129B (en) | 2006-01-25 |
| GB0221297D0 (en) | 2002-10-23 |
| TWI279009B (en) | 2007-04-11 |
| JP2003133429A (ja) | 2003-05-09 |
| GB2381129A (en) | 2003-04-23 |
| KR100929125B1 (ko) | 2009-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903971B2 (ja) | 半導体基板に形成された多層インダクタ | |
| JP4948756B2 (ja) | 集積回路内に形成されたインダクタ及びその製造方法 | |
| US7969274B2 (en) | Method to improve inductance with a high-permeability slotted plate core in an integrated circuit | |
| JP4584533B2 (ja) | 半導体基板中に形成された薄膜多層高ｑトランスフォーマ | |
| US6031445A (en) | Transformer for integrated circuits | |
| KR100308437B1 (ko) | 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법 | |
| US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
| US20070216510A1 (en) | Inductor and method of forming the same | |
| EP0902974A1 (en) | Conductors for integrated circuits | |
| US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| US7098044B1 (en) | Method of forming an etched metal trace with reduced RF impedance resulting from the skin effect | |
| US7223680B1 (en) | Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect | |
| US6740956B1 (en) | Metal trace with reduced RF impedance resulting from the skin effect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091021 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100215 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100514 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |