JPH0669351A - 多層金属配線構造のコンタクトの製造方法 - Google Patents
多層金属配線構造のコンタクトの製造方法Info
- Publication number
- JPH0669351A JPH0669351A JP4323271A JP32327192A JPH0669351A JP H0669351 A JPH0669351 A JP H0669351A JP 4323271 A JP4323271 A JP 4323271A JP 32327192 A JP32327192 A JP 32327192A JP H0669351 A JPH0669351 A JP H0669351A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- interlayer insulating
- conductive layer
- pattern
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Abstract
(57)【要約】
【構成】 本発明は高集積半導体素子の多層金属配線構
造のコンタクトの製造方法に関するものであり、金属配
線間の層間絶縁層を平坦化するためにＳＯＧ膜又はポリ
イミド（Ｐｏｌｙｉｍｉｄｅ）を用いた多層金属配線構
造のコンタクトの製造方法に関するものである。 【効果】 ステップ・カーバリッジが向上できる
造のコンタクトの製造方法に関するものであり、金属配
線間の層間絶縁層を平坦化するためにＳＯＧ膜又はポリ
イミド（Ｐｏｌｙｉｍｉｄｅ）を用いた多層金属配線構
造のコンタクトの製造方法に関するものである。 【効果】 ステップ・カーバリッジが向上できる
Description
【０００１】
【産業上の利用分野】本発明は、高集積半導体素子の多
層金属配線構造のコンタクトの製造方法に関するもので
あり、特に、金属配線の間の層間絶縁層を平坦化するた
めにスピン・オン・グラス（ＳＯＧ）膜又はポリイミド
（Ｐｏｌｙｉｍｉｄｅ）を用いて、ステップ・カーバリ
ッジを向上させることができる多層金属配線構造のコン
タクトの製造方法に関する。
層金属配線構造のコンタクトの製造方法に関するもので
あり、特に、金属配線の間の層間絶縁層を平坦化するた
めにスピン・オン・グラス（ＳＯＧ）膜又はポリイミド
（Ｐｏｌｙｉｍｉｄｅ）を用いて、ステップ・カーバリ
ッジを向上させることができる多層金属配線構造のコン
タクトの製造方法に関する。
【０００２】
【従来の技術と発明が解決しようとする課題】半導体素
子が極めて高集積化になるほど、多層金属配線構造が必
須的に用いられるが、このような多層金属配線構造では
段差が大いに発生される。したがって、下層金属配線と
上層金属配線との間の層間絶縁層上部に平坦化を目的に
ＳＯＧ膜（又はポリイミド層）を形成した後、ＳＯＧ膜
とその下部の層間絶縁層とのエッチング選択比を決定し
て、ＳＯＧ膜の所定の厚さをエッチ・バック（Ｅｔｃｈ
Ｂａｃｋ）することにより平坦に形成した後（ここで下
部金属配線の段差が小さい部分ではＳＯＧ膜が厚く形成
され、下部金属配線の段差が大きい部分ではＳＯＧ膜が
薄く形成される）、平坦化されたＳＯＧ膜上部に所定厚
さの層間絶縁層を形成し、そして、上部金属配線を下部
金属配線にコンタクトする部分の層間絶縁層を除去して
多数のコンタクト・ホールを形成するが、コンタクト・
ホールの深さが異なる場合、段差が大きい下部金属配線
は段差が小さい下部金属配線が露出されるまで、層間絶
縁層のエッチング工程に露出された状態に維持されるこ
とにより、段差が大きい金属配線の表面が損傷されるこ
とになる。かつ、コンタクト・ホールが深い下部金属配
線では上部金属配線をコンタクトするとき、ステップ・
カーバリッジの不良で素子の信頼性が低下される問題点
が生じる。
子が極めて高集積化になるほど、多層金属配線構造が必
須的に用いられるが、このような多層金属配線構造では
段差が大いに発生される。したがって、下層金属配線と
上層金属配線との間の層間絶縁層上部に平坦化を目的に
ＳＯＧ膜（又はポリイミド層）を形成した後、ＳＯＧ膜
とその下部の層間絶縁層とのエッチング選択比を決定し
て、ＳＯＧ膜の所定の厚さをエッチ・バック（Ｅｔｃｈ
Ｂａｃｋ）することにより平坦に形成した後（ここで下
部金属配線の段差が小さい部分ではＳＯＧ膜が厚く形成
され、下部金属配線の段差が大きい部分ではＳＯＧ膜が
薄く形成される）、平坦化されたＳＯＧ膜上部に所定厚
さの層間絶縁層を形成し、そして、上部金属配線を下部
金属配線にコンタクトする部分の層間絶縁層を除去して
多数のコンタクト・ホールを形成するが、コンタクト・
ホールの深さが異なる場合、段差が大きい下部金属配線
は段差が小さい下部金属配線が露出されるまで、層間絶
縁層のエッチング工程に露出された状態に維持されるこ
とにより、段差が大きい金属配線の表面が損傷されるこ
とになる。かつ、コンタクト・ホールが深い下部金属配
線では上部金属配線をコンタクトするとき、ステップ・
カーバリッジの不良で素子の信頼性が低下される問題点
が生じる。
【０００３】したがって、本発明は、上記の問題点を解
決するために、下部金属配線の上部に層間絶縁層とＳＯ
Ｇ膜（又はポリイミド層）を所定厚さに各々積層して、
コンタクト領域のＳＯＧ膜を等方性エッチングで除去し
た後、更に層間絶縁層を所定厚さに形成し、更にコンタ
クト領域の層間絶縁層を乾式エッチングで除去してコン
タクト・ホールを形成し、上部金属配線を下部金属配線
にコンタクトする半導体素子のコンタクトの製造方法を
提供することにその目的がある。
決するために、下部金属配線の上部に層間絶縁層とＳＯ
Ｇ膜（又はポリイミド層）を所定厚さに各々積層して、
コンタクト領域のＳＯＧ膜を等方性エッチングで除去し
た後、更に層間絶縁層を所定厚さに形成し、更にコンタ
クト領域の層間絶縁層を乾式エッチングで除去してコン
タクト・ホールを形成し、上部金属配線を下部金属配線
にコンタクトする半導体素子のコンタクトの製造方法を
提供することにその目的がある。
【０００４】
【課題を解決するための手段と作用】本発明によれば、
シリコン基板上部に第１導電層パターンを形成し、その
上部構造の全体に絶縁層を形成した後、その上に段差が
発生した多数の第２導電層パターンを各々形成する段階
と、第２導電層パターン上部の全体に第１層間絶縁層を
形成した後、第１層間絶縁層の予定された部分を除去し
て、第２導電層パターンが露出された第１及び第２コン
タクト・ホールを形成し、第３導電層を堆積して第２導
電層パターンに各々接続させる段階に成る多層金属配線
構造のコンタクトの製造方法において、上記第２導電層
パターン上部の全体に第１層間絶縁層を所定厚さに形成
した後、その上部にＳＯＧ膜を平坦に塗布する工程と、
上記ＳＯＧ膜上部に予定されたコンタクト部分が除去さ
れた感光膜パターンを形成した後、下部のＳＯＧ膜を等
方性でエッチングし、各々の第１導電層パターン上部の
第１層間絶縁層を露出させて、上記感光膜パターンを除
去する工程と、全体構造の上部に第２層間絶縁層を所定
の均一な厚さに形成し、更に予定されたコンタクト領域
の上記第２層間絶縁層と第１層間絶縁層を乾式でエッチ
ング下部の第２導電層パターンが露出された段差がない
第１及び第２コンタクト・ホールを形成する工程とを含
むことを特徴とする。
シリコン基板上部に第１導電層パターンを形成し、その
上部構造の全体に絶縁層を形成した後、その上に段差が
発生した多数の第２導電層パターンを各々形成する段階
と、第２導電層パターン上部の全体に第１層間絶縁層を
形成した後、第１層間絶縁層の予定された部分を除去し
て、第２導電層パターンが露出された第１及び第２コン
タクト・ホールを形成し、第３導電層を堆積して第２導
電層パターンに各々接続させる段階に成る多層金属配線
構造のコンタクトの製造方法において、上記第２導電層
パターン上部の全体に第１層間絶縁層を所定厚さに形成
した後、その上部にＳＯＧ膜を平坦に塗布する工程と、
上記ＳＯＧ膜上部に予定されたコンタクト部分が除去さ
れた感光膜パターンを形成した後、下部のＳＯＧ膜を等
方性でエッチングし、各々の第１導電層パターン上部の
第１層間絶縁層を露出させて、上記感光膜パターンを除
去する工程と、全体構造の上部に第２層間絶縁層を所定
の均一な厚さに形成し、更に予定されたコンタクト領域
の上記第２層間絶縁層と第１層間絶縁層を乾式でエッチ
ング下部の第２導電層パターンが露出された段差がない
第１及び第２コンタクト・ホールを形成する工程とを含
むことを特徴とする。
【０００５】
【実施例】以下、添付された図面を参照として本発明を
詳細に説明することにする。
詳細に説明することにする。
【０００６】図１〜図３は、従来技術により多層金属配
線のコンタクトの製造方法を示すための半導体素子の断
面図である。
線のコンタクトの製造方法を示すための半導体素子の断
面図である。
【０００７】図１は、シリコン基板（１）（又は絶縁
層）に第１導電層パターン（２）（例えば、ゲート電
極）を形成した後、上部構造全体に絶縁層（３）を形成
し、第１導電層パターン（２）及びシリコン基板（１）
がある絶縁層（３）上部に第２導電層パターン（４Ａ及
び４Ｂ）を各々形成した後、全体的に第１層間絶縁層
（５）を所定厚さで形成し、その上にＳＯＧ膜（６）
（又はポリイミド）を第１層間絶縁層（５）の最上部表
面（Ａ）より高い厚さ（例えば、５００オングストロー
ム）を持ちながら平坦に形成した断面図である。
層）に第１導電層パターン（２）（例えば、ゲート電
極）を形成した後、上部構造全体に絶縁層（３）を形成
し、第１導電層パターン（２）及びシリコン基板（１）
がある絶縁層（３）上部に第２導電層パターン（４Ａ及
び４Ｂ）を各々形成した後、全体的に第１層間絶縁層
（５）を所定厚さで形成し、その上にＳＯＧ膜（６）
（又はポリイミド）を第１層間絶縁層（５）の最上部表
面（Ａ）より高い厚さ（例えば、５００オングストロー
ム）を持ちながら平坦に形成した断面図である。
【０００８】図２は、上記ＳＯＧ膜（６）と第１層間絶
縁層（５）とのエッチング選択比を決定して（例えば、
１：１）、第１導電層パターン（２）上部の第２導電層
パターン（４Ａ）上部面まで平坦にエッチ・バックした
後、それにより第１層間絶縁層（５）上部面の凹部のみ
ＳＯＧ膜（６′）が残ることになる。そして、その上部
に第１層間絶縁層（７）を所定厚さで形成した断面図で
ある。
縁層（５）とのエッチング選択比を決定して（例えば、
１：１）、第１導電層パターン（２）上部の第２導電層
パターン（４Ａ）上部面まで平坦にエッチ・バックした
後、それにより第１層間絶縁層（５）上部面の凹部のみ
ＳＯＧ膜（６′）が残ることになる。そして、その上部
に第１層間絶縁層（７）を所定厚さで形成した断面図で
ある。
【０００９】図３は、上記第２導電層パターン（４Ａ及
び４Ｂ）上部のコンタクト領域にある第１層間絶縁層
（５）と第２層間絶縁層（７）をエッチングし、第１コ
ンタクト・ホール（８Ａ）及び第２コンタクト・ホール
（８Ｂ）を各々形成した断面図である。
び４Ｂ）上部のコンタクト領域にある第１層間絶縁層
（５）と第２層間絶縁層（７）をエッチングし、第１コ
ンタクト・ホール（８Ａ）及び第２コンタクト・ホール
（８Ｂ）を各々形成した断面図である。
【００１０】ここで周知すべきことは、上記第１及び第
２コンタクト・ホール（８Ａ及び８Ｂ）を形成する過程
で第１コンタクト・ホール（８Ａ）は深さが浅く、第２
コンタクト・ホール（８Ｂ）は深いから、第１コンタク
ト・ホール（８Ａ）下部の第２導電層パターン（４Ａ）
の表面が露出した後でも更にエッチングをすることによ
り、第２コンタクト・ホール（８Ｂ）下部の第２導電層
パターン（４Ｂ）が露出される。したがって、第１コン
タクト・ホール（８Ａ）下部の第２導電層パターン（４
Ａ）の上部面がエッチング工程に過多に露出されて損傷
を受けることになる。かつ、後工程にて第２層間絶縁層
（７）上部に第３導電層（図示省略）を堆積して下部の
第２導電層パターン（４Ａ及び４Ｂ）にコンタクトする
場合、第１コンタクト・ホールと第２コンタクト・ホー
ルの段差が甚しくステップ・カーバリッジが不良にな
る。
２コンタクト・ホール（８Ａ及び８Ｂ）を形成する過程
で第１コンタクト・ホール（８Ａ）は深さが浅く、第２
コンタクト・ホール（８Ｂ）は深いから、第１コンタク
ト・ホール（８Ａ）下部の第２導電層パターン（４Ａ）
の表面が露出した後でも更にエッチングをすることによ
り、第２コンタクト・ホール（８Ｂ）下部の第２導電層
パターン（４Ｂ）が露出される。したがって、第１コン
タクト・ホール（８Ａ）下部の第２導電層パターン（４
Ａ）の上部面がエッチング工程に過多に露出されて損傷
を受けることになる。かつ、後工程にて第２層間絶縁層
（７）上部に第３導電層（図示省略）を堆積して下部の
第２導電層パターン（４Ａ及び４Ｂ）にコンタクトする
場合、第１コンタクト・ホールと第２コンタクト・ホー
ルの段差が甚しくステップ・カーバリッジが不良にな
る。
【００１１】図４〜図７は、本発明の実施例により多層
金属配線のコンタクトの製造方法を示す半導体素子の断
面図である。
金属配線のコンタクトの製造方法を示す半導体素子の断
面図である。
【００１２】図４は、図１と同じ方法で、シリコン基板
（１）（又は絶縁層）に第１導電層パターン（２）、絶
縁層（３）、第２導電層パターン（４Ａ及び４Ｂ）を形
成し、その上に薄い第１層間絶縁層（５Ａ）を形成した
後、ＳＯＧ膜（６）（又はポリイミド）を平坦に形成し
た半導体素子の断面図である。ここでＳＯＧ膜（６）の
厚さは、例えば段差が大きい部分（Ｂ）は５００オング
ストローム程度であり、段差が小さい部分（Ｃ）は４０
００オングストローム程度で形成される。
（１）（又は絶縁層）に第１導電層パターン（２）、絶
縁層（３）、第２導電層パターン（４Ａ及び４Ｂ）を形
成し、その上に薄い第１層間絶縁層（５Ａ）を形成した
後、ＳＯＧ膜（６）（又はポリイミド）を平坦に形成し
た半導体素子の断面図である。ここでＳＯＧ膜（６）の
厚さは、例えば段差が大きい部分（Ｂ）は５００オング
ストローム程度であり、段差が小さい部分（Ｃ）は４０
００オングストローム程度で形成される。
【００１３】図５は、図４工程の後、感光膜（１１）を
塗布した後、コンタクト・マスクを用いて感光膜パター
ン（１１Ａ）を形成した後、等方性エッチングのみに露
出された下部のＳＯＧ膜（６）を除去した断面図とし
て、ここで、ＳＯＧ膜（６）を等方性でエッチングする
のはＳＯＧ膜（６）と第１層間絶縁層（５Ａ）のエッチ
ング選択比を１０：１にすることができ、ＨＦが含まれ
た湿式エッチング又は乾式エッチングにすることができ
る。
塗布した後、コンタクト・マスクを用いて感光膜パター
ン（１１Ａ）を形成した後、等方性エッチングのみに露
出された下部のＳＯＧ膜（６）を除去した断面図とし
て、ここで、ＳＯＧ膜（６）を等方性でエッチングする
のはＳＯＧ膜（６）と第１層間絶縁層（５Ａ）のエッチ
ング選択比を１０：１にすることができ、ＨＦが含まれ
た湿式エッチング又は乾式エッチングにすることができ
る。
【００１４】図６は、図５の感光膜パターン（１１Ａ）
を除去した後、全体構造上部に第２層間絶縁層（７）を
所定の均一な厚さで形成した断面図であり、第２導電層
パターン（４Ｂ）上部の第２層間絶縁層が緩慢に形成さ
れていることを示す。
を除去した後、全体構造上部に第２層間絶縁層（７）を
所定の均一な厚さで形成した断面図であり、第２導電層
パターン（４Ｂ）上部の第２層間絶縁層が緩慢に形成さ
れていることを示す。
【００１５】図７は、コンタクト用感光膜パターン（図
示省略）を用いて予定されたコンタクト領域の第２層間
絶縁層（７）と第１層間絶縁層（５Ａ）を乾式でエッチ
ングし、第２導電層パターン（４Ａ及び４Ｂ）が露出さ
れた第１コンタクト・ホール（８Ａ）と第２コンタクト
・ホール（８Ｂ）を形成した断面図である。
示省略）を用いて予定されたコンタクト領域の第２層間
絶縁層（７）と第１層間絶縁層（５Ａ）を乾式でエッチ
ングし、第２導電層パターン（４Ａ及び４Ｂ）が露出さ
れた第１コンタクト・ホール（８Ａ）と第２コンタクト
・ホール（８Ｂ）を形成した断面図である。
【００１６】
【発明の効果】以上、説明したことの如く、本発明によ
れば、第１コンタクト・ホール（８Ａ）と第２コンタク
ト・ホール（８Ｂ）に垂直するコンタクト壁の深さが同
一で、下部の第２導電層パターン（４Ａ及び４Ｂ）が露
出される時間が同一し、エッチング時間が著しく減少さ
れることにより第２導電層パターン（４Ａ）の損傷が防
がれ、かつ、第２コンタクト・ホール（８Ｂ）が形成さ
れた第２層間絶縁層（７）が緩慢な傾斜を持って形成さ
れているので、その上部に形成する第３導電層（図示省
略）のステップ・カーバリッジを向上することができ
る。
れば、第１コンタクト・ホール（８Ａ）と第２コンタク
ト・ホール（８Ｂ）に垂直するコンタクト壁の深さが同
一で、下部の第２導電層パターン（４Ａ及び４Ｂ）が露
出される時間が同一し、エッチング時間が著しく減少さ
れることにより第２導電層パターン（４Ａ）の損傷が防
がれ、かつ、第２コンタクト・ホール（８Ｂ）が形成さ
れた第２層間絶縁層（７）が緩慢な傾斜を持って形成さ
れているので、その上部に形成する第３導電層（図示省
略）のステップ・カーバリッジを向上することができ
る。
【図１】従来技術により多層金属配線構造のコンタクト
の製造工程を説明するための半導体素子の断面図であ
る。
の製造工程を説明するための半導体素子の断面図であ
る。
【図２】従来技術により多層金属配線構造のコンタクト
の製造工程を説明するための半導体素子の断面図であ
る。
の製造工程を説明するための半導体素子の断面図であ
る。
【図３】従来技術により多層金属配線構造のコンタクト
の製造工程を説明するための半導体素子の断面図であ
る。
の製造工程を説明するための半導体素子の断面図であ
る。
【図４】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
【図５】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
【図６】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
【図７】本発明により多層金属配線でコンタクトの製造
工程を説明するための半導体素子の断面図である。
工程を説明するための半導体素子の断面図である。
１……シリコン基板（又は絶縁層） ２……第１導電層パターン ３……絶縁層 ４Ａ，４Ｂ……第２導電層パターン ５，５Ａ……第１層間絶縁層 ６……ＳＯＧ膜 ７……第２層間絶縁層 ８Ａ，８Ｂ……第１及び第２コンタクト・ホール
Claims (2)
- 【請求項１】 シリコン基板又は絶縁層上部に第１導電
層パターンを形成し、その上部の構造の全体に絶縁層を
形成した後、その上に段差が発生された第２導電層パタ
ーンが予定された部分に各々形成する段階と、 上記第２導電層パターン上部の全体に第１層間絶縁層を
形成した後、第１層間絶縁層が予定された部分を除去し
て、上記第２導電層パターンが露出された第１及び第２
コンタクト・ホールを形成し、第３導電層を堆積して第
２導電層のパターンに各々接続させる段階に成る多層金
属配線構造のコンタクトの製造方法において、 上記第２導電層パターンの上部の全体に第１層間絶縁層
を所定の厚さに形成した後、その上にＳＯＧ膜を平坦に
塗布する工程と、 上記ＳＯＧ膜上部に予定されたコンタクト部分が除去さ
れた感光膜パターンを形成した後、下部のＳＯＧ膜を等
方性エッチングを行ない、各々の第１導電層パターン上
部の第１層間絶縁層を露出させて、上記感光膜パターン
を除去する工程と、 全体構造上部に第２層間絶縁層を所定の均一な厚さに形
成し、更に予定されたコンタクト領域の上記第２層間絶
縁層と第１層間絶縁層を乾式でエッチングし、下部の第
２導電層パターンが露出された段差がない第１及び第２
コンタクト・ホールを形成する工程とを含むことを特徴
とする多層金属配線構造のコンタクトの製造方法。 - 【請求項２】 請求項１において、上記ＳＯＧ膜の代り
にポリイミドを形成することを特徴とする多層金属配線
構造のコンタクトの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-21955 | 1991-12-02 | ||
| KR1019910021955A KR100220297B1 (ko) | 1991-12-02 | 1991-12-02 | 다층금속 배선구조의 콘택제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669351A true JPH0669351A (ja) | 1994-03-11 |
| JP2561602B2 JP2561602B2 (ja) | 1996-12-11 |
Family
ID=19324002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4323271A Expired - Lifetime JP2561602B2 (ja) | 1991-12-02 | 1992-12-02 | 多層金属配線構造のコンタクトの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5354713A (ja) |
| JP (1) | JP2561602B2 (ja) |
| KR (1) | KR100220297B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488015A (en) * | 1994-05-20 | 1996-01-30 | Texas Instruments Incorporated | Method of making an interconnect structure with an integrated low density dielectric |
| US5635428A (en) * | 1994-10-25 | 1997-06-03 | Texas Instruments Incorporated | Global planarization using a polyimide block |
| US5545588A (en) * | 1995-05-05 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of using disposable hard mask for gate critical dimension control |
| US5821621A (en) * | 1995-10-12 | 1998-10-13 | Texas Instruments Incorporated | Low capacitance interconnect structure for integrated circuits |
| US5616519A (en) * | 1995-11-02 | 1997-04-01 | Chartered Semiconductor Manufacturing Pte Ltd. | Non-etch back SOG process for hot aluminum metallizations |
| US6577007B1 (en) * | 1996-02-01 | 2003-06-10 | Advanced Micro Devices, Inc. | Manufacturing process for borderless vias with respect to underlying metal |
| US5639692A (en) * | 1996-04-08 | 1997-06-17 | Chartered Semiconductor Manufacturing Pte, Ltd. | Non-etch back SOG process using a metal via stud |
| US6136679A (en) * | 1999-03-05 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Gate micro-patterning process |
| JP6561966B2 (ja) * | 2016-11-01 | 2019-08-21 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229840A (ja) * | 1987-03-19 | 1988-09-26 | Nec Corp | 多層配線の形成方法 |
| JPH03268326A (ja) * | 1990-03-16 | 1991-11-29 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2211348A (en) * | 1987-10-16 | 1989-06-28 | Philips Nv | A method of forming an interconnection between conductive levels |
| JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
| JPH04162626A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 多層配線構造半導体装置の製造方法 |
-
1991
- 1991-12-02 KR KR1019910021955A patent/KR100220297B1/ko not_active IP Right Cessation
-
1992
- 1992-12-01 US US07/983,875 patent/US5354713A/en not_active Expired - Lifetime
- 1992-12-02 JP JP4323271A patent/JP2561602B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229840A (ja) * | 1987-03-19 | 1988-09-26 | Nec Corp | 多層配線の形成方法 |
| JPH03268326A (ja) * | 1990-03-16 | 1991-11-29 | Sony Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2561602B2 (ja) | 1996-12-11 |
| KR930014785A (ko) | 1993-07-23 |
| US5354713A (en) | 1994-10-11 |
| KR100220297B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| JP2838992B2 (ja) | 半導体装置の製造方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JP2561602B2 (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JPH0570301B2 (ja) | ||
| JPH0587973B2 (ja) | ||
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JP2969109B1 (ja) | 二重波型模様プロセスを使用した半導体装置の製造方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JP2000003883A (ja) | 半導体装置の製造方法 | |
| JP2002280451A (ja) | 多層配線形成方法 | |
| JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPH10326832A (ja) | 半導体素子の金属配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 16 |