JPS59104131A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59104131A
JPS59104131A JP58217068A JP21706883A JPS59104131A JP S59104131 A JPS59104131 A JP S59104131A JP 58217068 A JP58217068 A JP 58217068A JP 21706883 A JP21706883 A JP 21706883A JP S59104131 A JPS59104131 A JP S59104131A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
etching
insulating layer
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58217068A
Other languages
English (en)
Inventor
メリ−・イ−・マサ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS59104131A publication Critical patent/JPS59104131A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、開口を設けた絶縁層の製造に関し、さらに詳
しくは、金属層の間に絶縁物のような薄い層を持つ集積
回路の製造に関する。
大規模集積回路技術の開発によって多重レベル相互接続
システムに関する要求は増加している。
最小限度に関する特徴はさらに小さくなり、例えは６４
にランダムアクセスメモリ内に２ミクロンのゲートが作
られるようになるにつれ、１つ以上の金属層を形成する
ことが必要となり、クロスオーバ一点（間に絶縁層を挾
み又差する点）において種々の電極層の間を適当に電気
的に絶縁又は分離し、絶縁層に設けた開口を通って種々
の層の間にオーミック電極を形成する必要が生じた。ス
テップカバレージにおける問題の発生を最小にし、これ
によって歩留オリ及び信頼性を向上させる為には、金属
層の間の絶縁層に設ける電極用の孔又はビア（接触用の
孔）は、テーパー状の内壁を持つように作る必要がある
。
二酸化シリコン内にテーパー状の内壁を持つ孔を形成す
る１つの方法はルジス）＆穴Ｊが知られている。この方
法では酸化物層の上にフォトレジストが形成される。こ
の工程は以下の文献に説明されている。１９８０年４月
のソリッドステートテクノロジーの１２２負から１２８
負に掲載されるＪ、Ａ、ボンダー及びＨ，Ａ、クラーク
著［８１０２分布制御の為のプラズマエツチングに１９
７９年３月４日のジャーナルオブバキュームサイエンス
テクノロジー第１６巻第２号の３８８頁から６９０頁掲
賊のＮ、Ｓ、ビスワナサン著「プラズマエッチリングラ
フイーによる構造のシミュレーション」テーパー状の内
壁を持ち、絶縁物層までのびる孔は、レジスト内に形成
される。これは次に非選択性のエツチング材にさらされ
る。レジスト及び酸化物層がエツチングされるのでレジ
スト内の開コは大きくなり、これによって酸化！吻層内
にテーパー状の内壁を持つ孔が作りだされる。レジスト
と酸化物とのエツチング比が１対１であると仮定しレジ
スト内の最初に設けたテーパー状の内壁を持つ孔が酸化
物層内に複製されるので、これは本質的にはパターン転
写技術である。この方法の短所は、必要なテーパー状の
内壁を持つ孔を形成する為にはレジスト層の厚さとレジ
スト層の中に最初に形成する孔のテーパー状の内壁とを
厳密に制御しなくてはならないことである。さらに、こ
の工程の反復可能性は、各層が変わるごとにレジストの
組成を制御できるか否かにかかつている。約２ミクロン
より小さな開口を作ることも、これに対応する薄いレジ
スト層を設ける必要がある為因数である。このような層
は、その下の層を保獲するには薄すき゛るためである。
発明の概要 本発明は、多重層の相互接続システムを持つ集積回路の
中の金鵬層の間の絶縁層内にテーパー状の内壁を持つ孔
をエツチングする為の改良された方法を提供することに
よって上記及びその他の欠点を解決している。
本発明の第１実施例では、間に挾１れる酸化物層上にポ
リシリコンの薄い層を作りさらにフォトレジスト層がそ
の上にデポジットされる。必要とされる金属層間の電極
個所に対応するレジスト層内に孔のパターンが形成され
る。孔が形成されたレジスト層は、酸化物層とシリコシ
層との間で選択性のない等方性のエツチング制にさらさ
れる。
敗化物エツチングの工程中、ポリシリコンは水平方向に
エツチングが進み、これによって孔が広がり、エツチン
グが進むとともに孔の内壁はテーパー状に形成される。
テーパー状の内壁の斜度は、ポリシリコン層の厚さ及び
／又はエツチング材の組成によって決定される。
本発明の他の実施例では、孔を設けたレジスト層はシリ
コンに対し選択性を持つエツチング材にさらされ、酸化
物層表面せで達する電極用の開口をポリシリコン層内に
設け、その後上記実施例と同様に非選択性のエツチング
材にさらされる。
捷た第６の実施例では、非選択性のエツチング材で薄い
ポリシリコン層及び酸化物層を部分的に通過するエツチ
ングを行うことによってシリコン領域の上を直接おおう
酸化物層内にビアか形成され、その後、隈化物に対し選
択性を持つエツチング材で酸化物層の残り部分を貰通ず
るエツチングをイ丁う。
斐！とＱｊｌ＝轡− ここで図面を参照すると、第１図には、アルミニウム又
はその他の金用層１２がその上に形成されるシリコンの
ような半導体基板１０の一部が示されている。層１２の
上に設けられた中間層である二酸化シリコン絶縁層１４
は、その上に＆　ＩＪシリコン層１６及びフォトレジス
ト層１８がデポジットされる。孔２０のパターン（１つ
を示す）が既知のいずれかの方法で形成され、必要とさ
れる中間層のビアに相当する孔２０が層１４に形成され
る。
次に孔を設けたレジスト層１８は、例えはＣＦ。
プラズマエツチング材のようなポリシリコンと二酸化シ
リコンの間で選択性を持たない適当なエツチング材にさ
らされる。第２図は、酸化物層１４０表面普でエツチン
グか達するポリシリコン層１６を図示する。第３図に示
す通りエツチングが進むと、ポリシリコン層１６は水平
方向にエツチングされ、故に孔２０が広がる。ポリシリ
コン層１６の下の酸化物層１４が露出されるのでこの層
もエツチングが始まる。酸化物層１４の種々の区域は、
桓々の長さの時間、エツチング材にさらされる為、第４
図に示す通り孔２０の内壁２４はテーパー状に形成され
る。第５図を蚕照すると、レジスト１８がとり除かれ、
孔２０をおおって第２の金属層２６をデポジットするこ
とによって装置は完成される。
本発明の趣旨に従うと、種々のテーパー状の即ち、種々
の傾斜で内壁２４をポリシリコン層の厚みを変え及び／
又は、エツチング材の選択性を変えることによって作る
ことができるのでポリシリコン層１６及び二酸化シリコ
ン層１４は種々のエツチングレートでエツチングされる
。所定のエツチング材に関してポリシリコン層１６の厚
みを増加させると、図面で見た場合の水平線に対する内
壁２４の傾斜はなだらかになる。二酸化シリコン層１４
のエツチングレートより高いエツチングレートでポリシ
リコン層１６をエツチングするようにエツチング材を変
更することによって同様の結果が得られる。
本発明の第２の実施例では、第１図に示す通り孔を設け
たレジスト層１８は、シリコンに対し選択性を持つ、即
ち、シリコンに対するエツチングレートが二酸化シリコ
ンに対するエツチングレートより実質上高いエツチング
材にまず酸化物層１４０表面に達する電極用の開口をあ
けるのに光分な長さの時間の間、さらされる。レジスト
１８内にもともと設けておいた孔２０とほぼ同じサイズ
で層１６内に開口を設ける為には、異方性の選択性のエ
ツチングを用いることが好ブしい。次に層１４内にテー
パー状の内壁をもつ孔が形成されるまで上記で説明した
通り非選択性のエツチング材が使用される。
捷だ、本発明の第３の実施例は、半導体基板１０を直接
おおう酸化物層１４内に孔か形成される。第６図から第
８図を蚕照すると、孔が設けられたレジスト層１８が上
に形成されているポリシリコン層１６は、上記で説明し
た前の実施例と同様に形成される。次に孔を設けたレジ
スト層１８はさらに第７図に示す通り基板の上に薄い酸
化物領域２８を残すように層１４をほぼ通過するか完全
には貫通しないでエツチングを進行させる為に光分な長
さの時間の間シリコン及び二酸化シリコンに対し選択性
を持たないエツチング材にさらされる。次に領域２８を
貫通し基板１０の表面１で１ 達するエツチングを行う為に二酸化シリコンに対し選択
性を持つエツチング材が使用される。異方性のエツチン
グ材を使うと孔２０の内壁２４を過度に湾曲させること
なく、領域２８をとり除くことができる。上記の各々の
実施例では、第２の金属層２６である相互接続リードの
間のポリシリコンは、ポリシリコンに高い選択性を持つ
エツチング材によってとり除かれる。
本発明の工程の特定の例では、１０．０００オングスト
ロームの二酸化シリコン層１４が基板上にパターン形成
された金属相互接続層１２を持つ基板１０の上にデポジ
ットされる。ポリシリコン層１６は、約２０００オング
ストロームの厚させで成長させられ、次に約１０．００
０オングストロームの厚さ捷でレジスト層１８がデポジ
ットされる。
レジ７［１８内には直径か１１ぼ２ミクロンの円形の孔
２０が形成され、これは、さらに２００　ｃｃＺ分のＣ
Ｆ４．２００　ｃｃ　／分のＡ、ｒ及び１０　ｃｃ　／
分の０２を含むポリシリコンプラズマエツチング材にさ
らされる。エツチング時間は、電力レベル２ が１５０ワツト、圧力が１．５トル、温度約８０℃では
、はぼ７分を要する。この後約１０分間酸化物層のエツ
チングが行われる。同じＣＦ、エツチング材が使用され
るが出力と篭カレペルを約２．４トル及び５００ワツト
捷で上けるので、エツチング材はポリシリコンと二酸化
シリコンとの間で選択性をほぼ持たなくなる。水平線に
対して約２０’の傾斜を持つテーパー状の内壁を持つ孔
が酸化物層１４内に形成される。上記で説明した通り、
斜度の小さなテーパー状の内壁を持つ即ち水平線に対す
るテーパー状の内壁の角度がより大きな孔は酸化物層１
４とレジスト層１８の間に相当する薄さのポリシリコフ
層１６をデポジットすることによって形成可能である。
故に、多重金属層システムの中間の酸化物層にテーパー
状の内壁を持つビアを形成する方法が本発明によって提
供される。このシステムでは、テーパー状の内壁の斜度
は、酸化物層の上にデポジットサレるポリシリコンのマ
スク層の厚さを選択することによって及び／又は、適当
なエツチングレート比率を持つエツチング材を選択する
ことによって決捷る。
上記で示した技術に照らせは明らかに多数の変形及び修
正が口１能となる。故に添付特許請求の範囲内で本発明
は、ここで特に説明した他の態様でも実施化されうろこ
とが理解されよう。
【図面の簡単な説明】
第１図から第４図は、本発明の第１実施例に従った製造
１桂の柚々の段階の装置を示す集積回路装置の断面図で
ある。 第５図は、２番目の金属層を示す完成した装置の断面図
である。 第６図から第８図は、本発明の第２実施例に従った工程
を示す集積回路装置の断面図である。 代理人　浅　村　　　皓 Ｆｔ’ｇ、　／ Ｆｉｇ、２ Ｆｉｇ、４ Ｆｔｇ、５ Ｆｉｇ、　６

Claims (1)

  1. 【特許請求の範囲】 （１）半導体基体の表面に絶縁層を形成し、上記絶縁層
    上に所定の厚さの半導体層を：ｆ′ポジットし、 孔を設けたレジスト層で選択的に上記半導体層をマスク
    し、 上記装置を選択性のエツチング拐にさらして上記絶縁層
    の表面までのびる開口を上記半導体層内に形成し、 上記半導体層及び上記絶縁層を所定のエツチングレート
    でエツチングする為に非選択性のエツチング材にさらし
    これによって上記絶縁層内にテーパー状の内壁を持つ孔
    を形成する工程から成る半導体装置の製造方法。 （２）上ｉＣ装置において、上記テーパー状の内壁の傾
    斜の程度が上記半導体層の厚さを適当に選択することに
    よって決まる特許請求の範囲第１項の方法。 （３）上記絶縁層が二酸化シリコンを含み、上記半導体
    層が＆　ＩＪシリコンを含む特許請求の範囲第２項の方
    法。 （４）　　シリコン基板上に二酸化シリコン層をデポジ
    ットし、上記基板は、パターン形成された導電層がその
    上に形成され、 上記二酸化シリコン層上に所定厚さのポリシリコン層を
    デポジットし、 上官ピボリシリコン層を孔を設けたレジスト層で選択的
    にマスクし、 上記装置を選択的エツチング材にさらし、上記二酸化シ
    リコン層の表面１でのびる開口を上記ポリシリコン層内
    に形成し、 上記ポリシリコン層及び上記二酸化シリコン層を所定の
    エツチングレートでエツチングする為に上記装置を非選
    択性のエツチング材にさらし、これによって上記導電層
    までのびるテーパー状の内壁を持つ孔が上Ｎｅ二酸化シ
    リコン層内に形成される工程から成る半導体装置の製造
    方法。 （５１上記装置において、上記所定のエツチングレート
    は、ポリシリコンのエツチングレートが二酸化シリコン
    のエツチングレートとほぼ等しくなるように選択される
    特許請求の範囲第４項の方法。 （６）上記テーパー状の内壁の傾斜の程度が上記ポリシ
    リコン層の岸さを適当に選択することによりて矢筒る特
    許請求の範囲第５項の方法。 （７）上記方法がさらに、 上記孔を設けたレジスト層をとり除き、上記ポリシリコ
    ン層及び上記孔をおおって第２のパターン形成された金
    属層を形成し、これによって上記孔を通して上＝１第２
    の金属層と上記第１の金属層の間に電気的接続を形成す
    る工程を會む特許請求の範囲第６項の方法。 （８）半導体基体の表面に絶縁層を形成し、絶縁層上に
    所定厚さの半導体層をデポジットし、上記半導体層を孔
    を設けたレジスト層で選択的にマスクし、 上記絶縁層を上記半導体と上記絶縁物との間で選択性の
    ないエツチング材に上記絶縁層を部分的に通過してエツ
    チングが進行する為に充分な長さの時間の間、さらしこ
    れによって上記孔の中に上記基板をおおって薄い絶縁領
    域を残し、上記孔を上記絶縁層に対し選択性を持つ第２
    のエツチング材にさらし、上配薄い絶縁領域を貫通する
    エツチングを行う工程から成る半導体装置の製造方法。 （９）上記テーパー状の内壁の傾斜の程度が上記半導体
    １−の厚さを適当に選択することによって決まる特許請
    求の範囲第８勇の方法。 ００）上記方法において上記絶縁層が二酸化シリコンを
    含み、上記半導体層がポリシリコンを’＆ｔｒ％許請求
    の範囲第９項の方法。
JP58217068A 1982-11-18 1983-11-17 半導体装置の製造方法 Pending JPS59104131A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/442,826 US4461672A (en) 1982-11-18 1982-11-18 Process for etching tapered vias in silicon dioxide
US442826 1989-11-29

Publications (1)

Publication Number Publication Date
JPS59104131A true JPS59104131A (ja) 1984-06-15

Family

ID=23758313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58217068A Pending JPS59104131A (ja) 1982-11-18 1983-11-17 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4461672A (ja)
JP (1) JPS59104131A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8303905A (nl) * 1983-11-15 1985-06-03 Philips Nv Werkwijze voor het vervaardigen van een geodetische component en geintegreerde optische inrichting die deze component bevat.
US4624740A (en) * 1985-01-22 1986-11-25 International Business Machines Corporation Tailoring of via-hole sidewall slope
US4645562A (en) * 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
EP0237844A1 (de) * 1986-03-18 1987-09-23 BBC Brown Boveri AG Verfahren zur Herstellung einer Abdeckschicht für die Halbleitertechnik sowie Verwendung der Abdeckschicht
USRE33622E (en) * 1986-09-04 1991-06-25 At&T Bell Laboratories Integrated circuits having stepped dielectric regions
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions
EP0263220B1 (en) * 1986-10-08 1992-09-09 International Business Machines Corporation Method of forming a via-having a desired slope in a photoresist masked composite insulating layer
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
US4808259A (en) * 1988-01-25 1989-02-28 Intel Corporation Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe
US4818335A (en) * 1988-05-13 1989-04-04 The United States Of America As Represented By The Director Of The National Security Agency Tapered wet etching of contacts using a trilayer silox structure
DE3914602A1 (de) * 1989-05-03 1990-11-08 Bosch Gmbh Robert Verfahren zum erzeugen von kontaktloechern in isolationsschichten
US4938841A (en) * 1989-10-31 1990-07-03 Bell Communications Research, Inc. Two-level lithographic mask for producing tapered depth
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US5874201A (en) * 1995-06-05 1999-02-23 International Business Machines Corporation Dual damascene process having tapered vias
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6008121A (en) * 1996-03-19 1999-12-28 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices
US6143649A (en) * 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
US6613243B2 (en) 2000-07-25 2003-09-02 Shipley Company, L.L.C. Method of making a 3-D structure using an erodable mask formed from a film having a composition that varies in its direction of thickness
GB2387026A (en) * 2002-03-28 2003-10-01 Zarlink Semiconductor Ltd Method of coating contact holes in MEMS and micro-machining applications
US20050133479A1 (en) * 2003-12-19 2005-06-23 Youngner Dan W. Equipment and process for creating a custom sloped etch in a substrate
US8818146B2 (en) * 2011-06-13 2014-08-26 California Institute Of Technology Silica-on-silicon waveguides and related fabrication methods
US9293887B2 (en) 2011-06-17 2016-03-22 California Institute Of Technology Chip-based laser resonator device for highly coherent laser generation
US8917444B2 (en) 2011-06-17 2014-12-23 California Institute Of Technology Chip-based frequency comb generator with microwave repetition rate
CN104508825A (zh) * 2012-06-07 2015-04-08 昆南诺股份有限公司 制造适于转移到非晶体层的结构的方法以及利用所述方法制造的结构
KR102243455B1 (ko) 2014-01-24 2021-04-21 캘리포니아 인스티튜트 오브 테크놀로지 안정화된 마이크로파-주파수 소스
US9595918B2 (en) 2014-03-06 2017-03-14 California Institute Of Technology Stable microwave-frequency source based on cascaded brillouin lasers
US10469948B2 (en) * 2014-05-23 2019-11-05 Infineon Technologies Ag Method for manufacturing an opening structure and opening structure
US9905999B2 (en) 2015-02-26 2018-02-27 California Institute Of Technology Optical frequency divider based on an electro-optical-modulator frequency comb
CN111508926B (zh) 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421269A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Manufacture for semiconductor mask
JPS5423485A (en) * 1977-07-25 1979-02-22 Agency Of Ind Science & Technol Selective removal method of insulation film
JPS5569264A (en) * 1978-11-15 1980-05-24 Toshiba Corp Etching method
JPS5718327A (en) * 1980-07-09 1982-01-30 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS57149737A (en) * 1981-03-12 1982-09-16 Toshiba Corp Manufacture of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4213818A (en) * 1979-01-04 1980-07-22 Signetics Corporation Selective plasma vapor etching process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421269A (en) * 1977-07-19 1979-02-17 Mitsubishi Electric Corp Manufacture for semiconductor mask
JPS5423485A (en) * 1977-07-25 1979-02-22 Agency Of Ind Science & Technol Selective removal method of insulation film
JPS5569264A (en) * 1978-11-15 1980-05-24 Toshiba Corp Etching method
JPS5718327A (en) * 1980-07-09 1982-01-30 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS57149737A (en) * 1981-03-12 1982-09-16 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
US4461672A (en) 1984-07-24

Similar Documents

Publication Publication Date Title
JPS59104131A (ja) 半導体装置の製造方法
US7871934B2 (en) Method for an integrated circuit contact
EP0239756A1 (en) Process for forming planar chip-level wiring
US5384483A (en) Planarizing glass layer spaced from via holes
JPH0645329A (ja) 高集積半導体装置およびその製造方法
US6313026B1 (en) Microelectronic contacts and methods for producing same
KR0176199B1 (ko) 반도체 소자의 접촉창 형성방법
US6008121A (en) Etching high aspect contact holes in solid state devices
JPH08335634A (ja) 半導体装置の製造方法
JPH1117005A (ja) 半導体装置及びその製造方法
US5354713A (en) Contact manufacturing method of a multi-layered metal line structure
JP4031852B2 (ja) 半導体集積回路の製造方法
JPH11330077A (ja) デュアル・ダマスク技術
JPH1056021A (ja) 半導体装置及びその製造方法
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
JPH1074837A (ja) 半導体装置及びその製造方法
JPH08288385A (ja) 半導体装置の製造方法
JP2969109B1 (ja) 二重波型模様プロセスを使用した半導体装置の製造方法
KR920010124B1 (ko) 다층배선시 콘택트부 형성방법
JPH04162719A (ja) 半導体装置
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100780616B1 (ko) 반도체 소자의 제조 방법
US20020197845A1 (en) Process for making an electronic device having a multilevel structure